JPS5851446B2 - 角度変調信号の復調器 - Google Patents
角度変調信号の復調器Info
- Publication number
- JPS5851446B2 JPS5851446B2 JP48123115A JP12311573A JPS5851446B2 JP S5851446 B2 JPS5851446 B2 JP S5851446B2 JP 48123115 A JP48123115 A JP 48123115A JP 12311573 A JP12311573 A JP 12311573A JP S5851446 B2 JPS5851446 B2 JP S5851446B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- demodulator
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、角度変調信号の振巾変動成分によって復調出
力が何等影響されず、従って振巾制限手段を必要としな
い角度変調信号の復調器を提供せんとするものである。
力が何等影響されず、従って振巾制限手段を必要としな
い角度変調信号の復調器を提供せんとするものである。
以下、本発明の一実施例について図面を参照しながら説
明するに、第1図において、1はエミッタ結合型非安定
マルチバイブレークを示し、2は掛算器を示す。
明するに、第1図において、1はエミッタ結合型非安定
マルチバイブレークを示し、2は掛算器を示す。
非安定マルチバイブレークは、一対のトランジスタ3及
び4から構成され、トランジスタ3のベースがトランジ
スタ4のコレクタに結合され、トランジスタ3のコレク
タがトランジスタ4のベースに結合されている。
び4から構成され、トランジスタ3のベースがトランジ
スタ4のコレクタに結合され、トランジスタ3のコレク
タがトランジスタ4のベースに結合されている。
トランジスタ3及び4の夫夫のコレクタは抵抗とコレク
タ電流に対して順方向のダイオード5との並列回路を介
して電源端子6に接続される。
タ電流に対して順方向のダイオード5との並列回路を介
して電源端子6に接続される。
この電源端子6の電源電圧を■ccとする。
また、トランジスタ7及び8は夫々のベースに逆相で例
えばFM変調入力信号ei(t)が変調信号源9から供
給されるトランジスタを示す。
えばFM変調入力信号ei(t)が変調信号源9から供
給されるトランジスタを示す。
このトランジスタ7のコレクタとトランジスタ3のエミ
ッタとが接続されると共に、トランジスタ8のコレクタ
及びトランジスタ4のエミッタとが接続される。
ッタとが接続されると共に、トランジスタ8のコレクタ
及びトランジスタ4のエミッタとが接続される。
これら接続点A及びBの間にコンデンサ10が挿入され
る。
る。
また、トランジスタT及び8のエミッタが互いに等しい
値の抵抗11を介して結合され、このエミッタ共通接続
点に2■oなる定電流を図示の方向に流す定電流源12
が接続される。
値の抵抗11を介して結合され、このエミッタ共通接続
点に2■oなる定電流を図示の方向に流す定電流源12
が接続される。
また、変調信号源9からのFM変調信号ei(t)は、
トランジスタTと同相で掛算器2を構成するトランジス
タ13のベースに供給されると共に、トランジスタ8と
同相でトランジスタ14のベースに供給される。
トランジスタTと同相で掛算器2を構成するトランジス
タ13のベースに供給されると共に、トランジスタ8と
同相でトランジスタ14のベースに供給される。
これらトランジスタ13及び14のエミッタは互いに等
しい値の抵抗11を介して共通に接続され、この共通接
続点に2■oなる定電流を図示の方向に流す定電流源1
5が接続される。
しい値の抵抗11を介して共通に接続され、この共通接
続点に2■oなる定電流を図示の方向に流す定電流源1
5が接続される。
この抵抗11′は前述の抵抗11と等しいものである。
トランジスタ13のコレクタには、トランジスタ16及
び17のエミッタ共通接続点が接続され、トランジスタ
14のコレクタには、トランジスタ18及び19のエミ
ッタ共通接続点が接続される。
び17のエミッタ共通接続点が接続され、トランジスタ
14のコレクタには、トランジスタ18及び19のエミ
ッタ共通接続点が接続される。
そして、トランジスタ16及び19のベースには、トラ
ンジスタ4のコレクタに生じる非安定マルチバイブレー
クの出力電圧E2が加えられ、トランジスタ11及び1
8のベースには、トランジスタ3のコレクタに生じる非
安定マルチバイブレークの出力電圧E1が加えられる。
ンジスタ4のコレクタに生じる非安定マルチバイブレー
クの出力電圧E2が加えられ、トランジスタ11及び1
8のベースには、トランジスタ3のコレクタに生じる非
安定マルチバイブレークの出力電圧E1が加えられる。
また、トランジスタ16及び18のコレクタは電源端子
6に接続され、トランジスタ11及び19のコレクタは
共通接続され、負荷抵抗20及び平滑用コンデンサ21
の並列回路を介して電源端子6′に接続されると共に出
力端子22として導出される。
6に接続され、トランジスタ11及び19のコレクタは
共通接続され、負荷抵抗20及び平滑用コンデンサ21
の並列回路を介して電源端子6′に接続されると共に出
力端子22として導出される。
斯る本発明の一実施例における非安定マルチバイブレー
ク1は、入力信号ei (t)が零のときの自走周波数
F。
ク1は、入力信号ei (t)が零のときの自走周波数
F。
はコンデンサ10の値をC8とじ、トランジスタ3,4
のベース・エミッタ間電圧降下及びダイオード5の電圧
降下をVBEとしたときにこの非安定マルチバイブレー
ク1の部分のみを取り出すと第2図に示すようになり、
これに人力信号ei(t) (周期T、繰り返し周波数
F)を注入し、ロックされた場合の各部の波形は第3図
に示すものとなる。
のベース・エミッタ間電圧降下及びダイオード5の電圧
降下をVBEとしたときにこの非安定マルチバイブレー
ク1の部分のみを取り出すと第2図に示すようになり、
これに人力信号ei(t) (周期T、繰り返し周波数
F)を注入し、ロックされた場合の各部の波形は第3図
に示すものとなる。
第3図Aは入力信号ei(t)の電圧波形を示し、これ
によってトランジスタ7及び8には第3図Bに示す波形
のコレクタ電流11及びi2が流れる。
によってトランジスタ7及び8には第3図Bに示す波形
のコレクタ電流11及びi2が流れる。
また、非安定マルチバイブレーク1のトランジスタ3が
オンで、トランジスタ4がオフのときは、トランジスタ
3を通じて第3図Cに示すように2■。
オンで、トランジスタ4がオフのときは、トランジスタ
3を通じて第3図Cに示すように2■。
の電流■1が流れ、これとトランジスタ3及び4のオン
・オフ状態が逆のときは、トランジスタ4を通じて第3
図りに示すように2■oの電流■2が流れる。
・オフ状態が逆のときは、トランジスタ4を通じて第3
図りに示すように2■oの電流■2が流れる。
この電流■1が流れる区間をT2とし、電流■2が流れ
る区間をT1とする。
る区間をT1とする。
この区間T1では〔電源端子6→ダイオード5→トラン
ジスタ4→コンデンサ10→トランジスタ7→抵抗11
→定電流源12〕を流れる電流11によってコンデンサ
10が第2図に示す極性に充電され、従ってA点電位e
1は、第3図Eに示すように電源電位■。
ジスタ4→コンデンサ10→トランジスタ7→抵抗11
→定電流源12〕を流れる電流11によってコンデンサ
10が第2図に示す極性に充電され、従ってA点電位e
1は、第3図Eに示すように電源電位■。
0から徐々に低下する。
そしてA点電位e、が(■CC−2VBE)迄低下する
と、トランジスタ3がオフからオンとなると共に、トラ
ンジスタ4がオンからオフとなり、A点電位e1が〔■
oo−vBE〕に立上り、B点電位e2が■。
と、トランジスタ3がオフからオンとなると共に、トラ
ンジスタ4がオンからオフとなり、A点電位e1が〔■
oo−vBE〕に立上り、B点電位e2が■。
0となる。この区間T2では〔電源端子6→ダイオード
5→トランジスタ3→コンデンサ10→トランジスタ8
→抵抗11→定電流源12〕を流れる電流12によって
コンデンサ10が第2図に示すのと逆極性に充電され、
従ってB点電位e2が第3図Fに示すように■。
5→トランジスタ3→コンデンサ10→トランジスタ8
→抵抗11→定電流源12〕を流れる電流12によって
コンデンサ10が第2図に示すのと逆極性に充電され、
従ってB点電位e2が第3図Fに示すように■。
0から徐徐に低下する。
そして、B点電位e2が〔■oo−2VBBJ迄下がる
と、再びトランジスタ4がオンとなり、トランジスタ3
がオフとなり、B点電位e2が〔■cc VBE )
となると共に、A点電位が■ccとなる。
と、再びトランジスタ4がオンとなり、トランジスタ3
がオフとなり、B点電位e2が〔■cc VBE )
となると共に、A点電位が■ccとなる。
以下、上述と同様の動作が繰り返される。
上述の区間T1ではトランジスタ3がオフでトランジス
タ4がオンであるから、この区間T1ではトランジスタ
3のコレクタ出力電圧E1は第3図Gに示すように高レ
ベル〔■oo〕であり、一方トランジスタ4のコレクタ
出力電圧E2は第3図Hに示すように低レベルrVcc
VBE)である。
タ4がオンであるから、この区間T1ではトランジスタ
3のコレクタ出力電圧E1は第3図Gに示すように高レ
ベル〔■oo〕であり、一方トランジスタ4のコレクタ
出力電圧E2は第3図Hに示すように低レベルrVcc
VBE)である。
区間T2では逆にコレクタ出力電圧E1は低レベル〔■
CCVBE )で、コレクタ出力電圧E2は高レベルで
ある。
CCVBE )で、コレクタ出力電圧E2は高レベルで
ある。
上述の説明から明かなように、スレショルド電圧が2V
BEであるから次式が成立する。
BEであるから次式が成立する。
また、上述の非安定マルチバイブレーク1の出力電圧E
1及びE2が掛算器2に供給される。
1及びE2が掛算器2に供給される。
また抵抗11及び11’が等しいから、入力信号eiに
よってトランジスタ1と同様にコレクタ電流i1がトラ
ンジスタ13に流れると共に、トランジスタ8と同様に
コレクタ電流12がトランジスタ14に流れる。
よってトランジスタ1と同様にコレクタ電流i1がトラ
ンジスタ13に流れると共に、トランジスタ8と同様に
コレクタ電流12がトランジスタ14に流れる。
そして、出力電圧E1カ塙レベルの区間T1では、第4
図に示すように電流11(t)がサンプリングされ、第
1図において実線図示のように〔電源端子6メ→負荷抵
抗20→トランジスタ17→トランジスタ13→抵抗1
1/→定電流源15〕の経路で電流が流れる。
図に示すように電流11(t)がサンプリングされ、第
1図において実線図示のように〔電源端子6メ→負荷抵
抗20→トランジスタ17→トランジスタ13→抵抗1
1/→定電流源15〕の経路で電流が流れる。
一方、出力電圧E2が高レベルの区間T2では、第4図
に示すように電流12(t)がすツブリングされ、第1
図において破線図示のように〔電源端子6′→負荷抵抗
20→トランジスタ19→トランジスタ14→抵抗11
′→定電流源15〕の経路で電流が流れる。
に示すように電流12(t)がすツブリングされ、第1
図において破線図示のように〔電源端子6′→負荷抵抗
20→トランジスタ19→トランジスタ14→抵抗11
′→定電流源15〕の経路で電流が流れる。
従って区間T1及びT2の夫々における平均電流片及び
尤は式(2)及び(2)′より次のものとなる。
尤は式(2)及び(2)′より次のものとなる。
となる。
上述の(5)式から平均電流1outは入力信号eiの
周波数Fに比例し、従って出力端子22に復調出力電圧
が得られる。
周波数Fに比例し、従って出力端子22に復調出力電圧
が得られる。
上述せる(5)式から明かなように、本発明に依る角度
変調信号の復調器は入力信号eiの繰り返し周波数Fに
のみ比例し、入力信号eiの波形及び振巾によって復調
出力が影響を受けることはない。
変調信号の復調器は入力信号eiの繰り返し周波数Fに
のみ比例し、入力信号eiの波形及び振巾によって復調
出力が影響を受けることはない。
即ち本発明は無限大の振巾変動成分抑圧比を有するもの
である。
である。
また、入力信号eiの振巾が過大となり、入力信号ei
のコレクタ電流i0及びi2への変換に際して歪が生じ
ても、トランジスタI及び13とトランジスタ8及び1
4とで同様の歪が生じれば、問題はない。
のコレクタ電流i0及びi2への変換に際して歪が生じ
ても、トランジスタI及び13とトランジスタ8及び1
4とで同様の歪が生じれば、問題はない。
特にIC回路の場合、このようにトランジスタの特性が
互いに揃うこととなり、本発明はIC化に好適である。
互いに揃うこととなり、本発明はIC化に好適である。
尚、上述せる本発明の奏する作用効果は上述の実施例の
場合、入力信号ei(t)によって非安定マルチバイブ
レータ1がロックされていることが必要である。
場合、入力信号ei(t)によって非安定マルチバイブ
レータ1がロックされていることが必要である。
入力信号e 1(t)によってロック可能な最大周波数
Fmax、を求めるのに、入力信号ei(t)が偶数高
調波を含まない場合を考えると、第5図Aに示すように
区間T1及びT2が電流i、(t)及び12(t)の最
大値と一致したときに起きるから、次式が成立する。
Fmax、を求めるのに、入力信号ei(t)が偶数高
調波を含まない場合を考えると、第5図Aに示すように
区間T1及びT2が電流i、(t)及び12(t)の最
大値と一致したときに起きるから、次式が成立する。
また、51=S2=S十S。
であり、’rt = T2 /2であり、5o=Io
−T/2であるから、(8)式にこれらを代入して、 となる。
−T/2であるから、(8)式にこれらを代入して、 となる。
また、ロック可能な最小周波数F ・ 、は、第ln
5図Bに示すように区間T1及びT2が電流tx(t)
及び12(t)の最小値と一致したときとなる。
及び12(t)の最小値と一致したときとなる。
従って51=S2=So−8から上述と同様にして次式
が求まる。
が求まる。
F −=F (1−8/So) ・・−−−−−・−
・−(10)min@ 0 これら、(9)式及び(10式が入力信号ei(t)に
よって非安定マルチバイブレータ1がロックされるため
の条件を示す。
・−(10)min@ 0 これら、(9)式及び(10式が入力信号ei(t)に
よって非安定マルチバイブレータ1がロックされるため
の条件を示す。
更に、上述実施例では抵抗器11及び11’を互いに等
しいものに選んだが、これに限らず抵抗器11 、11
’を共に接続しない場合、又は両者の値が比例関係の場
合にも作用効果上の差異はない。
しいものに選んだが、これに限らず抵抗器11 、11
’を共に接続しない場合、又は両者の値が比例関係の場
合にも作用効果上の差異はない。
第1図は本発明の一実施例の接続図、第2図は本発明の
一実施例を構成する非安定マルチバイブレークの接続図
、第3図はその動作説明に用いる各部波形図、第4図は
掛算器の動作説明に用いる波形図、第5図は非安定マル
チバイブレータのロック範囲の説明に用いる波形図であ
る。 1は非安定マルチバイブレーク、2は掛算器、6.61
は電源端子、9は変調信号源、12.15は定電流源、
20は負荷抵抗、22は出力端子である。
一実施例を構成する非安定マルチバイブレークの接続図
、第3図はその動作説明に用いる各部波形図、第4図は
掛算器の動作説明に用いる波形図、第5図は非安定マル
チバイブレータのロック範囲の説明に用いる波形図であ
る。 1は非安定マルチバイブレーク、2は掛算器、6.61
は電源端子、9は変調信号源、12.15は定電流源、
20は負荷抵抗、22は出力端子である。
Claims (1)
- 1 電源端子とコレクタとの間に抵抗値の等しい抵抗器
を夫々設けると共にエミッタ間がコンデンサで結合され
た第1及び第2のトランジスタからなる非安定マルチバ
イブレータと、第3及び第4のトランジスタから成り該
第3及び第4のトランジスタの夫々のコレクタが上記第
1及び第2のトランジスタのエミッタに夫々接続され、
上記第3及び第4のトランジスタの共通接続されたエミ
ッタに定電流源を接続した差動増幅器と、上記第3及び
第4のトランジスタのベースに角度変調信号を互いに逆
相で供給する手段と、上記非安定マルチバイブレークの
出力と上記角度変調信号とが供給されこれらの信号を掛
算するようになす掛算回路とを有し、該掛算回路の出力
から上記角度変調信号の振幅変動によらない復調出力を
得るようにした角度変調信号の復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48123115A JPS5851446B2 (ja) | 1973-11-01 | 1973-11-01 | 角度変調信号の復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48123115A JPS5851446B2 (ja) | 1973-11-01 | 1973-11-01 | 角度変調信号の復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5074373A JPS5074373A (ja) | 1975-06-19 |
| JPS5851446B2 true JPS5851446B2 (ja) | 1983-11-16 |
Family
ID=14852539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48123115A Expired JPS5851446B2 (ja) | 1973-11-01 | 1973-11-01 | 角度変調信号の復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851446B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55158733A (en) * | 1979-05-29 | 1980-12-10 | Toshiba Corp | Delay type fm demodulating circuit |
| JPS58177013A (ja) * | 1982-04-08 | 1983-10-17 | Sony Corp | Fm復調回路 |
| JPS5989010A (ja) * | 1982-11-12 | 1984-05-23 | Hitachi Ltd | Fm復調回路 |
| JPH0786839A (ja) * | 1993-09-16 | 1995-03-31 | Rohm Co Ltd | 移相器及びそれを用いたfm受信機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851445B2 (ja) * | 1973-10-11 | 1983-11-16 | ソニー株式会社 | カクドヘンチヨウシンゴウノ フクチヨウキ |
| JPS5639565A (en) * | 1979-09-10 | 1981-04-15 | Asahi Optical Co Ltd | Variable-magnification copying machine |
-
1973
- 1973-11-01 JP JP48123115A patent/JPS5851446B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5074373A (ja) | 1975-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602322A (en) | Transistor rectifier | |
| US4105935A (en) | Motor speed control apparatus | |
| GB1478642A (en) | Differential circuit with signal balance | |
| US4007426A (en) | F-M Demodulator circuit | |
| US3958170A (en) | Full wave rectifiers | |
| JPS5915527B2 (ja) | 単安定マルチバイブレ−タ | |
| JPH02305103A (ja) | Fm復調器 | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JPS6043681B2 (ja) | 周波数逓倍回路 | |
| JPS5842969B2 (ja) | シユミツトトリガ回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JP2624338B2 (ja) | 自動デューテイ調整回路 | |
| JPH0438591Y2 (ja) | ||
| JPH0231894B2 (ja) | ||
| JP3679459B2 (ja) | 発振回路 | |
| JPH0644690B2 (ja) | 発振回路 | |
| JPH0349461Y2 (ja) | ||
| JPS61227406A (ja) | Fm変・復調回路 | |
| JPS6338889B2 (ja) | ||
| JPS5851445B2 (ja) | カクドヘンチヨウシンゴウノ フクチヨウキ | |
| JPS6256685B2 (ja) | ||
| JPH0344459B2 (ja) | ||
| JPH0441612Y2 (ja) | ||
| JPS6131642B2 (ja) | ||
| JPS6112113A (ja) | スライス回路 |