JPS5851528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5851528A JPS5851528A JP56150159A JP15015981A JPS5851528A JP S5851528 A JPS5851528 A JP S5851528A JP 56150159 A JP56150159 A JP 56150159A JP 15015981 A JP15015981 A JP 15015981A JP S5851528 A JPS5851528 A JP S5851528A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- defect
- light
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の斃造方法に−し、特にパターン形
成工程における不良検出方法に−する、半導体装置を製
造するには、周知の如く半導体基＃Ｒ＃ζパターン形成
工程が繰り返し施ζされ、各１のパターンが半導体基板
上に形成される。
成工程における不良検出方法に−する、半導体装置を製
造するには、周知の如く半導体基＃Ｒ＃ζパターン形成
工程が繰り返し施ζされ、各１のパターンが半導体基板
上に形成される。
上記半導体基板上に形成されるパターンは、例えば拡散
工程のマスク層として用いられる二酸化シリコン（８ｉ
偽） ＩＩ、イオン注入工程のマスク触として用いられ
るホトレジスト族、半導体基板の所定領ｔｊｋＩｉＩを
電気的に接続する配線、或いはこれらを形成するための
ホトリソグラフィ工程においてマスク層として用いられ
る本トレジスト膜等多岐にわた９ている。
工程のマスク層として用いられる二酸化シリコン（８ｉ
偽） ＩＩ、イオン注入工程のマスク触として用いられ
るホトレジスト族、半導体基板の所定領ｔｊｋＩｉＩを
電気的に接続する配線、或いはこれらを形成するための
ホトリソグラフィ工程においてマスク層として用いられ
る本トレジスト膜等多岐にわた９ている。
半導体装置の製造歩留及び徊軸夏を向上させるｉζは、
上記各麺パターンが欠陥のないものであることか必装で
ある。そこでパターンの不良発生線内を除去するため、
形成されたパターンの検量か行なわれる。ところか昨今
のＬＳＩ、超ＬＳＩのような半導体に激においては、パ
ターンは微細化され且つ為ＩＮＩｔ化されているため、
形成されたすべてのパターンを検査することは到低不可
能で、波数り１Ｍ量によらさるを得ないか、この抜取検
査の試料数をたとえ数１０業子程良としても多大の検量
工数を製するにも拘らず、欠陥検出力は十分とは１い麺
い。
上記各麺パターンが欠陥のないものであることか必装で
ある。そこでパターンの不良発生線内を除去するため、
形成されたパターンの検量か行なわれる。ところか昨今
のＬＳＩ、超ＬＳＩのような半導体に激においては、パ
ターンは微細化され且つ為ＩＮＩｔ化されているため、
形成されたすべてのパターンを検査することは到低不可
能で、波数り１Ｍ量によらさるを得ないか、この抜取検
査の試料数をたとえ数１０業子程良としても多大の検量
工数を製するにも拘らず、欠陥検出力は十分とは１い麺
い。
そＣで本発明の目的はパターン検査の欠陥ｍ出力を向上
させるためパターンの自ｙＩＩＪ検査を可能ならしめる
半導体装置の製造方法を提供することにあり、そのため
本発明は、半導体ＩｋＩｌ＆と共に、光を透過し得る材
料よりなる疑似基板に対してパターン形成工程を施仁し
、しかる鶴前記疑似基板を光線により走査し、透過光を
検知すること番こより前記疑似基板上に形成されたパタ
ーンを検査する工程を含むことを特徴とする。
させるためパターンの自ｙＩＩＪ検査を可能ならしめる
半導体装置の製造方法を提供することにあり、そのため
本発明は、半導体ＩｋＩｌ＆と共に、光を透過し得る材
料よりなる疑似基板に対してパターン形成工程を施仁し
、しかる鶴前記疑似基板を光線により走査し、透過光を
検知すること番こより前記疑似基板上に形成されたパタ
ーンを検査する工程を含むことを特徴とする。
以下本発明の一実施例を図面番こより説明する。
＃１１図は上記一実施例に用いた石英よりなる疑似基板
の上山図で、ｌは使用する半導体基板とほぼ同一寸法に
作成された石英基板、２は半導体素子１４Ｉｌｌに対応
する区域ｉ示し、この中に複数のパターンが形成される
。
の上山図で、ｌは使用する半導体基板とほぼ同一寸法に
作成された石英基板、２は半導体素子１４Ｉｌｌに対応
する区域ｉ示し、この中に複数のパターンが形成される
。
第２〜は本発明の一実施例を工程の順に示す要部断面図
でありて、アルミニウム（ムｌ）よリナル配パターン形
成工程を掲げて説明する。
でありて、アルミニウム（ムｌ）よリナル配パターン形
成工程を掲げて説明する。
−図（相こおいて、ｌは前述の石英基板である。
ンＩζ従りてホトレジスト膜４を形成する。次いで仁の
ホトレジスト膜４をマスクとしてｈｔＨＢを過択的番ζ
除去した彼、本トレジスト＆ｉＩ４を除去して、１１ｋ
（ｂ）に見られるよう曇こ所定のパターンを有するＭｋ
線６か形成される。以１の工程はすべて半導体装置を形
成するための半導体１に板と共に施こされるもので、通
常の製造工程と何ら変る点はない。
ホトレジスト膜４をマスクとしてｈｔＨＢを過択的番ζ
除去した彼、本トレジスト＆ｉＩ４を除去して、１１ｋ
（ｂ）に見られるよう曇こ所定のパターンを有するＭｋ
線６か形成される。以１の工程はすべて半導体装置を形
成するための半導体１に板と共に施こされるもので、通
常の製造工程と何ら変る点はない。
１１Ｖ（（＋）はパターンの欠陥の例を示すもので、６
はルの残量、７はピンホールを示す。これらは昨今の半
導体装置においてはいずれも徹細なものであって、ｋ４
１ｋ鏡を用いて拡大しても発見するのは容易ではない。
はルの残量、７はピンホールを示す。これらは昨今の半
導体装置においてはいずれも徹細なものであって、ｋ４
１ｋ鏡を用いて拡大しても発見するのは容易ではない。
１８図は上述のように作成した疑似基板のパターン検量
方法及び使用した桜食装振を示すシステム構成図である
。
方法及び使用した桜食装振を示すシステム構成図である
。
この検査装置はマスターマスク等の検査用として一般に
市販されている透過型のマスク自動検査装置でありて、
徽細な欠陥であ２てもｉ／ｌ１ｉ１に検出し得るもので
ある０本発明の目的は換Ｂすれは、この極の検査装置を
用いて半導体装置の製造工程中に形成されたパターンの
検査をなし得るようにすること−こある。ただ上述の検
査装置は透過型のため、半導体基板上に形成されたパタ
ーンを自接検査する仁とは不可能である。そこで半導体
＆板上Ｉζパターンを形成する除曇こ、同一条件下で、
光を透過し得る基板上に同一パターンを形成する。
市販されている透過型のマスク自動検査装置でありて、
徽細な欠陥であ２てもｉ／ｌ１ｉ１に検出し得るもので
ある０本発明の目的は換Ｂすれは、この極の検査装置を
用いて半導体装置の製造工程中に形成されたパターンの
検査をなし得るようにすること−こある。ただ上述の検
査装置は透過型のため、半導体基板上に形成されたパタ
ーンを自接検査する仁とは不可能である。そこで半導体
＆板上Ｉζパターンを形成する除曇こ、同一条件下で、
光を透過し得る基板上に同一パターンを形成する。
このように作成された＆似基板を前述のマスク自ｌＥ！
ｌ検査装重で検査することにより、稍度の高いデータか
大量に且つ容易に得られる。従って当該工程における欠
陥の発生状況を適確に把握できることとなる。
ｌ検査装重で検査することにより、稍度の高いデータか
大量に且つ容易に得られる。従って当該工程における欠
陥の発生状況を適確に把握できることとなる。
次に上記検査装置の動作を簡単に説明する。
第８図に見られる如く、疑似基板ｌｌを支持台１２上に
散散する。この疑似基板１１表−に形成されたパターン
のうちｌＩ！接する２つの素子（抛示せず）の同一パタ
ーン部分を、それぞれに光ｆｉ１８より投射された２本
の微小スポット状の光線により同時暑こ走査する。上記
２本の光線は、光源１８内部に設けられた陰１ｉ１１ｉ
１（ＤＲ↑）のスクリーンの所定部分を発光せしめ、仁
の光をレンズ糸により集光し、分岐して験体表面に結像
せしめたものである。従って験体表向の走査は、上記Ｃ
ＲＴのスクリーン上の発光位置を中央処理装置１１（Ｃ
ＰＵ）１４により制御することによって行なうことがで
き、またその際２本の光線は完全に同期して掃引される
。
散散する。この疑似基板１１表−に形成されたパターン
のうちｌＩ！接する２つの素子（抛示せず）の同一パタ
ーン部分を、それぞれに光ｆｉ１８より投射された２本
の微小スポット状の光線により同時暑こ走査する。上記
２本の光線は、光源１８内部に設けられた陰１ｉ１１ｉ
１（ＤＲ↑）のスクリーンの所定部分を発光せしめ、仁
の光をレンズ糸により集光し、分岐して験体表面に結像
せしめたものである。従って験体表向の走査は、上記Ｃ
ＲＴのスクリーン上の発光位置を中央処理装置１１（Ｃ
ＰＵ）１４により制御することによって行なうことがで
き、またその際２本の光線は完全に同期して掃引される
。
このようにし投射され、Ｗｋ似基板１１を透過した光は
、それぞれホトマルチプライヤ１５１．１ｇで受光され
、透過光強度に対応した電気信号に変換され、ｖｌｋ録
増−器１６．１６により増幅されて差動増幅−１７に送
られる。この両者は１ＩＩｉ＆する２つの素子の向一部
分のパターンの有無に対応しているので、上記２つのパ
ターンかいずれも正常であれば上記２つの信号波形はけ
ば同一となる。従って差動増幅１！１７の出力はほぼセ
ロとなる。
、それぞれホトマルチプライヤ１５１．１ｇで受光され
、透過光強度に対応した電気信号に変換され、ｖｌｋ録
増−器１６．１６により増幅されて差動増幅−１７に送
られる。この両者は１ＩＩｉ＆する２つの素子の向一部
分のパターンの有無に対応しているので、上記２つのパ
ターンかいずれも正常であれば上記２つの信号波形はけ
ば同一となる。従って差動増幅１！１７の出力はほぼセ
ロとなる。
これ−ζ対し、−万の素子のパターンが前記１ｈ８１０
に示すような欠陥を有するときは、ピンホール７におい
ては光か透過し、′！ｊｃ渣６Ｉこお５いては遮光され
るので、差動増幅６１７の２つの入力は一致しない。従
りて差動増１！６！に１７はＩＪａ者の差に相当する出
力を逸出する。
に示すような欠陥を有するときは、ピンホール７におい
ては光か透過し、′！ｊｃ渣６Ｉこお５いては遮光され
るので、差動増幅６１７の２つの入力は一致しない。従
りて差動増１！６！に１７はＩＪａ者の差に相当する出
力を逸出する。
ＣＰ １：ｌ １４は入力された差動増ｌｌ１ｌ器１７
の場カの値により欠陥を極用い欠陥を示を信号をその位
敏ｌ＆橡と共にプリンタ１８やビデオモニタ１９に送出
し、曲記疑似基板１１を示す図形（例えは第１図に示す
ような図形）上に欠陥を表示せしめる。
の場カの値により欠陥を極用い欠陥を示を信号をその位
敏ｌ＆橡と共にプリンタ１８やビデオモニタ１９に送出
し、曲記疑似基板１１を示す図形（例えは第１図に示す
ような図形）上に欠陥を表示せしめる。
上記一連の操作をＣＰ Ｕ １４からの指令に基き、支
持台駆動回路２０を作動せしめて支持台を一次移動させ
ることにより、疑似基板ｌｌ上のすべてのパターンにつ
いて繰り返す。このようにして疑似基板１１全向にわた
りて欠陥を正確且つ迅速に検出することができる。
持台駆動回路２０を作動せしめて支持台を一次移動させ
ることにより、疑似基板ｌｌ上のすべてのパターンにつ
いて繰り返す。このようにして疑似基板１１全向にわた
りて欠陥を正確且つ迅速に検出することができる。
本実ｈ’ｌｋによればパターンの検査はすべて自動的に
行なわれるので、大魚のデータが得られるので欠陥の検
出力が高まり、しかも上Ｉｅ検倉はインライン検査とな
し得るので、パターン形成工程の状態を過龜且つ速やか
に把握することができ、従って同工程に対する改も活動
を迅速且つ適切に行なうことかＴｉＪ能となる。
行なわれるので、大魚のデータが得られるので欠陥の検
出力が高まり、しかも上Ｉｅ検倉はインライン検査とな
し得るので、パターン形成工程の状態を過龜且つ速やか
に把握することができ、従って同工程に対する改も活動
を迅速且つ適切に行なうことかＴｉＪ能となる。
なお前記Ｉｋ（１！基板の材質は石英に限らす、カラス
、跋いはサファイア等光を′ｉｌ！ｌ過するものの中か
ら選択して良い。また本発明を東施し得るパターン形成
工程は配線パターンの形成工程に限定されるものではな
く、基板上に皮膜を被着せしめ、次いでこれをバターニ
ングする工程であればいかなるパターン形成工程であり
てもよい。
、跋いはサファイア等光を′ｉｌ！ｌ過するものの中か
ら選択して良い。また本発明を東施し得るパターン形成
工程は配線パターンの形成工程に限定されるものではな
く、基板上に皮膜を被着せしめ、次いでこれをバターニ
ングする工程であればいかなるパターン形成工程であり
てもよい。
また前記一実施例においては照射される光線として可視
光を用いたが、これは疑似基板は透過し、疑似基板１番
こ形成されたパターンは透過しないものであればよく、
紫外光、赤外光等を用いることも可能である。
光を用いたが、これは疑似基板は透過し、疑似基板１番
こ形成されたパターンは透過しないものであればよく、
紫外光、赤外光等を用いることも可能である。
以上説明した如く本発明によれば、パターン形成工程の
欠陥発生状況及びその原因等に胸する情報か適確且つ迅
速に得られるので、半導体製電の製造歩留及び伽幀度か
向上する。
欠陥発生状況及びその原因等に胸する情報か適確且つ迅
速に得られるので、半導体製電の製造歩留及び伽幀度か
向上する。
ｊ＠１図及び第２１は本発明の一実施例の疑似基板を示
す上曲図及び要部１１ｒ面ｈ１亀８１は上記−実１ｍ＠
のパターン検査方法及び使用した検査装置を示すシステ
ム１１＆図である。 １において、ｌは光をａ過し得る材料よりなる基板、５
は形成されたパターン、６．７は欠陥、ｌｌは疑似基板
を示す。
す上曲図及び要部１１ｒ面ｈ１亀８１は上記−実１ｍ＠
のパターン検査方法及び使用した検査装置を示すシステ
ム１１＆図である。 １において、ｌは光をａ過し得る材料よりなる基板、５
は形成されたパターン、６．７は欠陥、ｌｌは疑似基板
を示す。
Claims (1)
- 半導体基板にパターン形成工程を施こすに際し、前記半
導体基板と共に光を透過し得る材料よりなる疑似基板−
と前記パターン形成工程を施こし、しかる後゛前記疑似
基板上を光線により走査し、齢記疑似基板を透過せる光
を検知することにより前記疑似基板上に形成されたパタ
ーンを検査する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150159A JPS5851528A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150159A JPS5851528A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851528A true JPS5851528A (ja) | 1983-03-26 |
| JPS612296B2 JPS612296B2 (ja) | 1986-01-23 |
Family
ID=15490787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150159A Granted JPS5851528A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921037A (ja) * | 1982-07-26 | 1984-02-02 | Nec Corp | 半導体装置のパタ−ンのモニタ方法 |
| JP2008140671A (ja) * | 2006-12-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | スイッチ装置及びこれを用いたリモコン送信機 |
| JP2008140672A (ja) * | 2006-12-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | スイッチ装置及びこれを用いたリモコン送信機 |
-
1981
- 1981-09-22 JP JP56150159A patent/JPS5851528A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921037A (ja) * | 1982-07-26 | 1984-02-02 | Nec Corp | 半導体装置のパタ−ンのモニタ方法 |
| JP2008140671A (ja) * | 2006-12-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | スイッチ装置及びこれを用いたリモコン送信機 |
| JP2008140672A (ja) * | 2006-12-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | スイッチ装置及びこれを用いたリモコン送信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS612296B2 (ja) | 1986-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091488A (en) | Method of and apparatus for automatic high-speed optical inspection of semi-conductor structures and the like through fluorescent photoresist inspection | |
| JPH0318708A (ja) | 表面検査方法及び装置 | |
| JPH061370B2 (ja) | マスク欠陥検査装置 | |
| JPS5933828A (ja) | Ｘ線リトグラフイ−に使用するためのマスク又はウエフア−素子を心合せしかつ空間制御する装置 | |
| US20070286473A1 (en) | Methods and Systems for Detecting Defects on a Specimen Using a Combination of Bright Field Channel Data and Dark Field Channel Data | |
| US3560093A (en) | Superimposed common carrier mask inspection system | |
| JP4583155B2 (ja) | 欠陥検査方法及びシステム、並びにフォトマスクの製造方法 | |
| JPH0325738B2 (ja) | ||
| JPS61201107A (ja) | 透明な膜の表面検査方法 | |
| JP3879904B2 (ja) | グレートーンマスクの欠陥検査方法及び欠陥検査装置 | |
| JP2007192652A (ja) | パターン検査装置、パターン検査方法、及び検査対象試料 | |
| KR100515376B1 (ko) | 반도체 웨이퍼 검사장비 및 검사방법 | |
| JP3338118B2 (ja) | 半導体装置の製造方法 | |
| JP3335715B2 (ja) | ビアホール検査装置 | |
| JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
| JPS62263646A (ja) | ウエハ検査装置 | |
| JPS58204344A (ja) | パタ−ンの欠陥検査装置 | |
| JPH0318851A (ja) | フォトマスクおよびその検査法 | |
| JPH04221839A (ja) | パターン付半導体ウエーハ検査装置の較正用マスク及び検査装置の較正方法 | |
| JPS63122119A (ja) | 縮小投影露光装置用フオトマスクの検査方法 | |
| JPS6138537A (ja) | カラ−フイルタ−検査方法 | |
| JPH08102478A (ja) | 結晶欠陥検出装置 | |
| JPH01206203A (ja) | 膜厚不良検査方法 | |
| CN101071262A (zh) | 用于检查制造集成电路器件中使用的掩模的设备和方法 | |
| JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 |