JPS5852364B2 - コンプリメンタリ ｍｏｓ トランジスタハツシンキ - Google Patents

Description

【発明の詳細な説明】 本発明は、同一基板上の集積回路内に設けられた互いに
逆チヤンネル形の第１および第２のＭＯＳトランジスタ
を発振回路に備え、前記第１のＭＯＳトランジスタのソ
ース・ドレイン回路は、前記第２のＭＯＳトランジスタ
のドレイン・ソース回路と直列にして、電圧源の端子間
に接続され、前記第１のＭＯＳトランジスタのドレイン
およびゲートは周波数決定回路を介して互いに結合され
ているコンプリメンタリＭＯＳトランジスタ発振器に関
するものである。

コンプリメンタリＭＯＳトランジスタを有する集積回路
で、たとえば水晶発振器のような電力消費量の少ない発
振器を構成することは知られている（ ｉ Ｅｌｅｃｔ
ｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｊ第９巻第１９号、１
９７３年９月２０日号、４５１〜４５３頁）。

この公知の発振器は発振回路の第１のトランジスタのバ
イアス電流源としてコンプリメンタリトランジスタを用
いている。

このトランジスタのゲートは第１のトランジスタのソー
スと同じ電源端子に接続され、ソースは電源の他の端子
に接続される。

この場合には、第１のトランジスタの平均ドレイン電流
は第２のトランジスタの閾値電圧と、電源電圧とに全く
依存する。

また、コンプリメンタリトランジスタインバータが使用
される場合には、その入力端子と出力端子は水晶発振器
を介して接続される。

そうすると大きな振幅の発振出力が得られるが、ピアー
ス発振回路で発振を持続させるのに必要な最小電流より
もはるかに大きな電流を消費する。

また、スイス国特許出願公開第１５１２６／６８号公報
で開示されているように、発振出力の振幅を直接検出す
ることにより、発振器により消費される電流を自動的に
制御することも提案されている。

この方法でも発振出力の振幅が太き（なる。一方、単一
形トランジスタ用に設計された対応する回路はいくつか
の欠点を有する。

すなわち、基板による変調現象のために発振回路のトラ
ンジスタの出力コンダクタンスが高くなるから必要な電
流が大きくなり、発振回路中に容量接続が含まれるから
集積回路化が困難となり、発振回路のアースが水晶の１
つの端子に接続されるから他の端子とアースとの間に寄
生容量が生じ、そのために発振回路のトランジスタのド
レインソース間とゲート−ソース間の機能的な容量に寄
生容量が付加される代りに、水晶に並列に現われる望ま
しくない容量に寄生容量が付加される。

したがって、本発明の目的は集積回路発振器、とくに消
費電流が小さく、安定で正確に動作する水晶発振器を提
供することである。

この目的を達成するために本発明は冒頭に述べた型のコ
ンプリメンタリＭＯ８）ランジスタ発振器において、同
一基板上の集積回路内に設けられていて前記第２のＭＯ
Ｓ）ランジスタと同一のチャンネル形の少なくとも第３
のＭＯＳトランジスタをさらに備え、前記第２および第
３のＭＯＳトランジスタは、ソースどうしが前記電圧源
の一方の端子に共通に接続され、またゲートどうしも、
前記第１のＭＯＳ）ランジスタの平均ドレイン電流が発
振開始電流よりも少し大きい電流値に維持されるような
抵抗値を持つように選定された抵抗素子を介して前記電
圧源の第２の端子に接続されている点Ｐに共通に接続さ
れることによって達成される。

本発明の発振器の一実施例は、簡単で集積化されたコン
プリメンタリＭＯＳトランジスタ回路技術に完全に両立
するやり方で発振信号を増幅する。

この実施例では、発振器が同じ集積回路の一部である互
いに逆チヤンネル形の一対のＭＯＳ）ランジスタを備え
、これらのトランジスタは、第１のトランジスタと第２
のトランジスタの中の同じチャンネル形のトランジスタ
のチャンネルの対応スる寸法に対する各トランジスタの
幅と長さの比が等しいような大きさにされ、前記トラン
ジスタ対のゲートとソースは第１のトランジスタと第２
のトランジスタのゲートとソースにそれぞれ接続される
とともに、発振器の出力端子を構成する前記トランジス
タ対のドレインの共通接続点に接続される。

本発明の発振器の別の実施例は、第１のトランジスタの
平均ドレイン電流を非常に正確かつ安定に保つ。

このために平均ドレイン電流は制御ループにより第１の
トランジスタに加えられる。

以下、図面を参照して本発明の詳細な説明する。

まず第１図を参照する。

第１図にはＭＯＳ）ランジスタＴ１ を１個用いた、ピ
アース回路として知られている周知の水晶発振回路が示
されている。

トランジスタＴ１はドレインとゲートの間に接続されて
いる抵抗Ｒ６により動作状態にバイアスされているから
、ゲートの平均電位はドレインの平均電位に等しい。

このトランジスタＴ１は電流源ＩＳから電流を供給され
る。

この電流源ＩＳは平均ドレイン電流を定める。

水晶発振器ＱがトランジスタＴ１のドレインとゲートの
間に接続される。

トランジスタＴ１のゲートとソースの間に接続されるコ
ンデンサＣ１と、ドレインとソースの間に接続されるコ
ンデンサＣ２とはこの発振回路の動作に必要なものであ
って、図示のように接続される個別のコンデンサを使用
することもできれば、トランジスタＴ１ の寄生容量だ
けで構成することもできる。

第１図に示す発振回路の主な利点は、発振周波数に及ぼ
す非直線効果の影響が非常に小さいことである。

この利点は、温度や電源電圧のようなある種のパラメー
タに発振周波数が依存しすぎるようになるために、他の
発振回路を使用できなくなるような比較的高い周波数に
おいて特に望ましい。

第２図は第１図に示す発振回路の発振振幅の変化を示す
グラフである。

このグラフでは、バイアス電流の関数として、たとえば
コンデンサＣ１の端子間電圧の振幅Ｕ１を描いである。

このグラフで定量的に示されている関係は、バイアス電
流■が臨界値Ｉｃｒｉｔ よりも小さい時は発振が起
らないことを示している。

電流■が臨界値Ｉｃｒｉｔを越えると発振が生じて、発
振信号の振幅は約１００ｍＶのオーダまで急上昇する。

この値以上ではトランジスタのゲート電圧対ドレイン電
流特性の非直線性が影響し始めて、発振振幅は電流■を
増大させることによってのみ増大できるようになる。

第３図は電流■を臨界値Ｉ ｃｒｉｔよりも非常に小さ
な値だけ大きい値に調節する素子を利用し、発振器に接
続できる論理回路を制御できる振幅まで発振信号を増幅
する増幅回路を有する。

本発明の第１の実施例の回路図である。

第３図に示す回路は第１図に示す発振回路と、バイアス
電流源とを備えている。

このバイアス電流源はコンプリメンタリＭＯＳトランジ
スタＴ２゜Ｔ４．Ｔ６、およびこれらのトランジスタと
は逆のチャンネル形のコンプリメンタリＭＯＳトランジ
スタＴ１．Ｔ３とを有する。

ＭＯＳ）ランジスタＴ２のソースは電源線＋Ｕに接続さ
れ、ゲートはＭＯＳ）ランジスタＴ６のゲートに接続さ
れる。

ＭＯＳトランジスタＴ６のソースは電源線＋Ｕに接続さ
れ、ドレインはＭＯＳ）ランジスタＴ２ とＴ５のゲー
ト（Ｐ点）に接続されるとともに、抵抗Ｒ１を介して負
電源線に接続される。

ＭＯＳ）ランジスタＴ２とＴ４のゲートとソースとは互
いに直結され、ＭＯＳ）ランジスタＴ１ とＴ３のゲー
トとソースとは互いに直結される。

トランジスタＴ３とＴ４の共通接続点はこの発振回路の
出力端子を構成する。

第３図に示す回路の動作と、本発明の発振器の寸法につ
いては第４図を参照して説明する。

第４図は同一の集積回路に構成されたチャンネル形の異
なる２個のＭＯＳ）ランジスタ、すなわち同一基板１上
に構成されたｐチャンネル形のＭＯＳ）ランジスタ１０
及びｎチャンネル形のＭＯＳ）ランジスタ２０を示す略
図である。

同じ集積回路の一部である、同じチャンネル形すなわち
ｐチャンネル形またはｎチャンネル形の種々のトランジ
スタは、第４図に示すそれぞれのチャンネルの幅Ｗと長
さＬだけが異なり、基本的には同一の構成部分、すなわ
ちソース２、ゲート３、ドレイン４及び誘電体５から構
成されている。

ＭＯＳ）ランジスタのドレイン電流ｉＤは次式で定めら
れる法則により表わされる。

ここに、ＶＧとｖＤはＭＯＳトランジスタのゲート、ソ
ース間電圧、ドレイン・ソース間電圧テ、関数ＦはＭＯ
Ｓトランジスタの動作モードに依存する。

ｉＤは製造ロンドによりかなり異なることがあるが、経
験によれば、同じ集積回路中に構成された同一チャンネ
ル形のトランジスタではほぼ同じであることが判明して
いる。

更に、ＭＯＳトランジスタの閾値電圧をｖＴで表わして
、の時に達する飽和領域で動作した時に、関数Ｆは第１
近似でＶｌ）とは独立のものとなる。

このような状況の下では、同一集積回路内の同一チャン
ネル形のいくつかのＭＯＳ）ランジスタのドレイン電流
は、それぞれの寸法比ａｉＷｉ／Ｌｉ に比例する。

本発明の発振器が基礎としているのはこの原理である。

第３図に示す回路ではｎチャンネル・トランジスタＴ１
とＴ３はそれぞれの寸法比ａ１とａ３だげが異り、ｐチ
ャンネル・トランジスタＴ２．Ｔ４゜Ｔ５は対応する寸
法比ａ２ 、 ａ４． ａ６だげが異なる。

したがって、上記の原理に従って、ＭＯＳ）ランジスタ
Ｔ２のドレイン電流に等しいＭＯＳ）ランジスタＴ１の
バイアス電流■は次式で与えられる。

ＭＯＳ）ランジスタＴ６ 次式で与えられる。

のドレイン電流■６ は ここでＶ。

６はＭＯＳ）ランジスタＴ６のゲート電圧である。

このゲート電圧はｐチャンネル・トランジスタの閾値電
圧に近い。

この閾値電圧は電源電圧Ｕよりはるかに低い。

電流■６は電源電圧Ｕと抵抗Ｒ１との近似的な関数であ
る。

いいかえると、ＭＯＳ）ランジスタＴ２のゲートに加え
られる点Ｐの電位は、電流■が第２図に示される値Ｉｃ
ｒｉｔよりも僅かに大きいようにこれら２つのパラメー
タにより決定できる。

一方、第３図に示す回路において、トランジスタＴ１．
Ｔ２．Ｔ３．Ｔ４の寸法は次式で表わされるように定め
られる。

ＭＯＳトランジスタＴ、は抵抗Ｒ６の存在により動作状
態にバイアスされ、ＭＯＳ）ランジスタＴ３は次式で表
わされる静止電流■４により動作状態にバイアスされる
。

ＭＯＳ）ランジスタ対Ｔ３．Ｔ４は増幅段を構成する。

ＭＯＳ）ランジスタＴ１のゲートに生じた発振信号は増
幅用ＭＯ８）ランジスタＴ３のゲートに直接用えられ、
ＭＯＳトランジスタＴ３のドレインに大きな振幅となっ
て現われる。

第５図は第３図に示す発振回路の別の実施例を示す。

この実施例では、第３図の回路で用いられている抵抗Ｒ
８の代りに２個のダイオードＤ、ｊＤ２が逆直列に接続
される。

これらのダイオードは、たとえばゲートとして使用され
る多結晶シリコン中の横方向接合により設けることがで
きる。

これらの実施例は、製造がコンプリメンタリＭＯＳトラ
ンジスタ技術に問題をひき起す抵抗を完全になくしてい
る。

更に、第５図の実施例では、Ｐ点と電源の負端子との間
に接続される抵抗素子として、ＭＯＳ）ランジスタＴ５
が用いられている。

トランジスタＴ５のゲートは電源の正端子に接続されて
いる。

このトランジスタＴ５によって構成される抵抗は、トラ
ンジスタのＷ寸法および１寸法によって決定される。

ＭＯＳ）ランジスタＴ３のゲートはもはやＭＯＳ）ラン
ジスタＴ１のゲートには接続されず、そのドレインに接
続される。

このドレインの平均電位はＭＯＳトランジスタＴ１のゲ
ート電位°に等しい。

第６図は本発明の更に別の実施例を示し、この実施例に
より発振信号の振幅を、信号を増幅することなしに非常
に低いレベルに制限できる。

ＭＯＳ）ランジスタＴ０で構成された発振回路は前記し
た諸例と同じであり、かつＭＯＳ）ランジスタＴ２の動
作も同じである。

ドレインが共通に接続される一対のコンプリメンタリＭ
ＯＳトランジスタＴｌｌ ７ ’ｒ１□のそれぞれのソ
ースは電源の対応する端子にそれぞれ接続される。

ｐチャンネルトランジスタＴＩ２のゲートはそのドレイ
ンに接続され、かつＭＯＳ）ランジスタＴ２のゲートに
接続される（Ｐ点）。

ｎチャンネルトランジスタＴ１□のゲートは抵抗Ｒ３を
介してＭＯＳ）ランジスタＴ１のゲートに接続されると
ともに、コンデンサＣ６を介して接地される。

抵抗Ｒ３とコンデンサＣ５は低域フィルタを構成する。

トランジスタＴｌｌはＰ点と電源の負端子との間に接続
される抵抗素子として機能し、その実効抵抗は、トラン
ジスタＴ１のゲートに現われる電圧から抵抗Ｒ３を介し
て導出されるゲートバイアス電圧によって定められる。

第６図に示す発振回路の４個のＭＯＳ）ランジスタは次
式で示すような関係となるような寸法に作られる。

発振が停止されており、これら４個のＭＯＳトランジス
タが飽和領域で動作している場合には、与えられた電流
ｊＤｘ に起因する電流■はに一１Ｄ１ に等しくな
る。

ここにｋはである。

したがって、それらの条件に対応する静止動作点はない
。

したがって、回路に電源が印加されると、トランジスタ
Ｔ２．Ｔ１およびトランジスタＴＩ２ ｊ Ｔｌｌを流
れる電流はそれぞれトランジスタＴ２とＴ１１のうちの
少なくとも一方が飽和領域から離れるところまで増大し
て１Ｄ１＝Ｉとなる。

そうすると電流■は発振を開始させるのに十分となる。

ＭＯＳ）ランジスタＴ、のゲート電位Ｕ１の振幅が高（
なると、平均ゲート電圧■１は非直線特性ｉＤ１ ＝ｆ
（ＶＧＩ ）のために降下して、平均電流１１）１−
Ｉを維持する。

ＭＯＳ）ランジスタＴ１□のゲート電圧は■１ に等し
い。

その理由は交流成分が抵抗Ｒ３とコンデンサＣ５で構成
される低域フィルタの出力端子に現われないからである
。

したがって、電流■１□が減少して電流■を減少させる
。

この発振回路は、１よりも大きな係数ｋを補償するのに
十分な振幅Ｕ１の発振を持続させるのに必要な値■で安
定化する。

そして４個のＭＯＳ）ランジスタは飽和領域内にある静
止動作点を中心にして動作する。

ａｌ とａ１□の値はＭＯＳ）ランジスタＴ１とＴ１１
が低い電流密度で動作するように、なるべく十分に大き
くする。

この場合、両トランジスタのドレイン電流ｉＤは、ゲー
ト電圧Ｖ８に関係し、ｖｃを定数、ｅを自然対数の底と
して、 。

■２・Ｖｏに比例する。安定化された振幅は第７図に示
す関係に従って比ｋにのみ依存する。

ｖｏはボルツマン定数に比例し、与えられた技術に対し
て一般によく制御された定数である。

したがって、発振器のこの実施例は、使用される４個の
ＭＯＳ）ランジスタの寸法比の選択により、消費電流を
安定化させることができる。

ＭＯＳトランジスタＴ１のドレイン−基板洩れ電流をな
くし、電源電圧が印加された時に静止動作点を正確に定
めさせるために、ＭＯＳ）ランジスタＴ２のソースとド
レインの間にダイオードＤ４を接続できる。

以上説明した種々の実施例においては、発振器の消費電
流を最低レベルまで減少させることが可能である。

これによって第１のＭＯＳトランジスタのゲートにおけ
る発振信号の振幅も制限でき、したがって発振周波数に
大きな影響を及ぼす非直線効果も避けることができる。

以上の説明から、最初に述べた本発明の目的が達成され
ることは明らかである。

【図面の簡単な説明】

第１図は本発明の発振器に使用できるピアース回路の回
路図、第２図は第１図に示す回路における発振振幅の変
化を電源電流の関数として示すグラフ、第３図は発振信
号増幅段を有する本発明の第１の実施例の回路図、第４
図は同じ集積回路の一部である互いに逆チヤンネル形の
２個のＭＯＳトランジスタを示す概略斜視図、第５図は
第３図に示す発振器の改良を示す回路図、第６図は本発
明の発振器の別の実施例を示す回路図、第７図は第６図
に示す発振器の発振振幅の変化を利用されるＭＯＳトラ
ンジスタの寸法の関数として示すグラフである。 Ｔ１・・・・・・ｎチャンネル形ＭＯ８）ランジスタ、
Ｔ２・・・・・・ｐチャンネル形ＭＯ８）ランジスタ、
Ｔ６５Ｔ１２・・・・・・ｐチャンネル形ＭＯ８）ラン
ジスタ。

Claims (1)

【特許請求の範囲】
1. １ 同一基板上の集積回路内に設けられた互いに逆チヤ
   ンネル形の第１および第２のＭＯＳ）ランジスタを発振
   回路に備え、前記第１のＭＯＳ）ランジスタのソース・
   ドレイン回路は、前記第２のＭＯＳ）ランジスタのドレ
   イン・ソース回路と直列にして、電圧源の端子間に接続
   され、前記第１のＭＯＳ）ランジスタのドレインおよび
   ゲートは周波数決定回路を介して互いに結合されている
   コンプリメンタリＭＯ８）ランジスタ発振器において、
   前記同一基板上の集積回路内に設けられていて前記第２
   のＭＯＳ）ランジスタと同一のチャンネル形の少なくと
   も第３のＭＯＳ）ランジスタをさらに備え、前記第２お
   よび第３のＭＯＳトランジスタは、ソースどうしが前記
   電圧源の一方の端子に共通に接続され、またゲートどう
   しも、前記第１のＭＯＳトランジスタの平均ドレイン電
   流が発振開始電流よりも少し大きい電流値に維持される
   ような抵抗値を持つように選定された抵抗素子を介して
   前記電圧源の第２の端子に接続されている点Ｐに共通に
   接続されていることを特徴とするコンプリメンタリＭＯ
   Ｓトランジスタ発振器。