JPS5853251A - 伝送システム - Google Patents
伝送システムInfo
- Publication number
- JPS5853251A JPS5853251A JP15125181A JP15125181A JPS5853251A JP S5853251 A JPS5853251 A JP S5853251A JP 15125181 A JP15125181 A JP 15125181A JP 15125181 A JP15125181 A JP 15125181A JP S5853251 A JPS5853251 A JP S5853251A
- Authority
- JP
- Japan
- Prior art keywords
- address
- protection code
- transmission
- transmission device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は伝送システムに係り、複数の伝送装置を共通の
伝送路により接続し、任意の伝送装置間で伝送されるデ
ータの機密保持ができるようにした伝送システムに関す
る。
伝送路により接続し、任意の伝送装置間で伝送されるデ
ータの機密保持ができるようにした伝送システムに関す
る。
第１図は伝送システム一般の構成例を示す図であり、１
は伝送路、ＳＴＩ 、ＳＴ２ 、ＳＴ３ 、・・。
は伝送路、ＳＴＩ 、ＳＴ２ 、ＳＴ３ 、・・。
ＳＴｎ等の各ＳＴは伝送路１を介して任意の相手局とデ
ータ伝送を行なう伝送装置である。０ＰＵＩ 。
ータ伝送を行なう伝送装置である。０ＰＵＩ 。
０ＰＵ２ 、 ＣＰＵ３、−．０ＰＵｎ等の各ＣＰＵは
添字の対応する伝送装置ＳＴにデータ伝送の指示などを
行なう計算機である。
添字の対応する伝送装置ＳＴにデータ伝送の指示などを
行なう計算機である。
第２図は従来のフレーム構成例を示す図、第３図は従来
の伝送装置の構成例を示す図である。
の伝送装置の構成例を示す図である。
第２図中、１０はフレーム、１１はフレーム１０の先頭
を示すリーディングフラグ、１２はフレーム１０の最後
を示すエンドフラグ、１３は着信アドレス、１４は発信
アドレス、１５はコマンド、１６はインフォメーション
、１７は誤り検査コードである。
を示すリーディングフラグ、１２はフレーム１０の最後
を示すエンドフラグ、１３は着信アドレス、１４は発信
アドレス、１５はコマンド、１６はインフォメーション
、１７は誤り検査コードである。
第３図中、Ｒは受信器、Ｔは送信器、Ｒ−８ＨＦは受信
直並列変換器、Ｓ−８ＨＦは送信直並列変換器、ＡＤＳ
Ｗは伝送システトのアドレスを設定するアドレススイッ
チであり、伝送装置ＳＴの前面パネル等に設けである。
直並列変換器、Ｓ−８ＨＦは送信直並列変換器、ＡＤＳ
Ｗは伝送システトのアドレスを設定するアドレススイッ
チであり、伝送装置ＳＴの前面パネル等に設けである。
ＤＡＲＧは受信した着信アドレス１３をセットする着信
アドレスレジスタである。ＯＯＭＰＩは受信フレーム１
０の着信アドレス１３と自局のアドレススイッチＡＤＳ
Ｗの設定値とを比較するアドレス検定回路上してのアド
レス比較器、ＲＢＵＦは受信データを格納する受信デー
タバッファ、５ＢＵＦは計算機ＣＰＵの指示により送信
するデータを格納する送信データバッファ、１００は誤
り検出回路、ＣＯＭは伝送装ＭＳＴ全体を制御する共通
制御部、ＩＮＦは引算機ＣＰＵとの３− インタフェース部である。
アドレスレジスタである。ＯＯＭＰＩは受信フレーム１
０の着信アドレス１３と自局のアドレススイッチＡＤＳ
Ｗの設定値とを比較するアドレス検定回路上してのアド
レス比較器、ＲＢＵＦは受信データを格納する受信デー
タバッファ、５ＢＵＦは計算機ＣＰＵの指示により送信
するデータを格納する送信データバッファ、１００は誤
り検出回路、ＣＯＭは伝送装ＭＳＴ全体を制御する共通
制御部、ＩＮＦは引算機ＣＰＵとの３− インタフェース部である。
通常伝送装置ＳＴＩ 、ＳＴ２．８Ｔ３、− 、ＳＴｎ
のアドレススイッチＡＤＳＷは夫々“１ｎ、ｗ２ｍ。
のアドレススイッチＡＤＳＷは夫々“１ｎ、ｗ２ｍ。
“３”、・ 、′ｎ”というように伝送システム内で一
意の値が設定される。
意の値が設定される。
伝送路１を流れるフレーム１０は、各伝送装置ＳＴのア
ドレス比較器００ＭＰ１により、着信アドレス１３と自
局のアドレススイッチＡＤＳＷの設定値が比較されて一
致すると自局宛のフレームであると認められ、受信デー
タバッファＲＢ Ｕ Ｆに取り込まれ、誤り検出回路１
００でビットエラーが検出されなければ、インタフェー
ス部ＩＮＦを介して計算機ＣＰＵに転送される。
ドレス比較器００ＭＰ１により、着信アドレス１３と自
局のアドレススイッチＡＤＳＷの設定値が比較されて一
致すると自局宛のフレームであると認められ、受信デー
タバッファＲＢ Ｕ Ｆに取り込まれ、誤り検出回路１
００でビットエラーが検出されなければ、インタフェー
ス部ＩＮＦを介して計算機ＣＰＵに転送される。
今、伝送装置ＳＴ３のアドレススイッチＡ、ＤＳＷが、
誤まって或いは故意に伝送装置ＳＴ２のアドレススイッ
チＡＤＳＷと同一の値に設定されたとする。この場合、
上述した如くフレーム１０の着信アドレス１３と自局の
アドレススイッチＡＤＳＷの１１′・。
誤まって或いは故意に伝送装置ＳＴ２のアドレススイッ
チＡＤＳＷと同一の値に設定されたとする。この場合、
上述した如くフレーム１０の着信アドレス１３と自局の
アドレススイッチＡＤＳＷの１１′・。
設定値とをアドレス叱較器００ＭＰ１で比較し、一致す
ると受信するため、本来伝送装置ＳＴ”２にの＝４− み送られたデータが、伝送装置ＳＴ３においても受信で
きることになってしまう。
ると受信するため、本来伝送装置ＳＴ”２にの＝４− み送られたデータが、伝送装置ＳＴ３においても受信で
きることになってしまう。
このため、この種の従来の伝送装置ＳＴを用いた伝送シ
ステムは、伝送装置ＳＴのパネル等に設けられたアドレ
ススイッチＡＤＳＷの値を変更することで、簡単に他局
宛のデータを傍受することが可能であり、機密が漏洩し
やすい等の欠点があった。特に艦船等に搭載された機器
を結ぶシステムにおいては、このような欠点は重大問題
であった。
ステムは、伝送装置ＳＴのパネル等に設けられたアドレ
ススイッチＡＤＳＷの値を変更することで、簡単に他局
宛のデータを傍受することが可能であり、機密が漏洩し
やすい等の欠点があった。特に艦船等に搭載された機器
を結ぶシステムにおいては、このような欠点は重大問題
であった。
本発明は上記従来の欠点を除去したものであり、フレー
ム内に着信アドレスを保護する保護コードを設け、この
保護コードの内容と一致する保護コードをもつ伝送装置
のみが伝送路を流れるフレームを取り込めるようにし、
機密の漏洩を防止するようにした伝送システムを提供す
ることを目的とする。
ム内に着信アドレスを保護する保護コードを設け、この
保護コードの内容と一致する保護コードをもつ伝送装置
のみが伝送路を流れるフレームを取り込めるようにし、
機密の漏洩を防止するようにした伝送システムを提供す
ることを目的とする。
以下、本発明の一実施例につき第４図以下を参照して説
明する。・π４図は本発明になる伝送システムを適用し
たフレームの構成例を示す図、第５図は本発明になる伝
送システムに用いた伝送装置の構成例を示す図である。
明する。・π４図は本発明になる伝送システムを適用し
たフレームの構成例を示す図、第５図は本発明になる伝
送システムに用いた伝送装置の構成例を示す図である。
第４図中、１８は保護コードである。本例では、保護コ
ード１８の値が零のときには、各伝送装置ＳＴは着信ア
ドレス１３と自局のアドレススイッチＡＤＳＷの設定値
との一致のみで７レーム１９を爪−４→４４、保護コー
ド１８の値が 零μ外の場合には、自局の保持する保護コードとフレー
ム１９内の保護コードＰＣが一致し、かつ着信アドレス
１３が自局アドレスと一致したときにのみフレーム１９
を受信する。
ード１８の値が零のときには、各伝送装置ＳＴは着信ア
ドレス１３と自局のアドレススイッチＡＤＳＷの設定値
との一致のみで７レーム１９を爪−４→４４、保護コー
ド１８の値が 零μ外の場合には、自局の保持する保護コードとフレー
ム１９内の保護コードＰＣが一致し、かつ着信アドレス
１３が自局アドレスと一致したときにのみフレーム１９
を受信する。
第５図中、ＰＣＲＧは受信フレーム１９の保護コード１
８をセットする保護コードレジスタ、５ＡＲＧは発信ア
ドレス１４をセットする発信レジスタ、ＺＤＥＯは保護
コード１８の値が零であることを検出する零検出回路、
ＲＡＭは自局と論理的に接続される他局間の保護コード
を格納しておくメモリ、００ＭＰ２はフレーム１９内の
保護コード１８とメモＩＪＲＡＭに格納されている自局
関連の保護コードとを比較する保護コード検定回路とし
ての保股コード比較回路、１０１はアンドゲート、１０
２はオアゲートである。その他の構成については、第３
図と同一構成部分に同一符号が付しである。
８をセットする保護コードレジスタ、５ＡＲＧは発信ア
ドレス１４をセットする発信レジスタ、ＺＤＥＯは保護
コード１８の値が零であることを検出する零検出回路、
ＲＡＭは自局と論理的に接続される他局間の保護コード
を格納しておくメモリ、００ＭＰ２はフレーム１９内の
保護コード１８とメモＩＪＲＡＭに格納されている自局
関連の保護コードとを比較する保護コード検定回路とし
ての保股コード比較回路、１０１はアンドゲート、１０
２はオアゲートである。その他の構成については、第３
図と同一構成部分に同一符号が付しである。
ここで、以下の説明においては、伝送装置Ｓ ’Ｉ”
１をマスク局に位置づけ、計算機０ＰＵＩの指示により
各伝送装置ＳＴ間の論理的な接続に対する保護コードＰ
Ｃを、他の伝送装置８Ｔ２ 、ＳＴ３ 、、、、。
１をマスク局に位置づけ、計算機０ＰＵＩの指示により
各伝送装置ＳＴ間の論理的な接続に対する保護コードＰ
Ｃを、他の伝送装置８Ｔ２ 、ＳＴ３ 、、、、。
５ＴｒＸこ配送する機能をもつとする。
第６図は各伝送装置間の論理的接続形態を示す図、第７
図は第６図に示した接続形態に対応する保護コードの一
例を示す図、第８図は保護コードを伝送するときのフレ
ーム構成例を示す図である。
図は第６図に示した接続形態に対応する保護コードの一
例を示す図、第８図は保護コードを伝送するときのフレ
ーム構成例を示す図である。
なお、保護コードの値は１６進表示で明記しである。
マスク局である伝送装置ＳＴＩは、計算機ＣＰＵＩの指
示により、各伝送装置ＳＴ２．．ＳＴ３、− 。
示により、各伝送装置ＳＴ２．．ＳＴ３、− 。
Ｓ’ｌ”ｎζこ第７図に示した伝送装置ＳＴの論理的接
続形態に対応する保護コードを伝送する。伝送装７− 置ＳＴ２に対して送られる第８図に示した内容のフレー
ム１９の情報は、伝送装置ＳＴＩの送信データバッファ
５ＢＵＦに設定され、送信直並列変換器８−８ＨＦおよ
び送信器Ｔを経由して伝送路１に送出される。
続形態に対応する保護コードを伝送する。伝送装７− 置ＳＴ２に対して送られる第８図に示した内容のフレー
ム１９の情報は、伝送装置ＳＴＩの送信データバッファ
５ＢＵＦに設定され、送信直並列変換器８−８ＨＦおよ
び送信器Ｔを経由して伝送路１に送出される。
伝送装置ＳＴ２では、第８図に示したフレーム１９を受
信器Ｒを経由して取り込むと、受信直並列変換器Ｒ−８
ＨＦによりシリアルからパラレルに変換し、保護コード
を保護コードレジスタＰＣＲＧに、着信アドレスを着信
アドレスレジスタＤＡＲＧに、発信アドレスを発信アド
レスレジスタ５ＡＲＧにセットしていく。保護コードレ
ジスタＰＯＲＧの保護コードは零であるので、零検出回
路ＺＤＥＯの出力がアクティブとなる。よってオアゲー
１−１０２の出力がアクティブとなる。次に着信アドレ
ス１３が自局アドレスと一致するかアドレス比較回路０
０ＭＰ１で比較される。この値が一致するとアンドゲー
ト１０１の両入力がアクティブとなり、共通制御部００
Ｍに受信指示が出力される。（但し、保護コードの値が
零のときは、従来通りの受信側８− 御である。）この受信指示により共通制御部００Ｍは、
コマンド１５．インフォメーション１６の内容をデータ
バッファＲＢＵＦに取り込む。最後にエンドフラグ１２
を受信すると、受信を終了し、誤り検出回路１００がノ
ーエラーを示すと、共通制御部ＣＯＭは受信データバッ
ファＲＢ ＵＪｉ”からコマンドを読出し解析する。
信器Ｒを経由して取り込むと、受信直並列変換器Ｒ−８
ＨＦによりシリアルからパラレルに変換し、保護コード
を保護コードレジスタＰＣＲＧに、着信アドレスを着信
アドレスレジスタＤＡＲＧに、発信アドレスを発信アド
レスレジスタ５ＡＲＧにセットしていく。保護コードレ
ジスタＰＯＲＧの保護コードは零であるので、零検出回
路ＺＤＥＯの出力がアクティブとなる。よってオアゲー
１−１０２の出力がアクティブとなる。次に着信アドレ
ス１３が自局アドレスと一致するかアドレス比較回路０
０ＭＰ１で比較される。この値が一致するとアンドゲー
ト１０１の両入力がアクティブとなり、共通制御部００
Ｍに受信指示が出力される。（但し、保護コードの値が
零のときは、従来通りの受信側８− 御である。）この受信指示により共通制御部００Ｍは、
コマンド１５．インフォメーション１６の内容をデータ
バッファＲＢＵＦに取り込む。最後にエンドフラグ１２
を受信すると、受信を終了し、誤り検出回路１００がノ
ーエラーを示すと、共通制御部ＣＯＭは受信データバッ
ファＲＢ ＵＪｉ”からコマンドを読出し解析する。
この場合、保護コードセット命令ＳＰＯであるので、共
通制御部００Ｍは、受信データバッファＲ，Ｂ ＵＦに
取り込んだ保護コードき対応する伝送装置８Ｔのアドレ
スを取り出し、相手伝送装置ＳＴのアドレスをメモリ１
１．ＡＭのアドレスとしてその保護コードを第９図に示
した如く書き込む。
通制御部００Ｍは、受信データバッファＲ，Ｂ ＵＦに
取り込んだ保護コードき対応する伝送装置８Ｔのアドレ
スを取り出し、相手伝送装置ＳＴのアドレスをメモリ１
１．ＡＭのアドレスとしてその保護コードを第９図に示
した如く書き込む。
以下同様にして伝送装置８Ｔ３、−．８ＴｎのメモリＲ
ＡＭにも各伝送装＠８Ｔ３、− 、ＳＴｎと接続関係の
ある伝送装置ＳＴのアドレスに対応する保護コードが書
き込まれる。こうして、システム内の伝送装置ＳＴ間の
論理的なポイント・トウ・ポイント接続形態に対応する
保砲コードが、各伝送装置ＳＴに設定される。
ＡＭにも各伝送装＠８Ｔ３、− 、ＳＴｎと接続関係の
ある伝送装置ＳＴのアドレスに対応する保護コードが書
き込まれる。こうして、システム内の伝送装置ＳＴ間の
論理的なポイント・トウ・ポイント接続形態に対応する
保砲コードが、各伝送装置ＳＴに設定される。
これ以後、例えば伝送装置ＳＴＩから伝送装置ＳＴ２に
データを伝送する場合、伝送装置ＳＴ１の共通制御部０
０Ｍは、相手伝送装置ＳＴ２のアドレスをメモリ１１．
ＡＭのアドレスとして該当保護コード（１０１）を読み
出し、送信データバッファ８ＢＵＰにセットする。以下
、順次着信アビ１１１３９発信アドレス１４．コマンド
１５．インフォメーション１６．誤り検査コード１７等
を送信データバッファＳ、ＢＵＦにセットしながら、送
信直並列変換器Ｓ−５ＨＦ 、送信器Ｔを介して、伝送
路１に８１０図に示すフレーム１９を送出する。
データを伝送する場合、伝送装置ＳＴ１の共通制御部０
０Ｍは、相手伝送装置ＳＴ２のアドレスをメモリ１１．
ＡＭのアドレスとして該当保護コード（１０１）を読み
出し、送信データバッファ８ＢＵＰにセットする。以下
、順次着信アビ１１１３９発信アドレス１４．コマンド
１５．インフォメーション１６．誤り検査コード１７等
を送信データバッファＳ、ＢＵＦにセットしながら、送
信直並列変換器Ｓ−５ＨＦ 、送信器Ｔを介して、伝送
路１に８１０図に示すフレーム１９を送出する。
受信局である伝送装置ＳＴ２は、受信器Ｒ２受信直並列
変換器Ｒ−８ＨＦを介して伝送路１を流れるフレーム１
９を取り込み、入力順に保護コード１８を保護コードレ
ジスタＦＯＲ，Ｇに、着信アドレス１３を着信アドレス
レジスタＩ）Ａ ＲＧに、発信アドレス１４を発信アド
レスレジスタｆ９ Ａ、Ｒ，Ｇにセットする。保護コー
ド１８の値は零でないので、この受信した発信アドレス
１４をアドレスとしてメモＩＪ ＲＡＭから対応する保
護コードを読み出す〇メモリＲＡＭから読み出されたこ
の値と保護コードレジスタＰＣＲＧの内容は、保護コー
ド比較器００ＭＰ２で比較される。結果は一致するため
、オアゲート１０２の出力がアクティブとなる。又、着
信アドレス比較器ＣＯＭＰＩで着信アドレスレジスタＤ
ＡＲ，Ｇの内容とアドレススイッチＡＤＳＷの値とが比
較され、この結果も一致するため、アントゲ−ト１０１
の両入力がアクティブとなり、共通制御部００Ｍに受信
指示が発生する。
変換器Ｒ−８ＨＦを介して伝送路１を流れるフレーム１
９を取り込み、入力順に保護コード１８を保護コードレ
ジスタＦＯＲ，Ｇに、着信アドレス１３を着信アドレス
レジスタＩ）Ａ ＲＧに、発信アドレス１４を発信アド
レスレジスタｆ９ Ａ、Ｒ，Ｇにセットする。保護コー
ド１８の値は零でないので、この受信した発信アドレス
１４をアドレスとしてメモＩＪ ＲＡＭから対応する保
護コードを読み出す〇メモリＲＡＭから読み出されたこ
の値と保護コードレジスタＰＣＲＧの内容は、保護コー
ド比較器００ＭＰ２で比較される。結果は一致するため
、オアゲート１０２の出力がアクティブとなる。又、着
信アドレス比較器ＣＯＭＰＩで着信アドレスレジスタＤ
ＡＲ，Ｇの内容とアドレススイッチＡＤＳＷの値とが比
較され、この結果も一致するため、アントゲ−ト１０１
の両入力がアクティブとなり、共通制御部００Ｍに受信
指示が発生する。
共通制御部００Ｍは、以下コマンド１５．インフォメー
ション１６の内容を受信データバッファＲＢ ＵＦに取
り込み、誤り検査結果が正しいと、コマンド１５を解析
し、受信データを受信データバッファＲ，ＢＵＦよりイ
ンタフェース部ＩＮＦを介して計算機０ＰＵ２に転送し
、受信終了報告を行なう。
ション１６の内容を受信データバッファＲＢ ＵＦに取
り込み、誤り検査結果が正しいと、コマンド１５を解析
し、受信データを受信データバッファＲ，ＢＵＦよりイ
ンタフェース部ＩＮＦを介して計算機０ＰＵ２に転送し
、受信終了報告を行なう。
今、伝送装置ＳＴ３のアドレスが誤まって操作され、伝
送装置ＳＴ２に同じアドレスになっていたとする。
送装置ＳＴ２に同じアドレスになっていたとする。
伝送装置ＳＴ３においても、伝送装置ＳＴ２と同様に伝
送路１上のフレーム１９を取り込み、保護コード１８１
着信アドレス１３９発信アドレス１４を夫々保護コード
レジスタＰＯＲＧ、着信アドレスレジスタＤＡＲＧ、発
信アドレスレジスタＳＩＧにセットする。着信アドレス
比較器００ＭＰ１において着信アドレスレジスタＤＡＲ
Ｇの内容とアドレススイッチＡＤＳＷの値とが比較され
るが、このとき伝送装置ＳＴ２のアドレスと同値にアド
レススイッチＡＤ ＳＷが誤設定されているため、一致
を示す。
送路１上のフレーム１９を取り込み、保護コード１８１
着信アドレス１３９発信アドレス１４を夫々保護コード
レジスタＰＯＲＧ、着信アドレスレジスタＤＡＲＧ、発
信アドレスレジスタＳＩＧにセットする。着信アドレス
比較器００ＭＰ１において着信アドレスレジスタＤＡＲ
Ｇの内容とアドレススイッチＡＤＳＷの値とが比較され
るが、このとき伝送装置ＳＴ２のアドレスと同値にアド
レススイッチＡＤ ＳＷが誤設定されているため、一致
を示す。
しかし、発信アドレスレジスタ８ＡＲＧの発信アドレス
１４をアドレスとしてメモリＲ，ＡＭの該当保護コード
を読み出し、保護コード比較器００ＭＰ２で受信した保
護コード１８と比較すると不一致であるため、ＡＮＤゲ
ート２１の両入力がアクティブとならず、共通制御部０
０Ｍには受信指示が発生しない。よって、以下のコマン
ド１５．インフォメーション１６の内容は伝送装置ＳＴ
３では受信されない。
１４をアドレスとしてメモリＲ，ＡＭの該当保護コード
を読み出し、保護コード比較器００ＭＰ２で受信した保
護コード１８と比較すると不一致であるため、ＡＮＤゲ
ート２１の両入力がアクティブとならず、共通制御部０
０Ｍには受信指示が発生しない。よって、以下のコマン
ド１５．インフォメーション１６の内容は伝送装置ＳＴ
３では受信されない。
このように、上記構成になる伝送システムは、伝送装置
ＳＴのアドレスを決めるアドレススイッチＡＤ ＳＷが
誤設定され、システム内に２個以上存在しても、相手局
対応に保護コード１８が設定されるため、目的局だけし
か受信できないので、システム内での情報の秘密を確実
に保護することができる。
ＳＴのアドレスを決めるアドレススイッチＡＤ ＳＷが
誤設定され、システム内に２個以上存在しても、相手局
対応に保護コード１８が設定されるため、目的局だけし
か受信できないので、システム内での情報の秘密を確実
に保護することができる。
第１図は伝送システム一般の構成例を示す図、第２図は
従来のフレーム構成例を示す図、第３図は従来の伝送装
置の構成例を示す図、第４図は本発明になる伝送システ
ムを適用したフレームの構成例を示す図、第５図は本発
明になる伝送システムに用いた伝送装置の構成例を示す
図、第６図は各伝送装置間の論理的接続形態を示す図、
第７図は第６図に示した接続形態に対応する保護コード
の一例を示す図、第８図は保護コードを伝送するときの
フレーム構成例を示す図、第９図は本発明になる伝送シ
ステムが保護コードを保持するためのメモリの内容を示
す図、第１０図はデータ伝送時のフレーム構成を示す図
である。 １・・・・・・・伝送路、ＳＴ・・・・・・・・伝送装
置、ＣＰＵ・・・・・・・・計算機、１３・・・・・・
・・着信アドレス、１４・・・・・・・・・発信アドレ
ス、１５・・・・・・・・・コマンド、１６・・・曲・
・インフォメーション、１７・・・・・・・・・誤り検
査コード、１８・・・曲・・保護コード、１９・・・・
・・・・フレーム、ＡＤＳＷ・凹曲アドレススイッチ、
ＣＯＭＰｌ・曲・・アドレス比較器、ＣＯＭＰｚ・・・
・・・−・保護コード比較器、ＣｏＭ・・・・・曲共通
制御部。 代理人 葛野信−
従来のフレーム構成例を示す図、第３図は従来の伝送装
置の構成例を示す図、第４図は本発明になる伝送システ
ムを適用したフレームの構成例を示す図、第５図は本発
明になる伝送システムに用いた伝送装置の構成例を示す
図、第６図は各伝送装置間の論理的接続形態を示す図、
第７図は第６図に示した接続形態に対応する保護コード
の一例を示す図、第８図は保護コードを伝送するときの
フレーム構成例を示す図、第９図は本発明になる伝送シ
ステムが保護コードを保持するためのメモリの内容を示
す図、第１０図はデータ伝送時のフレーム構成を示す図
である。 １・・・・・・・伝送路、ＳＴ・・・・・・・・伝送装
置、ＣＰＵ・・・・・・・・計算機、１３・・・・・・
・・着信アドレス、１４・・・・・・・・・発信アドレ
ス、１５・・・・・・・・・コマンド、１６・・・曲・
・インフォメーション、１７・・・・・・・・・誤り検
査コード、１８・・・曲・・保護コード、１９・・・・
・・・・フレーム、ＡＤＳＷ・凹曲アドレススイッチ、
ＣＯＭＰｌ・曲・・アドレス比較器、ＣＯＭＰｚ・・・
・・・−・保護コード比較器、ＣｏＭ・・・・・曲共通
制御部。 代理人 葛野信−
Claims (1)
- 【特許請求の範囲】 複数の伝送装置が共通の伝送路を介して接続され、該複
数の伝送装置間でデータ伝送を行なう伝送システムにお
いて、フレームは発着信アドレス。 コマンド、データ、上記伝送装置間の接続を示す発着信
アドレスの保護コード及び誤り検査コードで構成され、
上記伝送装置は自局アドレスを設定する機構と、上記フ
レーム内の着信アドレスと自局アドレスが一致するか否
かを検定するアドレス検定回路と、上記保護コードが自
局の保持している発着信アドレスに対応した保護コード
に一致するか否かを検定する保護コード検定回路と、上
記保護コードを自局と論理的に接続関係のある上記伝送
装置対応に保持する回路を有し、さらに上記伝送装置の
一つが上記伝送装置間の論理的な接続対応１こ、相手局
アドレスとともに前記保護コードを上記伝送路を介して
上記各伝送装置に通知する手段を有しており、受信した
フレーム内の着信アドレスと、発信アドレスに対応した
保護コードを夫々アドレス検定回路と保護コード検定回
路により検定し、両者ともに一致したとき受信フレーム
を取り込むようにしたことを特徴とする伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125181A JPS5853251A (ja) | 1981-09-24 | 1981-09-24 | 伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125181A JPS5853251A (ja) | 1981-09-24 | 1981-09-24 | 伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853251A true JPS5853251A (ja) | 1983-03-29 |
Family
ID=15514569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15125181A Pending JPS5853251A (ja) | 1981-09-24 | 1981-09-24 | 伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171454A (ja) * | 1988-12-26 | 1990-07-03 | Kasumi Kiritani | 棟部における漆喰の崩止部材及び棟部施工方法 |
-
1981
- 1981-09-24 JP JP15125181A patent/JPS5853251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171454A (ja) * | 1988-12-26 | 1990-07-03 | Kasumi Kiritani | 棟部における漆喰の崩止部材及び棟部施工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456957A (en) | Apparatus using a decision table for routing data among terminals and a host system | |
| US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| US6157651A (en) | Rogue data packet removal method and apparatus | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| US6647100B1 (en) | Universal Serial Bus datapump command interpreter | |
| JPS5853251A (ja) | 伝送システム | |
| JPS5845047B2 (ja) | 共通信号伝送路を用いた情報伝送方式 | |
| US20030126342A1 (en) | System to optimally order cycles originating from a single physical link | |
| JPS60149239A (ja) | 通信ネツトワ−クシステム | |
| KR100290092B1 (ko) | 지연 응답신호 처리 입출력 버스 인터페이스 장치 | |
| JPH04503597A (ja) | 音声およびデータのためのパケット／高速パケット交換機 | |
| JP3245552B2 (ja) | 転送制御システム | |
| JP2829550B2 (ja) | 通信制御用ｌｓｉ | |
| KR100451792B1 (ko) | Ｉｓａ버스를 이용한 시스템과의 ｐｂ버스 인터페이스로직 | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPS6198041A (ja) | 光トランシ−バ | |
| JPS6354847A (ja) | 通信端末制御方式 | |
| JPS60140A (ja) | パケツト通信方式 | |
| JPS6336638A (ja) | ト−クンリングの通信制御装置 | |
| JPS62232057A (ja) | 擬似ｄｍａ方式 | |
| JPH0440534A (ja) | 予備装置切換方式 | |
| JP2001094438A (ja) | シリアルインタフェイス回路 | |
| JPS63284658A (ja) | 装置内ユニット間インタ−フェ−ス方式 |