JPS585445B2 - シンゴウノ ジカンジクヘンカンソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は音声信号等のアナログ信号の時間軸変換装置に
関するものである。

一般にテープレコーダ等に於いては、通常のテープ走行
速度で記録された磁気テープを通常のテープ走行速度よ
りも早い速度、或いは遅い速度で走行させても、通常の
テープ走行速度で走行させた場合と同じような再生周波
数特性が得られるように所謂時間軸変換を行なう必要が
ある。

さて、テープレコーダ等に於ける時間軸変換はＴＳＣ（
Ｔａｌｋ ５ｐｅｅｄ Ｃｏｎｔｒｏｌ）と称され、音
声の記録された磁気テープの再生速度を任意に変えるこ
とができ、しかも、いずれのテープ速度でも再生周波数
は同一になるように周波数変換を行なう機能のことであ
る。

この様な機能を電気的回路技術により実現するには、再
生された電気的信号の時間軸を再生速度に応じて伸長又
は圧縮しなければならない。

従来この種技術としては、再生信号を適当にサンプリン
グし、これを更に２進コード化してディジタルメモリー
にいったん記憶させ、これを再生速度に応じた適当な速
度で読み出して復調し、再生信号とは時間軸の異なった
音声信号に復元し、原信号と同じ周波数で時間軸の違っ
たものとする方式があった。

時間軸変換の為には原理的に記憶要素が必要であるが、
このようなディジタル技術によるものは中心となるメモ
リーの容量が大きなものとなり、また回路構成が複雑で
、実用上採算のとれるコストで実現しがたいという欠点
があった。

本発明は比較的簡単な回路構成でＴＳＣ機能を実現でき
る新規な時間軸変換回路装置を提供するもので、以下に
その技術内容を説明する。

第１図に於いて１および２はそれぞれクロックパルスに
よって入力アナログ信号をサンプリングすると共にその
サンプリング値を記憶転送するようにした書き込み用お
よび読み出し用遅延装置で例えばＢＢＤ（Ｂａｃｋｅｔ
Ｂｒｉｇａｄｅ Ｄｅｖｉｃｅ）と呼ばれる半導体記
憶素子を使用する。

本発明の装置は音声信号をまず書き込み用のＢＢＤＩに
入れ、記憶容量に達した時にクロックをきわめて高速な
周波数に切り替えてその内容を短時間のうちに読み出し
用のＢＢＤ２に転送し、しかる後、適当なりロック周波
数でＢＢＤ２より読み出すと同時に、再びＢＢＤＩに書
き込むものである。

第１図に従って詳述する。

まず運動する切換スイッチ３および４の共通接点ｄｄ’
を図示の如く接点ｆｆ’と接続しておくと、ヘッド５に
よって再生された磁気テープ６の信号はプリアンプ７に
より増幅され、この音声信号は更にアナログゲート８を
経て素子数ＮのＢＢＤｌに供給される。

アナログゲート８はＮ進のリップルカウンタ９の出、力
が”Ｈ”（Ｈｉｇｈ）のとき開くもので、この時は第１
クロックパルス発生回路１０の出力がＡＮＤゲート１１
、ＯＲゲート１２を介して２相クロツクパルス発生回路
１３を制御する。

一般にＢＢＤは１８０゜位相の異なる２相のクロックパ
ルスによって記憶転送動作を行なうのが普通で壺り、本
装置に於いても制御クロックパルスの半分の周波数の２
相クロツクを得るための２相クロツクパルス発生回路１
３及び１４を使用している。

このような２相クロツクパルス発生回路１３，１４は、
例えば第２図に示されるようにＪ−にフリップフロップ
１５と若干の論理ゲートで容易に構成される。

同図のようにＪ−にフリップ７田ンプのＪ、に端子を常
時Ｈｉｇｈレベルとした状態で制御入力端子ａに繰返し
デユーティ５０係の矩形波ｆ。

を入れた時、２相の出力端すとＣには図示の如く制御入
力クロックパルスｆ。

の半分の周波数で位相が１８０°ずれたデユーティ２５
係のクロックパルスが得られる。

尚１６はインパーク、１７，１７’はＮＡＮＤゲート、
１８．１８’はインバー久１９，１９’はそれぞれ信号
レベルをＢＢＤｌ、２のクロックレベルに変換するため
の増幅器である。

書き込みサンプリング周波数を決める第１クロックパル
ス発生回路１０のクロックパルスの周波数をｆｉｎａす
ると２相クロツクパルス発生回路１３の出力クロック周
波数はそれぞれｆｉｎ／２となり、従ってＢＢＤのサン
プリング周波数はｆｉｎ／２となり、ＢＢＤの素子数を
Ｎとすると、入力信号がＢＢＤの最終出力段にあられれ
る迄の遅延時間はＮ／ｆｉｎとなる。

尚、ＢＢＤは一般にサンプリングと転送を繰り返すので
、素子数Ｎに対し記憶容量はＮ／２である。

ＯＲゲート１２のクロック出力は２相クロツクパルス発
生回路１３に供給されると共にインバータ２０を介して
Ｎ進すップルカウンタ９に供給されており、該カウンタ
はクロックをＮ個カウントする毎に出力を反転する。

ＢＢＤＩが書き込みを開始してからカウンタ９にて前記
クロックパルス発生回路１０のクロックｆｉｎをＮ個カ
ウントしたときＢＢＤｌはちょうど容量いっばいに書き
込みを完了しており、Ｎ個目のクロックの立ち下がりで
該カウンターの出力はＬ”Ｌｏｗレベルに落ち前記アナ
ログゲート訳、ＡＮＤゲニト１１を閉じて入力音声信号
及び入力サンプリング用クロックを遮断すると同時にイ
ンバータ２１を介してＡ−ＮＤゲート２２を開き、高速
転送用クロックパルス発生回路２３の出力クロックパル
スｆ。

てＢ−ＢＤｌの内容を、縦続する増幅器２４を介して、
ＢＢＤｌと同じく素子数ＮのＢＢＤ２に転送する。

該高速転送用クロックパルスはＯＲゲート２５を介して
２相クロツクパルス発生回路１３と同様の２相クロツク
パルス発生回路１４に供給されており、従ってＢＢＤ２
はＢＢＤＩと同期して書き込み動作を行って、ＢＢＤＩ
の出力を順次記憶する。

このようにＢＢＤＩよりＢＢＤ２に転送するには２相ク
ロツク発生回路１３と１４の各相クロック出力の間に適
当な同期関係が必要であり、この為には、例えば第２図
の２相クロツクパルス発生回路の場合にはスタート時に
適当なリセットをフリップフロップのＲ端子２６に与え
れば良いのであるがこのような同期回路は技術的に容易
であるので省略しており、図示していない。

この転送期間中、ＢＢＤ２に縦続するアナログゲート２
７は前記８と同様に閉じており、高速転送時のＢＢＤ２
の出力は遮断される。

高速転送用クロックパルス周波数ｆ。

は出来るだけ高いほうが良いので、ＢＢＤの特性上可能
な限り高い値に選ばれる。

具体的には一般的なりＢＤは５００ＫＨｚに充分応答す
る。

今、ＢＢＤｌ及び２の素子数Ｎを５１２とするとｆ。

−５００ＫＨ２では約１ｍ５ＥＣ（５１２１５００Ｘ１
０３）の音声出力のブランクが生じることになるが、人
間の聴覚特性上問題は無い。

高速転送が完了し、カウンタ９がＮ個のクロックをカウ
ントすると、カウンタ９の出力は再び反転してＨｉｇｈ
になる。

この結果、アナログゲート８及び２７が開き、又ＡＮＤ
ゲート２２が閉じてＡＮＤゲート１１が開くので、再び
ＢＢＤｌは書き込みクロックパルス発生回路１０のクロ
ックに従って音声信号を書き込む。

Ｎ進カウンタ９の出力がＨｉｇｈになると同時にＡＮＤ
ゲート２８が開くので、周波数ｆｏｕｔの読み出し用の
クロックパルス発生回路２９によりＢＢＤ２の記憶内容
が読み出され、ＢＢＤｌより転送されてきた内容が順次
読み出されて行く。

こうして読み出された信号はアナログゲート２７を介し
ローパスフィルタ３０で平滑され、増幅器３１、可変抵
抗器等の減衰器３２、増幅器３３を経てスピーカー３４
に供給される。

本発明に於いては、読み出しクロックパルス発生回路２
９のクロック周波数ｆｏｕｔが一定であるのに対し、書
き込みクロックパルス発生回路１０のクロック周波数ｆ
ｉｎをテープ６の走行速度に関連づけて制御している。

即ち、テープの変更走行速度Ｓｖ対テープめ定格走行速
度Ｓｓの比、即ちＳｖ／ＳｓをＰとすると、書き込みク
ロック周波数ｆｉｎと読み出しクロック周波数ｆｏｎｔ
の間にｆｉｎ＝Ｐ・ｆｏｕｔ・・・・・１なる関係を保
つよう端子３５を適当に制御してクロックパルス発生回
路１０の発振周波数ｆｉｎを変える。

この制御操作は勿論磁気テープ６の走行速度を決める操
作と連動して行なわれる。

具体的には、例えばクロックパルス発生回路１０を電圧
制御発振回路ＶＣＯで構成し、この制御電圧を端子３５
に与えると同時に磁気テープ６の駆動モータ（信号送出
装置）（図示せず）の速度を制御するなどの方法が適当
である。

書き込みクロック周波数ｆｉｎが読み出しクロック周波
数ｆｏｕｔのＰ倍である結果、入力音声信号に対して出
力音声信号は時間軸が１７Ｐに変換される。

しかしながら、もともと磁気ヘッド５より生じる音声信
号は原音周波数（定格速度で再生したときの音声信号周
波数）のＰ倍となっており、従って本発明の装置を用い
ることによりテープ走行速度が定格速度と異なっている
にもかかわらず、出力の復元音声信号の周波数は定格速
度再生時のそれと等しくなる。

例えば、Ｐ〉１の時は高速再生であって、定格速度より
も早い（Ｐ倍）速度でテープ６は走行することになる。

従ってＢＢＤＩに対する入力信号周波数はあらゆる瞬間
に於いて原音周波数のＰ倍である。

前述の如くこの音声信号はｆｉｎ／２のサンプリング周
波数でサンプリングされる。

サンプリング時間Ｎ／ｆｉｎ秒毎にこのＮ／２個のアナ
ログ量はほとんど瞬時（サンプリング周期に対して）に
ＢＢＤ２にそのまま転送され、次に各ビット情報がｆｏ
ｕｔ／２（−ｆｉｎ／２Ｐ）の周波数で読み出される。

この結果、時間軸がＰ倍に伸長し、復元信号周波数が原
音信号周波数と等しくなる。

ＢＢＤ２より読み出される信号ビット数は （Ｎ／ｆｉｎ）Ｘ（ｆｉｎ／２Ｐ）−Ｎ７２Ｐ−２であ
り、従って各サイクル毎に の信号が捨て去られることになる。

Ｐ＝１はテープ走行速度が変らないことを示しているの
で、スイッチ３と４はそれぞれｅｅ′側に接続し、本回
路装置は使用しない。

Ｐ＜１は低速再生であって、テープは定格速度よりもゆ
っくりと走行し、入力音声信号周波数はあらゆる瞬間に
於いて原音周波数のＰ倍となるが同様に処理されてＢＢ
Ｄ２の出力である復元信号周波数は原音周波数と等しく
なるようＰ倍の時間軸伸長、即ち１７Ｐ倍の時間軸圧縮
をうける。

Ｎ／２の情報をｆｏｎｔ／２のサンプリング周波数でク
ロックアウトする。

即ち、クロックパルスと同期して取り出すので、各サン
プリング毎に時間的に なる音声のない区間が生じる。

例えばＮ＝５１２ビット、ｆｏｕｔ＝４０）（Ｚ、Ｐ＝
１／２ではこのブランク時間は１２．８ｍ５ＥＣで、同
じ＜１２．＆ｎ５ＥＣの音声部分との繰り返しとなるが
、若干の音質や音圧の低下をまねくだけであって、実用
上はとんど問題は無い。

一般に人間の音声信号の周波数帯域は２００Ｈｚ〜５Ｋ
Ｈ２であるから、上述の如くして音声信号をサンプリン
グし、更に合成するにはサンプリング周波数ｆｉｎ／２
、ｆｏｕｔ／２はサンプリング定理によりそれぞれ取り
扱かう周波数の２倍であれば良い。

本装置はこれに５０〜１００係の余裕をみてｆｏｕｔ／
２を２０ＫＨｚとしている。

ｆｉｎも入力信号周波数に応じて、入力信号の最高周波
数を充分サンプリングできるようにコントロールされな
ければならない。

しかして本装置に於いてはｆｏｎｔが一定であるのに対
し、書き込みクロック周波数ｆｉｎをテープの走行速度
に応じて変化させており、入力信号の周波数の増大又は
減少に追随してｆｉｎ−Ｐｆｏｕｔなる関係を保ってい
るので、ｆｏｕｔと同様ｆｉｎについてもサンプリング
定理を満足することになる。

なお、上述においては音声信号時間軸の変換に関して説
明したが、音声信号以外の映像その他の信号に対しても
同様原理で応用が可能であることは言うまでもない。

本発明に於いては２個の電荷転送素子をそれぞれ書き込
み用（甲）および読み出し用（乙）として使用し、まず
、甲に適当なサンプリングクロックでアナログ信号を記
憶し、しかる後その記憶内容を乙に高速転送し、再び甲
が読み込みを行なうと同時に乙にて適当なりロックで出
力するものであり、更に甲のサンプリングクロック周波
数に対する乙のクロックアウト周波数の比をテープ走行
速度の定格走行速度に対する比と同等にすることにより
、テープ走行速度の如何にかかわらず復元。

信号周波数を原音のそれと等しくしており、これらの技
術によって比較的小容量の電荷転送素子で広帯域にわた
る音声信号の時間軸の変換を可能にしており、きわめて
有効な技術を提供するものである。

例えば、普通に録音されたテープのテープ。走行速度を
２倍にして（再生時間を１／２にして）も周波数を元に
戻す為明瞭度が変らず、レクチュアテープ、物語りテー
プ、各種情報テープなどを早口で聞くことができ、従来
の半分の時間で内容が理解できる。

さらにテープ走行速度を１／２にして（再生時間を２倍
にして）も同様に明瞭度が変らない為、会議録、口述筆
記、インタビューなどの文字化などをゆっくり聞きなが
ら速記できるものであり、また英会話等の練習にきわめ
て便利である。

このように本発明は書き込み用遅延装置１と読み出し用
遅延装置２とを直列に接続するものであり、次のような
効果がある。

即ちイ ２個の記憶装置を並列に接続し、アナログスイ
ッチにより両記憶装置を切換制御する従来装置において
は、これら両記憶装置に特性上のバラツキがあると、そ
のバラツキのため第１記憶装置を通過する信号と第２記
憶装置を通過する信号との間に差が生じ、第１と第２記
憶装置の交互の切換毎に出力信号の大きさに差が生じる
。

これに対し、本発明においては書き込み用遅延装置１と
読み出し用遅延装置２が直列に接続されているため、信
号は全て遅延装置１，２を通過して来るので、遅延装置
１，２間に特性上のバラツキがあっても、出力信号はこ
のバラツキ番とよる影響を受けることはない。

口 ２個の記憶装置を並列に接続する従来の回路におい
ては、その回路構成上記憶装置の入力側と出力側に必ら
ず信号切換用のアナログスイッチを接続しなければなら
ないが、本発明においては２個の記憶装置を直列に接続
しており、出力側のアナログスイッチ（ゲート）は省略
して差支えない。

【図面の簡単な説明】

第１図は本発明の信号の時間軸変換装置を示すブロック
ダイアグラム、第２図は同装置に使用する２相りロック
パルス発生回路の一例を示す回路図である。 １．２・・・・・・遅延装置、６・・・・・・磁気テー
プ、１０・・・・・・第１クロックパルス発生回路、２
３・・・・・・第２クロックパルス発生回路、２９・・
・・・・第３クロックパルス発生回路。

Claims (1)

【特許請求の範囲】
1. １ アナログ信号送出装置の信号送出速度に応じて周波
   数が変化するクロックパルスを発生する第１クロックパ
   ルス発生回路と、該クロックパルス或いは該クロックパ
   ルスに応答して形成されたクロックパルスにてアナログ
   入力信号をサンプリングして記憶転送するための書き込
   み用遅延装置と、該遅延装置に縦続に接続された読み出
   し用遅延装置と、前記第１クロツクパルスよりも周波数
   の高い転送用クロックパルスを発生する第２クロックパ
   ルス発生回路と、前記読み出し用遅延装置の記憶内容を
   読み出すために該遅延装置に印加されるクロックパルス
   を発生する第３クロックパルス発生回路と、前記第１ク
   ロックパルス発生回路の出力クロックパルス或は前記第
   ２クロックパルス発生回路の出力クロックパルスを計数
   するカウンタ回路と、前記書き込み用遅延装置の入力側
   に接続される入力制御用ゲートとを備え、前記書き込み
   用遅延装置に所定量の信号が記憶された時に前記カウン
   タ回路の出力により前記入力制御用ゲートを遮断すると
   共に前記転送用クロックパルス或いは該パルスに応答し
   て形成されたクロックパルスを前記書き込み用遅延装置
   および読み出し用遅延装置に印加し、該書き込み用遅延
   装置の記憶内容を前記読み出し用遅延装置に高速転送し
   、その後前記カウンタ回路の反転出力により前記入力制
   御用ゲートを導通させると共に前記第３クロックパルス
   発生回路の出力クロツクパルス或いは該パルスに応答し
   て形成されたクロックパルスにより読み出し用遅延装置
   の記憶内容を読み出すようにしてなる信号の時間軸変換
   装置。