JPS5854460A - 制御用電子計算機システム - Google Patents
制御用電子計算機システムInfo
- Publication number
- JPS5854460A JPS5854460A JP15137081A JP15137081A JPS5854460A JP S5854460 A JPS5854460 A JP S5854460A JP 15137081 A JP15137081 A JP 15137081A JP 15137081 A JP15137081 A JP 15137081A JP S5854460 A JPS5854460 A JP S5854460A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- auxiliary storage
- bus
- control
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本＠嘴は＊ｍｍブラントどのプラントプロセスの監視１
１１１制御に用いる制御用電子針鼻鎗システムに関する
。
１１１制御に用いる制御用電子針鼻鎗システムに関する
。
エレクトロニクス技術の進歩にともなって電子計算機ハ
ードウェアの性能は向上し、その利用技術についても長
足の進歩がある。すなわち、制御用電子針ＪＩＩ磯７ス
テムにりいても、その性能の向上によって、プラント１
ｇセスの殖祝制岬の適用ｌｌｓは拡大の一慮をたどって
いる。これら制御用電子針算慎の処虐社能向上は、主に
演算制御装置や主記憶装置におかれ、それらの性能向上
には目覚しいものがるる。
ードウェアの性能は向上し、その利用技術についても長
足の進歩がある。すなわち、制御用電子針ＪＩＩ磯７ス
テムにりいても、その性能の向上によって、プラント１
ｇセスの殖祝制岬の適用ｌｌｓは拡大の一慮をたどって
いる。これら制御用電子針算慎の処虐社能向上は、主に
演算制御装置や主記憶装置におかれ、それらの性能向上
には目覚しいものがるる。
しかしながら、これらの演５ｉａＩｌ麺置中主記憶装置
などの本体（％Ａわゆるメインフレーム）に比して、補
助記ｌ１ｍｍの性能向上は大横に造れている。その生な
理由は補助記−ｔ７＆瞳では大容量の記憶容置が必要な
ことと、制御用電子計算機にあっては高速度かつ４ＩＩ
鵬性のものが必要なためで６つ九〇 制御用鴫子針算慎システムでは、通常、補助記憶装置と
して磁気ドラムないしは磁気ドラムディスクを使用して
ｉるが、これらはいずれも回転機ｆＩＩＫよるもので、
データの絖み出し書自込みのヘッドと回転数からアクセ
スの時間社定ま〕、現在通１１３０００ ｒｐ・ｍ〜３
６ Ｇ Ｏｒｐｍのもので、１９ｍｍ〜７０ｍ５のアク
セス時間がかかつている。これを短−するには、回転数
を上げるか、ヘッドの数を増すなどの手段も考えられる
が、いずれもかな〕限界に近い。ｔたその他には効果的
な手段もなく。
などの本体（％Ａわゆるメインフレーム）に比して、補
助記ｌ１ｍｍの性能向上は大横に造れている。その生な
理由は補助記−ｔ７＆瞳では大容量の記憶容置が必要な
ことと、制御用電子計算機にあっては高速度かつ４ＩＩ
鵬性のものが必要なためで６つ九〇 制御用鴫子針算慎システムでは、通常、補助記憶装置と
して磁気ドラムないしは磁気ドラムディスクを使用して
ｉるが、これらはいずれも回転機ｆＩＩＫよるもので、
データの絖み出し書自込みのヘッドと回転数からアクセ
スの時間社定ま〕、現在通１１３０００ ｒｐ・ｍ〜３
６ Ｇ Ｏｒｐｍのもので、１９ｍｍ〜７０ｍ５のアク
セス時間がかかつている。これを短−するには、回転数
を上げるか、ヘッドの数を増すなどの手段も考えられる
が、いずれもかな〕限界に近い。ｔたその他には効果的
な手段もなく。
−御用電子計算徐システムの性能向上を図る上て大きな
問題となシつつある。
問題となシつつある。
したがって１本発明の目的社高速度でかつ大容量の静止
形補助記憶装置を設け、計算機の初期化時に通常の補助
記憶装置からこの静止形補助記憶装置にプログラムおよ
びデータを転送し、演算実行時には静止形補助記憶装置
をアクセスするようにした制御用電子計算機システムを
得るにある。
形補助記憶装置を設け、計算機の初期化時に通常の補助
記憶装置からこの静止形補助記憶装置にプログラムおよ
びデータを転送し、演算実行時には静止形補助記憶装置
をアクセスするようにした制御用電子計算機システムを
得るにある。
以下、図面に基づく一実焉例を参照して本発明を説明す
る。纂１図は本発明の一一用゛鑞子針算機システムのブ
ロック構成図である。演算−一装置１と主記憶装置２と
は高速バス１１で互いに接続され、高速バス１１ＫＦｉ
靜止形補助記憶懺置２１がインタ７エイス２０を介して
接続される。この静止形補助記憶装置２１は牛尋体パル
タメモリ装置で構成される。ｉた高速パス１１には通常
の補助記憶装置２３がインタ７エイス２２を介して接続
される。この補助紐ＩＪｉ装置２３扛磁気ドンム装置あ
るいは一気ディスク４＆置で４成される。
る。纂１図は本発明の一一用゛鑞子針算機システムのブ
ロック構成図である。演算−一装置１と主記憶装置２と
は高速バス１１で互いに接続され、高速バス１１ＫＦｉ
靜止形補助記憶懺置２１がインタ７エイス２０を介して
接続される。この静止形補助記憶装置２１は牛尋体パル
タメモリ装置で構成される。ｉた高速パス１１には通常
の補助記憶装置２３がインタ７エイス２２を介して接続
される。この補助紐ＩＪｉ装置２３扛磁気ドンム装置あ
るいは一気ディスク４＆置で４成される。
一方、演算制御装置ｌには入出力バス１Ｇが接続され、
この入出力バス１ｏには入出力インク７エイス８を介し
て周辺装置９が、またプロセス入出力インタフェイスを
介してプロセス入出力装置４が接続され、検出ａ５およ
びアクチェエータ６を介して発−プラント７に接続され
ている。
この入出力バス１ｏには入出力インク７エイス８を介し
て周辺装置９が、またプロセス入出力インタフェイスを
介してプロセス入出力装置４が接続され、検出ａ５およ
びアクチェエータ６を介して発−プラント７に接続され
ている。
こζで、制御用鑞子計算機システムで実行すべ１１機能
を２．実温するためのソフトウェア（プログラム、デー
タ等）は膨大なもので、常時線補助記憶装置２３に記憶
されてｉるのが晋通でるる。本発＠においても計３Ｉ嶺
始動前には針゛算機ソフトウェブは補助記憶装置２３に
装荷されていて、計算儀始曽とともに静止形補助記憶装
置１１２１に転送されるようになっている。以下縞２図
に従って１本発明の計算機システムの動作をＭ明する。
を２．実温するためのソフトウェア（プログラム、デー
タ等）は膨大なもので、常時線補助記憶装置２３に記憶
されてｉるのが晋通でるる。本発＠においても計３Ｉ嶺
始動前には針゛算機ソフトウェブは補助記憶装置２３に
装荷されていて、計算儀始曽とともに静止形補助記憶装
置１１２１に転送されるようになっている。以下縞２図
に従って１本発明の計算機システムの動作をＭ明する。
計算機が始動すると０）、補助釦ｔｍ装置２３から靜止
形補助記ａｉ装置２１にソフトウェア（グログラム、デ
ータ等）が転送される（→。一方、必賛な−のについて
は、補助記憶装置２３から主記憶装置２へ転送され（ハ
）、これは主記憶装置２に予め常駐するソフトウェアと
する。次にプログラム手続部分の初期化、データのプリ
セットなどの初期化を行なうに）。
形補助記ａｉ装置２１にソフトウェア（グログラム、デ
ータ等）が転送される（→。一方、必賛な−のについて
は、補助記憶装置２３から主記憶装置２へ転送され（ハ
）、これは主記憶装置２に予め常駐するソフトウェアと
する。次にプログラム手続部分の初期化、データのプリ
セットなどの初期化を行なうに）。
これ以降は計算機システムの基本プログラムであるオペ
レーテイングシスデムが実行の必Ｉ！あるグーグラムを
サーチし、順次実行に移る（ホ）。実行要求のめったプ
ログ２ム紘主記憶装置２上に転送されてきているか否か
がチェックされ（へ）、主記憶装置２上にあればプログ
ラムの実行關始となｐ（阻プロゲラ＾の実行終了まで行
なう■。その螢、再びステップ＠にもどシ、次のプログ
ラムの要求をチェックし、以下同様の動作を〈夛返す。
レーテイングシスデムが実行の必Ｉ！あるグーグラムを
サーチし、順次実行に移る（ホ）。実行要求のめったプ
ログ２ム紘主記憶装置２上に転送されてきているか否か
がチェックされ（へ）、主記憶装置２上にあればプログ
ラムの実行關始となｐ（阻プロゲラ＾の実行終了まで行
なう■。その螢、再びステップ＠にもどシ、次のプログ
ラムの要求をチェックし、以下同様の動作を〈夛返す。
とζろで、ステップ（へ）でプ鑓グラ＾が主記憶装置２
上にな一場脅には、主記憶装置２ヘグログクム、データ
の転送要求をする（Ｖ）。このときの転送Ｋ１１Ｉする
時間関係を第３図を基に説明する。図中１１．１ｍは、
演算制御装置ｌからの起動信号を受けて補助記憶装置２
３．静止形補助記憶装置２１が動作−始する時間でるる
。またｂｓ、ｂａはアクセスタイムで６９、補助記ｔｊ
１装置２３ではドラムやディスクの回転遮板てほぼ定ま
るのて＊ ｂｌ ｕ ｉ Ｏｒｎ ｓ〜７Ｇｍ＠程度で
るる。これに対し、静止形補助記憶装置２４では回転待
ちがないので、ｂａは１０〜２０ｊ１１と約１０００倍
Ｓｍ高速である。ＣＩ、Ｃ２はデータの転送に要する時
間でるる。以上は１つのアクセスについて示したが、制
御用電子計算機システムでは、このアクセスが頻繁に行
なわれることになる。
上にな一場脅には、主記憶装置２ヘグログクム、データ
の転送要求をする（Ｖ）。このときの転送Ｋ１１Ｉする
時間関係を第３図を基に説明する。図中１１．１ｍは、
演算制御装置ｌからの起動信号を受けて補助記憶装置２
３．静止形補助記憶装置２１が動作−始する時間でるる
。またｂｓ、ｂａはアクセスタイムで６９、補助記ｔｊ
１装置２３ではドラムやディスクの回転遮板てほぼ定ま
るのて＊ ｂｌ ｕ ｉ Ｏｒｎ ｓ〜７Ｇｍ＠程度で
るる。これに対し、静止形補助記憶装置２４では回転待
ちがないので、ｂａは１０〜２０ｊ１１と約１０００倍
Ｓｍ高速である。ＣＩ、Ｃ２はデータの転送に要する時
間でるる。以上は１つのアクセスについて示したが、制
御用電子計算機システムでは、このアクセスが頻繁に行
なわれることになる。
以上述べたように、画素に補助記憶装置をアクセスす°
るような制御用′鴫子計算磯システムに６って、アクセ
ス時間が非常に短かい静止形補助記憶装置を採用するこ
とによシ、大幅な性能向上を図ることかで龜る。
るような制御用′鴫子計算磯システムに６って、アクセ
ス時間が非常に短かい静止形補助記憶装置を採用するこ
とによシ、大幅な性能向上を図ることかで龜る。
４１図は本発明の制御用鴫子計算機システムの一成図、
第２１１１は本発明の電子計算機システムの動作を示す
フローチャート、第３１１ａその性能を示すタイムチャ
ートである。 １・・・演算制御装置 ２・・・主記憶装置３．８・
・・インタフェイス ４・・・プＩセヌ入出力装置 ５・・・検出器６・・
・アクチェエータ ７・・・プラント９・・・周
辺装置 １０・・・入出力Ｉ（ス１１・・・高遍
バス ２１・・・補助記憶装置２３・・・静止形
補助記憶装置 （７３１７）代理人弁理士 則 近 慮 佑（＃１か１
名）第１図 第２図 第３図
第２１１１は本発明の電子計算機システムの動作を示す
フローチャート、第３１１ａその性能を示すタイムチャ
ートである。 １・・・演算制御装置 ２・・・主記憶装置３．８・
・・インタフェイス ４・・・プＩセヌ入出力装置 ５・・・検出器６・・
・アクチェエータ ７・・・プラント９・・・周
辺装置 １０・・・入出力Ｉ（ス１１・・・高遍
バス ２１・・・補助記憶装置２３・・・静止形
補助記憶装置 （７３１７）代理人弁理士 則 近 慮 佑（＃１か１
名）第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 プラントプロセス、セ２ｔ、プ四セスの出力値置、演算
制御装置、主記憶装置、補助記ｔｇｔ績筐。 周辺装置とから成る制御用電子計ＡｆｌＡシステムに２
いて、静止層補助記憶装置を設け、電子計算機初期化時
に前記補助記憶装置よ少、前記靜止履纏助記ｕ１装置に
ブーグラムおよびデータを転送し。 以、後プログラム実行時に前記靜止血補助記憶装置をア
クセスすることによ）、高速度の制御用ブーグラムの実
行を可能とした制御用電子針算嶺システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15137081A JPS5854460A (ja) | 1981-09-26 | 1981-09-26 | 制御用電子計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15137081A JPS5854460A (ja) | 1981-09-26 | 1981-09-26 | 制御用電子計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854460A true JPS5854460A (ja) | 1983-03-31 |
Family
ID=15517064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15137081A Pending JPS5854460A (ja) | 1981-09-26 | 1981-09-26 | 制御用電子計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229111A (ja) * | 1984-04-26 | 1985-11-14 | Fanuc Ltd | 数値制御方式 |
| JPS62254208A (ja) * | 1986-04-28 | 1987-11-06 | Fuatsuku Kk | Ｐｍｃパラメ−タ初期化方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830168A (ja) * | 1971-08-23 | 1973-04-20 | ||
| JPS4952935A (ja) * | 1972-07-03 | 1974-05-23 |
-
1981
- 1981-09-26 JP JP15137081A patent/JPS5854460A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830168A (ja) * | 1971-08-23 | 1973-04-20 | ||
| JPS4952935A (ja) * | 1972-07-03 | 1974-05-23 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229111A (ja) * | 1984-04-26 | 1985-11-14 | Fanuc Ltd | 数値制御方式 |
| JPS62254208A (ja) * | 1986-04-28 | 1987-11-06 | Fuatsuku Kk | Ｐｍｃパラメ−タ初期化方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Giles et al. | Softwrap: A lightweight framework for transactional support of storage class memory | |
| CN104364770B (zh) | 来自较小特权状态的运行时检测仪器的控制操作 | |
| EP3680798B1 (en) | Method and device for monitoring process | |
| JP6138142B2 (ja) | 被管理ランタイムのためのハードウェア・ベース・ランタイム計装機構 | |
| Lee et al. | A recovery cache for the PDP-11 | |
| JP6195572B2 (ja) | ランタイム計装制御の状況の決定のためのコンピュータ・プログラム、方法、およびシステム | |
| JP5505914B2 (ja) | 単一プロセッサまたはマルチプロセッサ・コンピュータ・システムにおけるマルチタスク・アプリケーションのロギングおよび再生を最適化する方法 | |
| TW200403586A (en) | Control register access virtualization performance improvement in the virtual-machine architecture | |
| JP2015513375A (ja) | トランザクション実行モードでのランタイム・インスツルメンテーション・サンプリングを実現するためのコンピュータ・プログラム・プロダクト、方法、およびシステム（トランザクション実行モードでのランタイム・インスツルメンテーション・サンプリング） | |
| JP2015515652A (ja) | ランタイム・インスツルメンテーションを使用してプロセッサのプロセッサ特性情報をモニターするためのコンピュータ・プログラム・プロダクト、方法、およびシステム（プロセッサ特性のランタイム・インスツルメンテーション・モニタリング） | |
| JP6153534B2 (ja) | 命令オペレーション・コードによるランタイム計装間接サンプリング | |
| JP2015513374A (ja) | アドレスによるランタイム・インスツルメンテーション間接サンプリングを実現するためのコンピュータ・プログラム・プロダクト、方法、およびシステム（アドレスによるランタイム・インスツルメンテーション間接サンプリング） | |
| US4807112A (en) | Microcomputer with a bus accessible from an external apparatus | |
| JP2004507832A (ja) | 仮想マシン命令を実行するシステム | |
| JPS62166434A (ja) | マルチプログラミング・モードで動作するデータ処理システム | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPS5854460A (ja) | 制御用電子計算機システム | |
| Gabber et al. | Pebble: A component-based operating system for embedded applications | |
| Pan et al. | Nestcloud: Towards practical nested virtualization | |
| Lu et al. | gMig: Efficient vGPU live migration with overlapped software-based dirty page verification | |
| Park et al. | Safe and practical GPU acceleration in trustzone | |
| KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
| Goeckelmann et al. | A kernel running in DSM-design aspects of a distributed operating system | |
| Shinde et al. | Binary Compatibility For SGX Enclaves | |
| JP2807026B2 (ja) | 並列プログラムの実行再現方法 |