JPS5854476A - 端末装置 - Google Patents
端末装置Info
- Publication number
- JPS5854476A JPS5854476A JP56153273A JP15327381A JPS5854476A JP S5854476 A JPS5854476 A JP S5854476A JP 56153273 A JP56153273 A JP 56153273A JP 15327381 A JP15327381 A JP 15327381A JP S5854476 A JPS5854476 A JP S5854476A
- Authority
- JP
- Japan
- Prior art keywords
- total
- hard
- memory
- hard total
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、端末装置、特に取引情報の合計を記憶するハ
ード・トータルをメモリ上にもつ端末装置において、不
揮発性の磁気バブル・メモリをもうけ、取引情報の入力
に対応して更新される仮ハード・トータルｆ’１４１メ
モリ上にもうけると共に。
ード・トータルをメモリ上にもつ端末装置において、不
揮発性の磁気バブル・メモリをもうけ、取引情報の入力
に対応して更新される仮ハード・トータルｆ’１４１メ
モリ上にもうけると共に。
仮ハード・トータルの内容が転記される真ハード・トー
タルを上記磁気バブル・メモリ上にもうけるようにした
端末装置に関するものである。
タルを上記磁気バブル・メモリ上にもうけるようにした
端末装置に関するものである。
従来から例えばＰＯＳター（ナルなどの端末装置におい
ては、顧客との取引処理を行なうが１例えば商品別売上
げや顧客別取引高などの合計を。
ては、顧客との取引処理を行なうが１例えば商品別売上
げや顧客別取引高などの合計を。
端末装置内のメモリ上に格納しておき０例えば業務終了
時にターミナル・コン）ＳＸ−ラ匈に転送することが行
なわれる。上記の如き合計を格納する領域またはその合
計情報をハード・トータルと呼んでいるが、端末装置上
のＲＡＭに当該ハード・トータルをもうけてお（と、滲
電などの事−が発生した際に上記ハード・トータルが破
壊されてしまう。
時にターミナル・コン）ＳＸ−ラ匈に転送することが行
なわれる。上記の如き合計を格納する領域またはその合
計情報をハード・トータルと呼んでいるが、端末装置上
のＲＡＭに当該ハード・トータルをもうけてお（と、滲
電などの事−が発生した際に上記ハード・トータルが破
壊されてしまう。
このために、従来０例えばＣＭＯＳメモリなどバッテリ
電源によりてバック・７ツブしたメそり〜 上に上記ハード・トータルをもうけておくようにされる
。しかし最近では取引商品の種別などが増大し、上記ハ
ード・トータルとして例えば８ＫＢ程度のものを必要と
することがある。
電源によりてバック・７ツブしたメそり〜 上に上記ハード・トータルをもうけておくようにされる
。しかし最近では取引商品の種別などが増大し、上記ハ
ード・トータルとして例えば８ＫＢ程度のものを必要と
することがある。
一方、上述のＰＯＳターミナルなどの端末装置に詔いて
は、顧客との取引の際に中止機能が必要となる。即ち取
引に当りて一旦入力した取引情報をキャンセルすること
が必要となる。このような場合において、端末装置側で
は上記取引情報の入力に対応して、上記ハード・トータ
ルの内容も馴次置更される形となり、上記中ヤンセルが
行なわれると、そのための回復処理が複雑となる。この
ために、従来から、端末装置においては、仮ハード・ト
ータルと真ハード・トータルと全用意することが行なわ
れている。−即ち、取引に先立って真ハード・トータル
の内容を仮り−ド・）−タル１．：転記し、取引中に上
記仮ハード・トータルの内容を更新し、取引が終了した
時点で仮ハード・トータルの内容を真ハード・トータル
に転記する。そして、上記キャンセルが行なわれると、
その時点の仮ハード・トータルの内容を破棄するように
される。
は、顧客との取引の際に中止機能が必要となる。即ち取
引に当りて一旦入力した取引情報をキャンセルすること
が必要となる。このような場合において、端末装置側で
は上記取引情報の入力に対応して、上記ハード・トータ
ルの内容も馴次置更される形となり、上記中ヤンセルが
行なわれると、そのための回復処理が複雑となる。この
ために、従来から、端末装置においては、仮ハード・ト
ータルと真ハード・トータルと全用意することが行なわ
れている。−即ち、取引に先立って真ハード・トータル
の内容を仮り−ド・）−タル１．：転記し、取引中に上
記仮ハード・トータルの内容を更新し、取引が終了した
時点で仮ハード・トータルの内容を真ハード・トータル
に転記する。そして、上記キャンセルが行なわれると、
その時点の仮ハード・トータルの内容を破棄するように
される。
上記の如く、ハード・トータルを２つもつようにすると
、上記バッテリ・サポートのＣＭＯＳメモリに必要とす
る容量が更に大となり、停電時間が少し永くなるとＣＭ
ＯＳメモリの内容が破壊されてしまうことにもなりかね
ない。
、上記バッテリ・サポートのＣＭＯＳメモリに必要とす
る容量が更に大となり、停電時間が少し永くなるとＣＭ
ＯＳメモリの内容が破壊されてしまうことにもなりかね
ない。
本発明は上記の点を解決すること全目的としており９本
発明の端末装置は、マイクロ・プロセッサと・−メモリ
とを少なくともそなえ、取引情報の合計を記憶するハー
ド・トータルをメモリ上に格納するよう構成されてなり
、上記取引情報の入力に対応して順次更新される仮ｌ・
−ド・トータルと上記取引情報の入力が終了した段階で
上記仮ノ・−ド・トータルの内容が転記さｎる真ノ・−
ド・トータルとを有する端末装置において、不揮発性の
磁気バブル・メモリをもうけ、上記仮ハード・トータル
を上記・・メモリ上にもうけると共に、上記真ハード・
トータルを上記磁気バブル・メモリ上にもうけ、上記仮
ハード・トータルの内容管上記真ハード・トータル上に
転記するように制御することを特徴としている。以下図
面を参照しつつ説明する。
発明の端末装置は、マイクロ・プロセッサと・−メモリ
とを少なくともそなえ、取引情報の合計を記憶するハー
ド・トータルをメモリ上に格納するよう構成されてなり
、上記取引情報の入力に対応して順次更新される仮ｌ・
−ド・トータルと上記取引情報の入力が終了した段階で
上記仮ノ・−ド・トータルの内容が転記さｎる真ノ・−
ド・トータルとを有する端末装置において、不揮発性の
磁気バブル・メモリをもうけ、上記仮ハード・トータル
を上記・・メモリ上にもうけると共に、上記真ハード・
トータルを上記磁気バブル・メモリ上にもうけ、上記仮
ハード・トータルの内容管上記真ハード・トータル上に
転記するように制御することを特徴としている。以下図
面を参照しつつ説明する。
オｌｉ！ｌは本発明の端末装置が接続されるデータ伝送
システムの一実施例を示し、２２図は本発明の端末装置
においてハード・トータルが使用される一実施例態様全
説明する説明図、第３図は本発明の一実施例構成を示し
ている。
システムの一実施例を示し、２２図は本発明の端末装置
においてハード・トータルが使用される一実施例態様全
説明する説明図、第３図は本発明の一実施例構成を示し
ている。
２１図において、ｌはターミナル・コントローラ、２は
ターミナル・コントローラにもうけられるファイル、３
−１ないし３−１＆は夫々マスク・ユニットであってデ
ータ伝送の仲介処理全行なうもの、４−１ないし４−鴨
は夫々回線、５−１１ないし５−鴨ｔは夫々ＰＯＳター
ミナル（端末装置）を表わしている。
ターミナル・コントローラにもうけられるファイル、３
−１ないし３−１＆は夫々マスク・ユニットであってデ
ータ伝送の仲介処理全行なうもの、４−１ないし４−鴨
は夫々回線、５−１１ないし５−鴨ｔは夫々ＰＯＳター
ミナル（端末装置）を表わしている。
上船各端末装置５−４ｊはマイク−・プーセツすを内蔵
し例えば顧客との間の取引処理を実行し収集データ管タ
ーミナル・コントー−ラｌに伝送する。
し例えば顧客との間の取引処理を実行し収集データ管タ
ーミナル・コントー−ラｌに伝送する。
本発明においては、 ５ｔ’２図に示す如く、上記端末
装置５−（ｊに磁気バブル・メモリを（） うｆｆｒ。
装置５−（ｊに磁気バブル・メモリを（） うｆｆｒ。
上述のハード・トータルを磁気バブル・メモリ上に用意
するようにする。第２図において、６はワーク・エリア
、７は仮ハード・トータル、８は真ハード・トータル、
９はマイクロプロセッサ、１１はＲＡＭ、１９は磁気バ
ブル・メモリを表わしている。
するようにする。第２図において、６はワーク・エリア
、７は仮ハード・トータル、８は真ハード・トータル、
９はマイクロプロセッサ、１１はＲＡＭ、１９は磁気バ
ブル・メモリを表わしている。
本願明細書冒頭に述べた如ぐ、端末装置にはＩ・−ド・
トータルがもうけられ、しかもハード・トータルとして
は一般に仮ハード・トータルと真ハード・トータルとが
用意される。本発明の一実施例の場合、上記仮ハード・
トータルは、第２図図示真ハード・トータル７の如＜、
ＲＡＭ１ｌ上のワーク・エリア６内に用意され、真ハー
ド・トータルは第２図図示真ハード・トータル８の如く
磁気バブル・メモリｌｓｌ用意して当該磁気バブル・メ
モリ１９上に用意される。
トータルがもうけられ、しかもハード・トータルとして
は一般に仮ハード・トータルと真ハード・トータルとが
用意される。本発明の一実施例の場合、上記仮ハード・
トータルは、第２図図示真ハード・トータル７の如＜、
ＲＡＭ１ｌ上のワーク・エリア６内に用意され、真ハー
ド・トータルは第２図図示真ハード・トータル８の如く
磁気バブル・メモリｌｓｌ用意して当該磁気バブル・メ
モリ１９上に用意される。
そして３図示を省略したが、取引に先立ってマイグー・
ブーセッサ９からの指示によってＤＭＡ機能が動作して
、磁気バブル・メモ９１９上の真ハード・トータル８の
内容がＲＡＭＩＩ上の仮ハード・トータル７上に転記さ
れる。そして、取引に伴なって仮ハード・トータル７の
内容が更新され、取引の終了によりて、上記ＤＭＡＩＩ
能によって、仮ハード・トータル７の内容が真ハード・
トータル８に転記される。勿論、取引がキャンセルされ
ると仮ハード・トータル７の内容は破棄される。
ブーセッサ９からの指示によってＤＭＡ機能が動作して
、磁気バブル・メモ９１９上の真ハード・トータル８の
内容がＲＡＭＩＩ上の仮ハード・トータル７上に転記さ
れる。そして、取引に伴なって仮ハード・トータル７の
内容が更新され、取引の終了によりて、上記ＤＭＡＩＩ
能によって、仮ハード・トータル７の内容が真ハード・
トータル８に転記される。勿論、取引がキャンセルされ
ると仮ハード・トータル７の内容は破棄される。
５ｔＦ３図は本発明の一実施例構成を示している。
図中の符号９はマイク−プロセッサ、ｌＯｊ！ＲＯＭ、
ｌ−１はＲＡＭ、１２はバッテリなどの電源ですポート
されたＣＭＯＳメモリ、１３はフントーール・−シック
、１４はディスプレイ、１５はディスプレイ制御部、１
６はキーボード、１７は中−ボード・インタフェース、
１８は回線インタフェース部、１９は磁気バブル・メモ
リ、２０は磁気バブル・メモリ制御部、２１はＤＭＡ用
アドレス・カウンタでありでＲＡＭＩＩに対するＩ）Ｍ
Ａアドレスを生成するもの、２２はラッチ回路、２３は
切替回路、２４はプリンタ制御部、２５はプリンタ、２
６は７ラグであって磁気バブル・メモリ１９上に格納さ
れているプログラムの種別を指示するものを表わしてい
る。
ｌ−１はＲＡＭ、１２はバッテリなどの電源ですポート
されたＣＭＯＳメモリ、１３はフントーール・−シック
、１４はディスプレイ、１５はディスプレイ制御部、１
６はキーボード、１７は中−ボード・インタフェース、
１８は回線インタフェース部、１９は磁気バブル・メモ
リ、２０は磁気バブル・メモリ制御部、２１はＤＭＡ用
アドレス・カウンタでありでＲＡＭＩＩに対するＩ）Ｍ
Ａアドレスを生成するもの、２２はラッチ回路、２３は
切替回路、２４はプリンタ制御部、２５はプリンタ、２
６は７ラグであって磁気バブル・メモリ１９上に格納さ
れているプログラムの種別を指示するものを表わしてい
る。
上述の仮ハード・トータル７は上記ＲＡＭＩＩ上に用意
され、真ハード・トータル８は上記磁気バブル・メモリ
１９上に用意される。
され、真ハード・トータル８は上記磁気バブル・メモリ
１９上に用意される。
取引に先立って、マイクロ・プ’ ４ ｙ ｔ ９ ｆ
）’ Ｇ）＊仮ハード・トータル７の先頭アドレスが第
３図図示のＤＭＡ７ドレス・カウンタ２１にセットされ
る。そして、磁気バブル・メモリ制御部２０に起動がか
けられ、ＤＭＡによって真ハード・トータル８の内容ρ
（ＲＡＭＩＩ上の仮ハード・トータル７に転記゛される
。また取引が終了すると、上記と同様にＩ）ＭＡアドレ
ス・カウンタ２１に仮ハード・トータル７の先頭アドレ
スがセットされ、磁気ハフ’ル・メモリ制御部２０に起
動がかけられて。
）’ Ｇ）＊仮ハード・トータル７の先頭アドレスが第
３図図示のＤＭＡ７ドレス・カウンタ２１にセットされ
る。そして、磁気バブル・メモリ制御部２０に起動がか
けられ、ＤＭＡによって真ハード・トータル８の内容ρ
（ＲＡＭＩＩ上の仮ハード・トータル７に転記゛される
。また取引が終了すると、上記と同様にＩ）ＭＡアドレ
ス・カウンタ２１に仮ハード・トータル７の先頭アドレ
スがセットされ、磁気ハフ’ル・メモリ制御部２０に起
動がかけられて。
Ｌ）ＭＡによって仮ハード・トータル７の内容は磁気バ
ブル・メそす１９上の真ハード・トータル８に転記され
る。
ブル・メそす１９上の真ハード・トータル８に転記され
る。
以上説明した如く１本発明によれば、バッチν・サポー
トされたゆ・メモリの容量がハード・トータルをもつた
めに極端に増大されることがない。
トされたゆ・メモリの容量がハード・トータルをもつた
めに極端に増大されることがない。
しかも、磁気バブル・メモリ１９に対するアタセ入タイ
ムが大略ｌａ＃−程度であることから、仮ハード・トー
タルと真ハード・トータルとの間の転送時間は、取引終
了時でもあって、殆んど問題となることはない、また仮
ハード・トータルｔＲＡＭ上に置くようにすれば、上記
バッテリ・サポートの嗜・メそνの容量は更に小ざ（て
足り、この場合でも停電発生時には、復旧時、停電直前
の取引の取引情報管入力し直せばよく、実質上問題とな
ることはない。
ムが大略ｌａ＃−程度であることから、仮ハード・トー
タルと真ハード・トータルとの間の転送時間は、取引終
了時でもあって、殆んど問題となることはない、また仮
ハード・トータルｔＲＡＭ上に置くようにすれば、上記
バッテリ・サポートの嗜・メそνの容量は更に小ざ（て
足り、この場合でも停電発生時には、復旧時、停電直前
の取引の取引情報管入力し直せばよく、実質上問題とな
ることはない。
２１図は本発明の端末装置が接続されるデータ伝送シス
テムの一実施例を示し、第２図は本発明の端末装置にお
いてハード・トータルが使用される一実施例態様を説明
する説明図１才３図は本発明の一実施例構成を示してい
る。 図中、５は端末装置、６はワーク・エリア、７は仮ハー
ド・トータル、８は真ハード・トータル。 ９はマイクｐ・プロセラす、１１はＲＡＭ、１９は磁気
バブル・メモリ、２０は磁気バブル・メモリ制御部、２
１はＤＭＡ用アドレス・カウンタを表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
テムの一実施例を示し、第２図は本発明の端末装置にお
いてハード・トータルが使用される一実施例態様を説明
する説明図１才３図は本発明の一実施例構成を示してい
る。 図中、５は端末装置、６はワーク・エリア、７は仮ハー
ド・トータル、８は真ハード・トータル。 ９はマイクｐ・プロセラす、１１はＲＡＭ、１９は磁気
バブル・メモリ、２０は磁気バブル・メモリ制御部、２
１はＤＭＡ用アドレス・カウンタを表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛
Claims (1)
- 【特許請求の範囲】 マイグー・プロセッサとメモリとを少なくともそなえ、
取引情報の合計を記憶するハード・トータルをメモリ上
に格納するよう構成されてなり。 上記取引情報の入力に対応して順次更新される仮ハード
・トータルと上記取引情報の入力が終了した段階で上記
仮ハード・トータルの内容が転記される真ハード・トー
タルとを有する端末装置において、不揮発性の磁気バブ
ル・メモリをもうけ。 上記仮ハード・トータルを上記メモリ上にもうけると共
に、上記真ハード・トータルを上記磁気バブル・メモリ
上にもうけ、上記仮ハード・トータルの内容を上記真ハ
ード・トータル上に転記するように制御することを特徴
とする端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153273A JPS5847748B2 (ja) | 1981-09-28 | 1981-09-28 | 端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153273A JPS5847748B2 (ja) | 1981-09-28 | 1981-09-28 | 端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854476A true JPS5854476A (ja) | 1983-03-31 |
| JPS5847748B2 JPS5847748B2 (ja) | 1983-10-24 |
Family
ID=15558852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153273A Expired JPS5847748B2 (ja) | 1981-09-28 | 1981-09-28 | 端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034488U (ja) * | 1989-05-31 | 1991-01-17 |
-
1981
- 1981-09-28 JP JP56153273A patent/JPS5847748B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034488U (ja) * | 1989-05-31 | 1991-01-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5847748B2 (ja) | 1983-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760424B2 (ja) | 電子メモ装置 | |
| JPS5854476A (ja) | 端末装置 | |
| JPS6118023A (ja) | キ−入力制御装置 | |
| JPH0258674B2 (ja) | ||
| TW402701B (en) | Method of synchronized operation of a distributed data processing system comprising a plurality of computers, and facility for using the method | |
| JP2609941B2 (ja) | 取引処理装置 | |
| JPS5824961A (ja) | 作業時間管理装置 | |
| JPS6116104B2 (ja) | ||
| JP3302706B2 (ja) | 記憶装置 | |
| JPH0145096B2 (ja) | ||
| JPS6280763A (ja) | 自動取引装置 | |
| JPH0962810A (ja) | 電子財布システム | |
| JPS61127068A (ja) | 電子通帳処理装置 | |
| JPS5854459A (ja) | タ−ミナル装置 | |
| JPH02266461A (ja) | データ引き渡し装置 | |
| JPH0447348B2 (ja) | ||
| JPS62126452A (ja) | メモリロ−ド方式 | |
| JPS60108958A (ja) | プロセツサ間情報転送制御方式 | |
| JPH01140263A (ja) | オンライン情報処理装置の送信データ退避制御方式 | |
| JPS6349817B2 (ja) | ||
| JPS5856178A (ja) | 流通取引装置 | |
| JPS59168567A (ja) | 電子式キヤツシユレジスタのオペレ−タ管理装置 | |
| JPH02310670A (ja) | 医療事務システム | |
| JPH03255547A (ja) | メモリダンプ出力方式 | |
| JPH0619790B2 (ja) | オンライン端末装置における取引制御方式 |