JPS5854535B2 - 自動利得制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ通信システム等に用いられる自動利得制
御装置（ＡＧＣ：Ａ＋ｔｔｏｍａｔｉｃ Ｇａ１ｎＣｏ
ｎｔｒｏｌ ）！こ関する。

一般に、データ通信システムは電話回前を中心に構成さ
れており、従って、ディジタル信号をこのような回線に
よって伝送するために、音声信号と同様なアナログ信号
への変換およびこの逆変換を行う変復調装置が回線端末
に備えられている。

この場合、伝送されたアナログ信号はフェーディング等
により電圧レベルが変動することがあり、この変動は変
復調装置の受信側における復調器の動作に対して好まし
くない。

このような電圧レベルの変動を抑止し、常にぼぼ一定の
出力レベルを保持する手段として、自動利得制御装置が
復調器の前段に接続されている。

たとえば、自動利得制御装置は０〜−４０ｄＢの電圧レ
ベルを±０．５ｄＢの電圧レベルに圧縮する。

従来、自動利得制御装置は、出力電圧を制御電圧とし、
この制御電圧が所定の値に保持されるように利得が自動
的に設定される負帰環回路として構成されている。

入力信号のダイナミックレンジが大きくなるにつれて、
このような自動利得制御装置の初期における正常動作ま
での時間、すなわち引込み時間は長くなるという現象が
あり、この引込み時間を短かくするため（こ、従来、制
御電圧を送出する平滑回路の時定数を初期において小さ
く、次をこ大きくするという２段制御によって引込み時
間を小さくしていた。

しかしながら、この従来形においても、自動利得制御装
置に用いられている演算増幅器のドライブ能力から、た
とえ平滑回路の時定数を初期において小さくしても引込
み時間に限界があり、この限界以上に引込みを早くでき
ないという問題点がある。

本発明の目的は、自動利得制御装置への入力信号のダイ
ナミックレンジが小さければ、引込み時間が短いという
点と、入力信号がない場合ｔこ、この入力信号レベルよ
り低いレベルの信号を電圧制御増幅器に印加させるとい
う着想にもとづき、入力信号のダイナミックレンジに応
じ、ゲインの異るアンプで、引込みに最適なダイナミッ
クレンジの信号を作成し、この信号がない場合にも電圧
制御増幅器の制御電圧をあるレベルに保持し、しかる後
に最適ダイナミックレンジ（こされた入力信号が印加さ
れた場合（こは制御電圧をそのレベルから所定レベルに
立上るようにし、これにより、自動利得制御装置の引込
みを安定且つ確実に高速ｆこならしめ、前述の従来形に
おける問題点を解決することにある。

以下、図面により本発明を説明する。

第１図は従来の自動利得制御装置のブロック回路図であ
る。

第１図において、電圧制御増幅器１は増幅器２、整流器
３および平滑器４からなる負帰還ループによって利得が
自動的に制御され４人力信号「ａ」の電圧Ｖｉはほぼ一
定レベルの電圧Ｖｏに変換される。

たとえば、Ｏ〜−４０ｄＢのレベルの入力電圧Ｖｉが±
０．５ｄＢの電圧レベルの出力電圧Ｖｏｔこ変換される
。

このような自顯冴す得制御装置の引込みを早くするため
に、すなわち、入力電圧Ｖｉの印加後に電圧制御増幅器
１の制御信号「ｃ」を早く安定化させるために、平滑器
４の時定数を２段階制御している。

すなわち、平滑器４（こおいては、抵抗４１（抵抗値Ｒ
１）、抵抗４２（抵抗値Ｒ２）およびキャパシタ４３（
容量Ｃ）が設けられており、スイッチ４４によって２つ
の時定数ｔ １（−ＲｌＸＣ）およびｔ２（−Ｒ２×Ｃ
）が選択される。

このスイッチ４４の制御はキャリア検出器５によって行
われる。

このキャリア検出器５は入力電圧Ｖｉが所定電圧レベル
以上、たとえば−４０ｄＢ以上か否かを検出するための
ものであり、入力端子Ｖｉが前記所定電圧レベル以上に
なった場合に入力信号有りと判別して高レベル「Ｈ」の
信号を送出し、逆の場合に入力信号なしと判別して低レ
ベルｒＬＪの信号を送出する。

このようにして、入力信号有りと判別されると、スイッ
チ制御部４４Ｓによりスイッチ４４は図示のごとく抵抗
４１側に傾倒され、時定数はｔｌ となる。

従って、制御電圧Ｖｃは比較的早く立上る。

さらに一定の遅延時間後（こ、スイッチ制御部４４Ｓに
よりスイッチ４４は図示とは反対に抵抗４２側に傾倒さ
れ、時定数はｔ２（＞１１）１こ変わる。

これにより、制御電圧Ｖｃは比較的遅く立上り安定電圧
となる。

このように、制御電圧Ｖｃを２段階制御することにより
制御電圧Ｖｃを比較的早く立上らせ、自動利得制御装置
の引込みを早くさせている。

しかしながら、゛制御電圧Ｖｃは零レベルから立上るた
めに、たとえ、初期の段階で時定数を小さくしても、電
圧制御増幅器１のドライブ能力から、ある限界以上に引
込みを早くできない。

第１図の装置の動作をさらに詳細に説明する。

第２図Ａ〜第２図りは第１図の装置内（こ現われる信号
のタイミング波形図である。

第２図Ａ〜第２図りを参照して第１図の装置の動作を説
明する。

第２図Ａに示すような入力信号「ａ」が自動利得制御装
置に入力されると、キャリア検出器５は所定レベル以上
の波形を検出して第２図Ｂに示すような矩形波の信号ｒ
ｂＪを送出する。

この場合、出力が高レベルｒＨＪのとき入力信号有りと
し、他方、低レベル「Ｌ」のとき入力信号なしと判別す
る。

このような信号ｒｂＪを受信してスイッチ制御部４４Ｓ
は、一定時間ｔ。

、スイッチ４４を抵抗４１に傾倒させ、しかる後にスイ
ッチ４４を抵抗４２に傾倒させる。

このように、始め、時定数を小さくし、次【こ時定数を
大きくするという２段階制御により、信号「ｃ」の制御
電圧Ｖｃは第２図Ｃに示すように立上り、時間Ｔ後に安
定な定常電圧となる。

この制御信号「ｃＪｆこ応答して電圧制御増幅器１の出
力信号ｒｄＪは第２図りに示すごとくなる。

しかしながら、制御電圧Ｖｃは第２図Ｃに示すように零
レベルから立上るために、たとえ、初期の時間ｔ。

において立上りを早めてもある限界以上に引込みを早く
できない。

第３図は本発明の一実施例としての自動利得制御装置の
ブロック回路図である。

第３図において、第１図における構成要素と同一な要素
については同一の参照番号を付しである。

すなわち、第１図の装置に加えて、発振器６と加算器７
とレベル検出器８と、アンプ群９とが設けられている。

レベル検出器８は、キャリア検出器５の検出出力■に応
動じ、入力信号■の最大レベルを検出し、アンプ群９の
所定のアンプを入力信号■の増幅又は減衰するものとし
て割当て、アンプ群９の選択されたアンプは、入力信号
■を増幅又は減衰させダイナミックレンジを例えば±５
ｄＢ程度にした入力信号■′を作成し出力する。

また、発振器６は所定レベル以下の信号、たとえば−４
０ｄＢの電圧レベル以下の信号「ｅ」（以下、イニシャ
ライズ信号とする）を発生するものであり、キャリア検
出器５の信号「ｂ」に応答して動作する。

たとえば、信号ｒｂＪの電圧が低レベルｒＬＪの場合に
発振器６はイニシャライズ信号を加算器７に送出し、逆
に、信号「ｂ」の電圧が高レベル「Ｈ」の場合ｌこ発振
器６はイニシャライズ信号を送出しない。

従って、加算器７は所定レベル以上の入力信号「ａ」あ
るいはイニシャライズ信号ｒｅＪのどちらか一方のみを
電圧制御増幅器１ｔこ送出する。

さらに詳細に第３図の装置の動作を説明する。

第４図Ａ〜第４図Ｆは第３図の装置内に現われる信号の
タイミング波形図である。

第４図Ａ〜第４図Ｆを参照して第３図の装置の動作を説
明する。

第４図Ａに示すような入力信号「ａ」が自動利得制御装
置に入力されると、キャリア検出器５は所定レベル以上
の波形を検出して第４図Ｂに示すような短波形の信号ｒ
ｂＪをレベル検出器８と平滑器４と発振器６とに送出す
る。

この信号「ｂ」により、レベル検出器８が起動され、入
力信号■のレベルを判別する。

この判別された値に従って、レベル検出器８は、アンプ
群９に選択切替信号を出力する。

この選択切替信号によって、アンプ群９の内、所定の増
幅率を持つアンプが、入力信号線に接続さへ当該アンプ
によって入力信号■が増幅されて、電圧制御増幅器１の
最適ダイナミックレンジを有する信号■′に変換される
。

また、この信号ｒｂＪに応答して発振器６は第４図Ｃに
示すような信号「ｅ」を送出する。

この場合、信号「ｂ」の電圧が低レベルｒＬＪの場合ｔ
こ発振器６は一定の周波数且つ本来の入力信号「ａ」の
電圧レベルより低い電圧レベルの信号を送出し、逆に信
号ｒｂＪの電圧が高レベルｒＨＪの場合に発振器６は零
レベル出力を保持する。

このような信号「ｅ」と本来の入力信号ｒａＪとが加算
器７によって加算さ札この加算結果「ｆ」が電圧制御増
幅器１の入力信号となる。

従って、電圧制御増幅器１の入力信号は零レベルになら
ないために、制御信号「ｃ」は第４図Ｅ）こ示すように
早く立上る。

すなわち、安定電圧までの立上り時間Ｔ′は第２図Ｃ（
こ示した従来装置における立上り時間Ｔ（こ比べて非常
に小さい。

このような制御信号ｒｃＪに応答して電圧制御増幅器１
は第４図Ｆに示すような出力信号ｒｄＪを送出する。

このようｌこ、信号「ｃ」の制御重圧Ｖｃが零レベルよ
り高いレベルから立上るために、自動利得制御装置の引
込みは安定且つ確実に高速となる。

尚、第４図Ｆの信号波形は、第３図における電圧制御増
幅器１の出力■をさらｔこ、キャリア検出器５の出力■
によってゲートして、本来不要であるイニシャライズ信
号をカットした波形を示しである。

第５図は第４図の装置の詳細な回路図である。

第５図をこおいて、レベル検出器８は、分圧回路８１、
コンパレータ機能となる演算増幅器８２ａ〜ｎ１デコー
ダ８３）こより構成されており、演算増幅器８２ａ＝ｎ
は入力信号■を、分圧回路で分圧した各参照電圧と比較
し、各々入力電圧が参照電圧より高い場合にレベル”１
”の信号を、低い場合Ｉこはレベル”０″の信号を出力
する。

これによりデコーダ８３はこの信号の所定のコード化信
号として出力する。

また、アンプ群９は、スイッチ素子９１ ａ 、 ９２
ａ 、 ９１ ｂ 、 ９２ ｂ 、 −９１ｎ、９
２ｎと、複数のアンプ９３ａ〜９３ｎとにより構成され
、デコーダ８３の出力する信号に応じ、該当アンプ９３
ｉがスイッチ９１１゜９２ｉのみ選択接続されると例え
ば±２０ｄＢだけ入力信号のダイナミックレンジを狭め
、出力するようｌこされる。

従って、デコーダ８３は入力信号の長大レベルに応じそ
の増幅器が、一定の信号レベルとなるようアンプを切替
える。

尚、レベル検出器８前段には回路８０が設けられるが、
当回路８０は、キャリア信号を全波整流する回路素子群
と、全波整流された入力信号を平滑をこする平滑回路素
子群とにより構成され、入力信号レベルに応じた信号を
出力するようにしである。

また、電圧制御増幅器１は、演算増幅器１１とこの増幅
器１１の利得を決定する抵抗素子１２゜１３．１４およ
げ１５とから構成されており、この場合、抵抗素子１３
および１４は、たとえば、ＭＯＳ（金属−酸化膜一半導
体）トランジスタであり、制御信号「ｃ」の電圧Ｖｃを
ゲートに印加すること（こよりソース−ドレイン間のチ
ャネル抵抗を変化させるようにしである。

また、この２つのチャネル抵抗値は制御電圧Ｖｃに対し
て互いに逆（こ変化するようにしてあり、たとえば、各
素子１３および１５はｎ形ＭＯＳトランジスタおよびｐ
形ＭＯ８Ｉ−ランジスタで構成しである。

負帰還ループにおける増幅器２はたとえば、演算増幅器
２１を中心ｔこ構成され、整流器３はたとえばダイオー
ド３′である。

また、平滑器４におけるスイッチ４４およびスイッチ制
御部４４Ｓは、２つの遅延回路４５および４６と、アン
ドゲート４７゜４８．４９と、インバータ５０とから構
成されている。

たとえば、信号ｒｂＪの電圧が低レベル「Ｌ」から高レ
ベル「Ｈ」に変化した場合を想定する。

この場合、始めにＡ点の電位が上昇し、この後にＢ点の
電位が上昇する。

従って、Ｂ点の電位が上昇するまでは、アンドゲート４
７が導通状態にあり、平滑器４の時定数は抵抗４１とキ
ャパシタ４３とによって決定され、Ｂ点の電位が上昇す
ると、平滑器４の時定数は抵抗４２とキャパシタ４３と
によって決定されることになり、これにより、平滑器４
の時定数は２段制御される。

また、キャリア検出器５は、演算増幅器よりなる増幅器
５１と、ダイオードよりなる整流器５２と、抵抗および
キャパシタよりなる平滑器５３と、ヒステリシス回路５
４とから構成される。

このヒステリシス回路５４はＣ点における電圧レベルが
、たとえば、−４３ｄＢ以上になったときに高レベル信
号「Ｈ」を送出し、他方、Ｃ点における電圧レベルが、
たとえば、−４８ｄＢ以下になったときに低レベル信号
「Ｌ」を送出する。

また、発振器５は、反転増幅器としての演算増幅器６１
と遅延回路６２．６３および６４とからなる移相形見振
部、正転増幅器としての演算増幅器６５、および発振信
号「ｅ」を送出あるいは停止するためのトランジスタ６
６から構成される。

たとえば、キャリア検出器５の信号ｒｂＪの電圧レベル
が高レベル「Ｈ」の場合に、トランジスタ６６が導通し
てＤ点が接地電位となるために発振信号は停止する。

逆に、キャリア検出器５の信号「ｂ」の電圧レベルが低
レベル「Ｌ」の場合に、トランジスタ６６が非導通であ
るためにＤ点の電位は接地電位にならず、従って、発振
信号は送出される。

さらにまた、加算器７は演算増幅器７１、抵抗７２，７
３および７４から構成されている。

このように、第４図の装置は具体的素子を用いて構成す
ることができる。

なお、第５図において、平滑器４の時定数を２段制御で
きるように構成しであるが、３段以上の多段制御できる
ように構成することもできる。

本発明によれば、入力信号レベルに応じた増幅度で、入
力信号のダイナミックレンジを最適にし入力信号がない
場合に電圧制御増幅器の入力に比較的低レベルの信号を
印加して制御電圧をあるレベルに保持しであるために、
入力信号が入力された場合にはそのレベルから所定レベ
ルに、立上ることができ、これにより、自動利得制御装
置の引込みを安定且つ確実に高速にすることができ、前
述の従来形における問題点の解決に役立つものである。

【図面の簡単な説明】

第１図は従来の自動利得制御装置のブロック回路図、第
２図Ａ〜第２図りは第１図の装置内に現われる信号のタ
イミング波形図、第３図は本発明の一実施例としての自
動利得制御装置のブロック回路図、第４図Ａ〜第４図Ｆ
は第３図の装置内に現われる信号のタイミング波形図、
第５図は第４図の装置の詳細な回路図である。 １・・・・・・電圧制御増幅器、２・・・・・・増幅器
、３・・・・・・整流器、４・・・・・・平滑器、５・
・・・・・キャリア検出器、６・・・・・・発振器、７
・・・・・・加算器、８・・・・・・レベル検出器、９
・・・・・・アンプ群。

Claims (1)

【特許請求の範囲】
1. １ 出力信号が負帰環されて利得が制御される増幅器を
   具備し、前記出力信号を所定レベルに自動的に設定する
   自動利得制御装置において、所定レベルのイニシャライ
   ズ信号を発生する手段と、入力信号が存在しないときに
   前記利得が制御される増幅器に前記イニシャライズ信号
   を与える手段と、前記入力信号のレベルを検出するレベ
   ル検出器と、該検出器によって切替えられて、入力信号
   を所定の増幅率で増幅する複数の増幅器とを具備し、前
   記入力信号のレベルに応じ前記利得が制御される増幅器
   に印加される入力信号の振幅値を所定値に変化せしめる
   ことを特徴とする自動利得制御装置。