JPS5855971A - キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 - Google Patents
キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式Info
- Publication number
- JPS5855971A JPS5855971A JP15464481A JP15464481A JPS5855971A JP S5855971 A JPS5855971 A JP S5855971A JP 15464481 A JP15464481 A JP 15464481A JP 15464481 A JP15464481 A JP 15464481A JP S5855971 A JPS5855971 A JP S5855971A
- Authority
- JP
- Japan
- Prior art keywords
- code
- information
- character generator
- external
- code information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、キャラクタ・ジェネレータのイニシャル・ロ
ーディング制御方式に関し、特に、外部記憶装置に所定
の外部コード順に格納されているキャラクタ・ジェネレ
ータ・パターン情報を、所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおけるキャラクタ・ジェネレータのイニシャ
ル・ローディング制御方式に関する。
ーディング制御方式に関し、特に、外部記憶装置に所定
の外部コード順に格納されているキャラクタ・ジェネレ
ータ・パターン情報を、所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおけるキャラクタ・ジェネレータのイニシャ
ル・ローディング制御方式に関する。
キャラクタ情報出力システム、例えば、ディスプレイサ
ブシステムを構成するデバイスではキャラクタ情報を表
示出力するために、内部にキャラクタ・ジェネレータ（
Ｃ，Ｇ）がもうけられている。このＣ１Ｇとして、リー
ド・オンリー・メモリ（ＲＯＭ）を使用する場合には最
初１回だけ書込みを行なえば以後パターン情報の再書込
みは不要である。
ブシステムを構成するデバイスではキャラクタ情報を表
示出力するために、内部にキャラクタ・ジェネレータ（
Ｃ，Ｇ）がもうけられている。このＣ１Ｇとして、リー
ド・オンリー・メモリ（ＲＯＭ）を使用する場合には最
初１回だけ書込みを行なえば以後パターン情報の再書込
みは不要である。
一方、Ｃ，Ｇとしてランダム・アクセス・メモリを使用
する場合には電源投入時等の立上げ動作毎に、外部記憶
装置からパターン情報のイニシャル・ローディング制御
が必要となってくる。
する場合には電源投入時等の立上げ動作毎に、外部記憶
装置からパターン情報のイニシャル・ローディング制御
が必要となってくる。
このとき、ＣＧに格納されるアルファ・ニューメリック
（Ａ／Ｎ）文字等のパターンがそのシステム独自の内部
コードで管理され、一方、外部記憶装置、例えば、フロ
ッピィ・ディスク（ＦＰＤ）に格納保持されるＣ、Ｇパ
ターンがＥＢＣＤＩＣコード等で管理されているような
場合には両者間の変換インタフェースが必要となる。
（Ａ／Ｎ）文字等のパターンがそのシステム独自の内部
コードで管理され、一方、外部記憶装置、例えば、フロ
ッピィ・ディスク（ＦＰＤ）に格納保持されるＣ、Ｇパ
ターンがＥＢＣＤＩＣコード等で管理されているような
場合には両者間の変換インタフェースが必要となる。
本発明は、Ｃ，Ｇパターンのローディング時において内
部コードで管理されるＣ、Ｇメモリと、ＥＢＣＤＩＣコ
ード等の他コードで管理されるＣ１Ｇパタ一ン格納用外
部記憶装置との間の変換インタフェース動作を効率よく
行なえるようにすることを目的とし、そしてそのため本
発明は、外部記憶装置に所定の外部コード順に格納され
ているキャラクタ・ジェネレータ・パターン情報を 上
記外部コードとは異なる所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおいて、上記外部記憶装置に格納されている
キャラクタ・ジェネレータ・パターン情報を所定量づつ
読出し保持しておくキャラクタ・ジェネレータ・パター
ン情報一時保持手段と、上記外部コード情報に対するパ
ターンの割シ当て状態が保持されているとともにその内
容が順次読出されるパターン・テーブルと、該パターン
・テーブル読出し処理と同期して外部コード情報を順次
更新せしめつつ保持する外部コード情報保持手段と、上
記外部コード情報によりアクセスされ当該外部コード情
報に対応する内部コード情報を出力するコード変換テー
ブルとをそなえ、上記パターン・テーブルから読出され
た内容によシある外部コード情報に対してパターンが割
シ当てられていると判定されたとき上記外地コード情報
保持手段に保持されている当該外部コード情報により上
記コード変換テーブルから内部コード情報を続出し、該
内部コード情報にて指示されるキャラクタ・ジェネレー
タのアドレス位置に上記中ヤラクタ・ジェネレータ・パ
ターン情報一時保持手段に保持されているキャラクタ・
ジェネレータ・パターン情報を格納するようにしたこと
を特徴とする。
部コードで管理されるＣ、Ｇメモリと、ＥＢＣＤＩＣコ
ード等の他コードで管理されるＣ１Ｇパタ一ン格納用外
部記憶装置との間の変換インタフェース動作を効率よく
行なえるようにすることを目的とし、そしてそのため本
発明は、外部記憶装置に所定の外部コード順に格納され
ているキャラクタ・ジェネレータ・パターン情報を 上
記外部コードとは異なる所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおいて、上記外部記憶装置に格納されている
キャラクタ・ジェネレータ・パターン情報を所定量づつ
読出し保持しておくキャラクタ・ジェネレータ・パター
ン情報一時保持手段と、上記外部コード情報に対するパ
ターンの割シ当て状態が保持されているとともにその内
容が順次読出されるパターン・テーブルと、該パターン
・テーブル読出し処理と同期して外部コード情報を順次
更新せしめつつ保持する外部コード情報保持手段と、上
記外部コード情報によりアクセスされ当該外部コード情
報に対応する内部コード情報を出力するコード変換テー
ブルとをそなえ、上記パターン・テーブルから読出され
た内容によシある外部コード情報に対してパターンが割
シ当てられていると判定されたとき上記外地コード情報
保持手段に保持されている当該外部コード情報により上
記コード変換テーブルから内部コード情報を続出し、該
内部コード情報にて指示されるキャラクタ・ジェネレー
タのアドレス位置に上記中ヤラクタ・ジェネレータ・パ
ターン情報一時保持手段に保持されているキャラクタ・
ジェネレータ・パターン情報を格納するようにしたこと
を特徴とする。
以下、本発明を図面によシ説明する。
第１図は本発明による実施例のディスプレイサブシステ
ムのブロック図であり、図中、１はディスプレイサブシ
ステム内のプリンタ装置、２はフロッピィディスク（Ｆ
ＰＤ）、３はトラック・データ保持メモリ、４はパター
ン・テーブル、５はエントリレジスタ、６はＥＢＣＤＩ
Ｃコードレジスタ、７け＋１回路、８はアンドゲート、
９はコード変換テーブル、１ｏはＣ，Ｇアドレスレジス
タ、１１けＣ，Ｇ書込みレジスタ、１２はキャラクタ・
ジェネレータ（Ｃ，Ｇ）メモリである。
ムのブロック図であり、図中、１はディスプレイサブシ
ステム内のプリンタ装置、２はフロッピィディスク（Ｆ
ＰＤ）、３はトラック・データ保持メモリ、４はパター
ン・テーブル、５はエントリレジスタ、６はＥＢＣＤＩ
Ｃコードレジスタ、７け＋１回路、８はアンドゲート、
９はコード変換テーブル、１ｏはＣ，Ｇアドレスレジス
タ、１１けＣ，Ｇ書込みレジスタ、１２はキャラクタ・
ジェネレータ（Ｃ，Ｇ）メモリである。
実施例にオイテ、ＦＰＤ２ＫＨＥＢＣＤＩ（Ｊ順にＣ，
Ｇパターン情報が格納されている。トラック・データ保
持メモリ３はＦＰＤ２がらトラック単位で読出されたパ
ターン情報を保持するメモリである。
Ｇパターン情報が格納されている。トラック・データ保
持メモリ３はＦＰＤ２がらトラック単位で読出されたパ
ターン情報を保持するメモリである。
パターン・テーブル４は、Ｘ℃σ〜Ｘ’ＦＦ’を８単位
に分割し、ビット対応でＥＢＣＤＩＣコードに対応する
Ｃ、Ｇパターンの存在の有無を示すようにしたテーブル
である。すなわち、パターン・テーブル４の第Ｏ〜第３
１の各エン） ＩＪはそれぞれ１バイト（８ビツト）か
らなシ、その各ビットが１つのＥＢＣＤＩＣコードに対
応している。例えば、第０エントリの８ビツトはＥＢＣ
ＤＩＣコードＸ”ＯＯ’−Ｘ’０７’に対応し第１エン
トリの８ビツトけＦ、 Ｂ ＣＤ Ｉ Ｃ：ｌ−）’Ｘ
’０８’〜Ｘ”ＯＦ’に対応Ｌ、以下同様に、・・・、
・・・ 第３１エントリの８ビツトはＥＢＣＤＩＣコードＸＶ′
ぎ〜Ｘ″ＦＦ’に対応している。そして、あるＥＢＣＤ
ＩＣコードに対応するＣＳＧパターンが存在すれば、当
該ＥＢＣＤＩＣコードに対応するビットはγとされ、存
在しなければ当該ビットはＶとされている。エントリレ
ジスタ５はパターン・テーブル４の内容をにエントリづ
つ読出して保持しておくだめのものである。ＥＢＣＤＩ
Ｃコードレジスタ６は８ビツトからなりエントリレジス
タ５の内容のシフト動作にしたがつて、＋１づつされて
ゆくものである。コード変換テーブル９は、ＥＢＣＤＩ
Ｃコードレジスタ６の内容によりてアクセスされＥＢＣ
ＤＩＣコードに対応する内部コードを出力するものであ
る。
に分割し、ビット対応でＥＢＣＤＩＣコードに対応する
Ｃ、Ｇパターンの存在の有無を示すようにしたテーブル
である。すなわち、パターン・テーブル４の第Ｏ〜第３
１の各エン） ＩＪはそれぞれ１バイト（８ビツト）か
らなシ、その各ビットが１つのＥＢＣＤＩＣコードに対
応している。例えば、第０エントリの８ビツトはＥＢＣ
ＤＩＣコードＸ”ＯＯ’−Ｘ’０７’に対応し第１エン
トリの８ビツトけＦ、 Ｂ ＣＤ Ｉ Ｃ：ｌ−）’Ｘ
’０８’〜Ｘ”ＯＦ’に対応Ｌ、以下同様に、・・・、
・・・ 第３１エントリの８ビツトはＥＢＣＤＩＣコードＸＶ′
ぎ〜Ｘ″ＦＦ’に対応している。そして、あるＥＢＣＤ
ＩＣコードに対応するＣＳＧパターンが存在すれば、当
該ＥＢＣＤＩＣコードに対応するビットはγとされ、存
在しなければ当該ビットはＶとされている。エントリレ
ジスタ５はパターン・テーブル４の内容をにエントリづ
つ読出して保持しておくだめのものである。ＥＢＣＤＩ
Ｃコードレジスタ６は８ビツトからなりエントリレジス
タ５の内容のシフト動作にしたがつて、＋１づつされて
ゆくものである。コード変換テーブル９は、ＥＢＣＤＩ
Ｃコードレジスタ６の内容によりてアクセスされＥＢＣ
ＤＩＣコードに対応する内部コードを出力するものであ
る。
Ｃ，Ｇメモリ１２けコード変換テーブル９から読出され
た内部コードによりてアクセスされ、当該内部コードに
対応するアドレス位置に、トラック・データ保持メモリ
３内のデータが順次書込まれてゆくようにされているも
のである。
た内部コードによりてアクセスされ、当該内部コードに
対応するアドレス位置に、トラック・データ保持メモリ
３内のデータが順次書込まれてゆくようにされているも
のである。
ディング制御に関係する主要部分のみを示すものであり
、図示を省略するが当然のことながら０１Ｇメモリ１２
からの読出し系回路も存在する。
、図示を省略するが当然のことながら０１Ｇメモリ１２
からの読出し系回路も存在する。
次に１第２図は、実施例における処理フローを示す図で
あり、以下、第２図図示処理フローにしたがって、実施
例の動作を説明する。
あり、以下、第２図図示処理フローにしたがって、実施
例の動作を説明する。
（１）、まず、ＥＢＣＤＩＣコードレジスタ６が初期化
される。すなわち５ｚｌｌＩｆとされる。
される。すなわち５ｚｌｌＩｆとされる。
（２）、次に、ＦＰＤ２から、ＥＢＣＤＩＣコードＸ℃
σから始まる最初の部分に対応するＣ、Ｇパターンが１
トラック単位で読出され、トラック・データ保持メモリ
３に格納される。
σから始まる最初の部分に対応するＣ、Ｇパターンが１
トラック単位で読出され、トラック・データ保持メモリ
３に格納される。
（３）、次に、パターン・テーブル４の第Ｏエントリが
読出され、エントリレジスタ５にセクトされる。このと
き、エントリレジスタ５の最左端のビットＦｉＥＢｃＤ
Ｉｃコード１Ｘ℃σに対応し、同最右端のビットはＥＢ
ＣＤＩＣコードＸ”０７’に対応している。
読出され、エントリレジスタ５にセクトされる。このと
き、エントリレジスタ５の最左端のビットＦｉＥＢｃＤ
Ｉｃコード１Ｘ℃σに対応し、同最右端のビットはＥＢ
ＣＤＩＣコードＸ”０７’に対応している。
（４）、そして、エントリレジスタ５の最左端のビット
がγのとき、アンドゲート８が開きＥＢＣＤ Ｉ Ｃコ
ードレジスタ６の内容によってコード変換テーブル９の
内容が読出される。読出された内容は、Ｃ，Ｇアドレス
レジスタ１０にセットされる。
がγのとき、アンドゲート８が開きＥＢＣＤ Ｉ Ｃコ
ードレジスタ６の内容によってコード変換テーブル９の
内容が読出される。読出された内容は、Ｃ，Ｇアドレス
レジスタ１０にセットされる。
（５）、また、エントリレジスタ５の最左端のビットが
γのときはトラック・データ保持メモリ３から、対応す
るＩＣ，Ｇパターン分の情報が取り出され、Ｃ１Ｇ書込
みレジスタ１１にセットされる。
γのときはトラック・データ保持メモリ３から、対応す
るＩＣ，Ｇパターン分の情報が取り出され、Ｃ１Ｇ書込
みレジスタ１１にセットされる。
仁れによ！＋、Ｃ，Ｇアドレスレジスタ１０によって示
されるＣ、Ｇメモリ１２のアドレス位置に、Ｃ，Ｇ書込
みレジスタ１１の内容が書込まれる（格納される）こと
になる０ （６）、この後、ＥＢＣＤＩＣコードレジスタ６の内容
は＋１回路７によって＋１処理される０（７）、一方、
上記（４）項において、エントリレジスタ５の最左端の
ビットがザのときは、上記（４）、（５）の処理は打力
われず、上記（６）項の処理、すなわち、無条件にＥＢ
ＣＤＩＣコードレジスタ６の内容が＋１処理される。
されるＣ、Ｇメモリ１２のアドレス位置に、Ｃ，Ｇ書込
みレジスタ１１の内容が書込まれる（格納される）こと
になる０ （６）、この後、ＥＢＣＤＩＣコードレジスタ６の内容
は＋１回路７によって＋１処理される０（７）、一方、
上記（４）項において、エントリレジスタ５の最左端の
ビットがザのときは、上記（４）、（５）の処理は打力
われず、上記（６）項の処理、すなわち、無条件にＥＢ
ＣＤＩＣコードレジスタ６の内容が＋１処理される。
（８）、次に、１トラック分の処理が終了していカいト
キハパターン・テーブル４のビット操作および判定処理
が繰返えされ、先にエントリレジスタ５に読出された内
容の左１ビツトシフト処理が行なわれる。
キハパターン・テーブル４のビット操作および判定処理
が繰返えされ、先にエントリレジスタ５に読出された内
容の左１ビツトシフト処理が行なわれる。
そして、エントリレジスタ５の最左端のビットがγのと
きは、上記（４）〜（６）項の処理が行なわれ一方、同
最左端のビットがザのときは上記（７）項と同様な処理
が行なわれる。
きは、上記（４）〜（６）項の処理が行なわれ一方、同
最左端のビットがザのときは上記（７）項と同様な処理
が行なわれる。
なお、エントリレジスタ５のすべてのビットについて処
理が終了したときはパターン・テーブル４から、次のエ
ントリが読出されエントリレジスタ５にセットされ、上
記と同様な動作が繰返えされてゆく。
理が終了したときはパターン・テーブル４から、次のエ
ントリが読出されエントリレジスタ５にセットされ、上
記と同様な動作が繰返えされてゆく。
（９）、１ ）ラック分の処理が終了した場合は、ＦＰ
Ｄ２から次のトラックに位置する１トラック単位分のＣ
，Ｇパターンが読出され、トラック・データ保持メモリ
３に格納される０以下、上記（３）項以下の動作が繰返
される。
Ｄ２から次のトラックに位置する１トラック単位分のＣ
，Ｇパターンが読出され、トラック・データ保持メモリ
３に格納される０以下、上記（３）項以下の動作が繰返
される。
（１ｏ） 、上記（２）〜（９）項のすべての処理が終
了すると、Ｃ，Ｇメモリ１２へのイニシャル・ローデイ
ング処理は終了する。
了すると、Ｃ，Ｇメモリ１２へのイニシャル・ローデイ
ング処理は終了する。
これによって、ディスプレイサブシステムのプリンタ装
ｆｉｌは、例えば、オンライン・コマンド処理が可能と
なシ、各種の処理が実行されてゆく。
ｆｉｌは、例えば、オンライン・コマンド処理が可能と
なシ、各種の処理が実行されてゆく。
上記実施例は本発明をディスプレイサブシステムに適用
した例であるが本発明はディスプレイサブシステムに限
定されず、Ｃ１Ｇを有し該Ｃ，Ｇへのイニシャル・ロー
ディング制御を必要とする装置すべてについて適用可能
なことは明白である。
した例であるが本発明はディスプレイサブシステムに限
定されず、Ｃ１Ｇを有し該Ｃ，Ｇへのイニシャル・ロー
ディング制御を必要とする装置すべてについて適用可能
なことは明白である。
また、外部記憶装置も、フロッピーディスクに限定され
るものではない。
るものではない。
以上説明したように本発明によれば、外部コードに対応
するＣ、Ｇパターンの存在の有無を示すパターン・テー
ブルと、外部コード→内部コード変換テーブルをもうけ
、ＣＸＧメモリへのＣＸＧパターンの自動書込みを行な
うようにしたので、イニシャル・ローディング制御を速
やかに行なうことができ、その効果は極めて大である。
するＣ、Ｇパターンの存在の有無を示すパターン・テー
ブルと、外部コード→内部コード変換テーブルをもうけ
、ＣＸＧメモリへのＣＸＧパターンの自動書込みを行な
うようにしたので、イニシャル・ローディング制御を速
やかに行なうことができ、その効果は極めて大である。
蕗１図は本発明による実施例のディスプレイサブシステ
ムのブロック図、第２図は実施例における処理フローを
示す図である。 第１図において、１はディスプレイサブシステム内のプ
リンタ装置、２はフロッピィディスク、３はトラック・
データ保持メモリ、４はパターン・テーブル、５はエン
トリレジスタ、６ＵＥＢＣＤＩＣコードレジスタ、９け
コード変換テーブル、１２はキャラクタ・ジェネレータ
（Ｃ，Ｇ）メモリである。 芽Ｉ図 ＸＺ し１
ムのブロック図、第２図は実施例における処理フローを
示す図である。 第１図において、１はディスプレイサブシステム内のプ
リンタ装置、２はフロッピィディスク、３はトラック・
データ保持メモリ、４はパターン・テーブル、５はエン
トリレジスタ、６ＵＥＢＣＤＩＣコードレジスタ、９け
コード変換テーブル、１２はキャラクタ・ジェネレータ
（Ｃ，Ｇ）メモリである。 芽Ｉ図 ＸＺ し１
Claims (1)
- 外部記憶装置に所定の外部コード順に格納されているキ
ャラクタ・ジェネレータ・パターン情報を、上記外部コ
ードとは異なる所定の内部コード順に内部のキャラクタ
・ジェネレータに格納するキャラクタ情報出力システム
において、上記外部記憶装置に格納されているキャラク
タ・ジェネレータ・パターン情報を所定量づつ読出し保
持しておくキャラクタ・ジェネレータ・パターン情報一
時保持手段と、上記外部コード情報に対するノ（ターン
の割り当て状態が保持されているとともにその内容が順
次読出されるパターン・テーブルと、該パターン・テー
ブル読出し処理と同期して外部コード情報を順次更新せ
しめつつ保持する外部コード情報保持手段と、上記外部
コード情報によシアクセスされ当り外部コード情報に対
応する内部コード情報を出力するコード変換テーブルと
をそなえ、上記パターン・テーブルから読出された内容
によシある外部コード情報に対してパターンが割ｂａて
られていると判定されたとき上記外部コード情報保持手
段に保持されている当該外部コード情報により上記コー
ド変換テーブルから内部コード情報を読出し、該内部コ
ード情報にて指示されるキャラクタ・ジェネレータのア
ドレス位置に上記キャラクタ・ジェネレータ・パターン
情報一時保持手段に保持されているキャラクタ・ジェネ
レータ・パターン情報を格納するようにしたことを特徴
とするキャラクタ・ジェネレータのイニシャル・ローデ
ィング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154644A JPS6027035B2 (ja) | 1981-09-29 | 1981-09-29 | キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154644A JPS6027035B2 (ja) | 1981-09-29 | 1981-09-29 | キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5855971A true JPS5855971A (ja) | 1983-04-02 |
| JPS6027035B2 JPS6027035B2 (ja) | 1985-06-26 |
Family
ID=15588720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154644A Expired JPS6027035B2 (ja) | 1981-09-29 | 1981-09-29 | キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027035B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284688A (ja) * | 1988-09-21 | 1990-03-26 | Canon Inc | 電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199960A (ja) * | 1987-09-28 | 1989-04-18 | Daiwa Patsukusu:Kk | 導電性収納容器とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147674A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
-
1981
- 1981-09-29 JP JP56154644A patent/JPS6027035B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147674A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284688A (ja) * | 1988-09-21 | 1990-03-26 | Canon Inc | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027035B2 (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908424B2 (en) | Memory card and data rewriting method | |
| JPS5855971A (ja) | キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 | |
| ZA847568B (en) | Methods of and apparatus for supervising a pair of memory blocks that are operated in parallel during normal operating time | |
| JPH0546489A (ja) | メモリカード装置 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPS62213947A (ja) | 可搬型記憶媒体を用いる製造工程制御方式 | |
| JPS62143146A (ja) | メモリ−回路 | |
| JP2758745B2 (ja) | 記憶回路 | |
| JPS5818719B2 (ja) | Ｒｏｍ バツクアツプソウチ | |
| JPS58208997A (ja) | 誤り訂正を行なう記憶装置の部分書込みを含む連続動作方式 | |
| JPS58166464A (ja) | Ｚａｐデ−タ修正制御方式 | |
| JPH0272975A (ja) | フォントファイル管理方法 | |
| JPH02148085A (ja) | 携帯可能媒体への記録装置及び記録方法 | |
| JPH04102946A (ja) | 記憶装置制御方式 | |
| JPS6010669B2 (ja) | 記憶装置制御方式 | |
| JPH0546468A (ja) | メモリカード装置 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS63301388A (ja) | Ｉｃカ−ド | |
| JPS6278625A (ja) | 磁気デイスク制御装置 | |
| JPS61215584A (ja) | 表示制御装置 | |
| JPH05189521A (ja) | レイアウトパターン発生装置 | |
| JPS59140484A (ja) | グラフイツク文字パタ−ン生成装置 | |
| IE61847B1 (en) | "A method and apparatus for retrieving data" | |
| JPH01284993A (ja) | 携帯可能電子装置 | |
| JPS623294A (ja) | ビツトマツプム−バ− |