JPS5855B2 - キロクバイタイニ ジヨウホウオ キロクサイセイスルホウホウト ソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、記録媒体にコード化データ情報を記録再生し
、データ情報の再生を制御するため記録媒体に記録され
たクロック情報のトラックを用いる方法と装置に関する
ものである。

本発明はクレジット・カードのコード化データ情報の記
録再生に関して説明されているが、前記記録再生は他の
型式の記録媒体にも備えられることは明らかである。

クレジット・カードは、周辺部と異なる透過率の区域を
形成する開口部又は点のような並列のトラックに沿って
配置された複数個の離散区域を含む形式のもので、この
離散区域はデータ情報を２進形式で表現する。

コード化データ情報のトラツりに加えて、クレジット・
カードはまた少なくとも１本のクロック情報トラックを
含む。

コード化２進情報を記憶するトラックの数は４本であり
、４本のトラック全てを用いて１６個の可能な２進組合
せを与える。

それ故、トラックに沿った様々な進行位置において、異
なる２進文字が所望の情報を記憶するために記憶される
。

２進情報の記憶はトラックに沿った所定の間隔で行なわ
れるため、２進情報はトラックに沿った離散位置に記憶
される。

クレジット・カードに記憶された２進情報の再生を行な
うために、クロック情報のトラックもクレジット・カー
ド上に配置され、このクロック情報トラックは２進情報
トラツクと並行である。

特に、中央トラックがクロック・トラックであるが、２
進情報よりもクロック情報の離散位置の方が少ない。

特に本発明の特定の実施例において、１つおきの２進文
字に対して１個のクロック信号がある。

２進文字の位置数に対して少ないクロック位置数を用い
ることにより、タイミング再生中にカードの不正移動に
より生じる誤ったタイミングをなくすことができる。

クレジット・カード上のデータ及びクロック情報トラッ
クの再生は発光ダイオード及び検出ダイオード対を用い
てなされる。

特に、１対は４本のデータ・トラックの各々を読取るた
めに用いられ、２対は１本のクロック・トラックを読取
るために用いられる。

さらに、他の複数個のダイオード対が、カードがカード
・リーダに入る時のカードの先縁と、カードがカード・
リーダの底部に達した時のカードの同じ縁とを検出する
。

各連続位置において２進文字を表わすためにデータの４
トラツクがトラックに沿って所定の間隔で開口部又は点
を有しているものとすると、上述したようにクロック・
トラックは各文字に対して開口部又は点を有する。

クロック・トラックを読取るために用いられる２対のダ
イオードはデータ・トラックの文字間と同じ距離だけ離
されて配置されている。

従って、ダイオード対の１方が各クロック信号を読取る
ため、クロック情報の再生は２対のクロック検出ダイオ
ード間で交互に行なわれる。

この変更は双安定フリップ・フロップ（以下Ｆ−Ｆと記
す。

）を制御するために用いられるので、一方のセンサから
の出力はＦ−Ｆをセットし、他方の出力はＦ−Ｆをリセ
ットする。

２対のクロック・センサによるクロック情報の連続読取
りに従うＦ−Ｆの変更はデータ・トラックの情報再生の
制御を行ない、かつこの再生情報を記憶部へ転送する。

Ｆ−Ｆの正確な双安定トリガのため、離散り田ンク域が
センサの検出閾値を通過する際の運動の微小変動により
クロック系は状態間で変らない。

クレジット・カード上の情報再生を行なうために用いら
れる実際の発光／検出対はパルス・モードで動作する。

例えば、クロック検出に用いられる発光ダイオード（Ｌ
ＥＤ）は各々はぼミリセカンド毎にオンにされる。

カードがリーダに入ると、データ及びクロック・トラッ
クの両者を読取るＬＥＤはほぼ１ミリセカンドの速度で
パルスを与えられ、検出器も発光器にパルスを与える間
のみ付勢される。

これにより不正データが入る確率を減する。

クレジット・カードの特定形式は本願と同一譲渡された
ジョン・アール・スキヤントリンの１９７２年２月３日
提出の共願に開示されている型式のものである。

しかしながら、本願は上述の共願に開示された型式のク
レジット・カードを基にして記述しであるが、情報を記
録再生する方法と装置は他の型式のクレジット°カード
又は他の型式の記録媒体にも適用できるものと認められ
る。

本発明の目的はすくなくとも１つのデータ検出器とすく
なくとも１対のクロック検出器を設け、データ検出器か
らのデータ情報をクロック検出器の一方のクロック信号
により記憶し他方のクロック検出器からのクロック信号
により記憶情報を再生する自己クロック機能を有する再
生装置の提供を目的とする。

本発明のコーディング装置と方法のより明瞭な理解は以
下の説明と図面を参照して行なわれる。

第１ａ図はカード・リーダ装置の論理の機能ブロック線
図であり、第１ｂ図は１パルス・サイクル中に第１ａ図
の装置で実行される各種機能のタイミング列を図示する
。

第１ａ図で、カード・リーダ・スロット１０が用いられ
、第２図に図示する方法でコード化データとクロック情
報を有するクレジット・カードを受入れる。

コード化データとクロック情報を読取り、かつクレジッ
ト・カードの存在を検出するために、複数個の、すなわ
ち８個の光センサを形成するＬＥＤと光検出器が検知過
程で用いられる。

特に、光センサはクロックＡとクロックＢ信号を形成す
る１対のクロック・センサとデータ０からデータ３を形
成する４個のデータ・センサである。

上述した光センサは第１ブロツク１２に共にまとめられ
た６個のＬＥＤを含む。

最後の２個の光センサはブロック１４にまとめられたＬ
ＥＤを含み、カードがカード・リーダ・スロット１０を
通過する際のカードの上部及び底部位置の感知に用いら
れる。

第１群の光検出器１６は群１２のＬＥＤからの光により
決定されるカードにコード化された情報を受取る。

第２群の２個の光検出器１８はスロットに入りスロット
の底部に達するカードに対する情報を受取る。

特に、ＬＥＤ１４と光検出器１８により形成されるセン
サが受取った情報はカード存在検出器２０への信号を与
えるために用いられる。

カード存在検出器は出力信号（ＰＡＲＫ＋）を発生し、
このＰＡＲＫ＋信号はＬＥＤ１２の群を作動させるため
に用いられる。

群１６の光検出器により発生された出力信号は群２２を
形成する１群の増幅器へ送られる。

増幅器２２からの出力はクロック論理部２４とデータ・
レジスタ２６に送られる。

クロック論理部２４と。データ・レジスタ２６の両者は
ＣＨＩＢ−信号により制御され、この信号はある条件を
満たすまでカードの読取りを禁止する信号である。

これらの条件が満たされたと仮定しても、データ・レジ
スタがクロック論理部２４からＤＲＥＳ＋信号を受取る
までデータ・レジスタ２６はデータ情報を受取りこのデ
ータ情報を渡すように動作することを禁止されている。

データ・レジスタ２６から伝送された情報はバッファ２
８に送られて、本願とは直接関係ないコンピュータ通信
回路網によりバッファ２８がポールされるまで情報を記
憶する。

第１ａ図の装置を参照して上述した各種動作が適正な時
間に矛盾なく行なわれることを保証するために、全パル
ス・サイクルの異なる時間スロットの間に特別の動作が
行なわれる。

特に第１ｂ図に示すように、全サイクルは１．０４ｍ５
の時間間隔を有し、この基本サイクル時はＬＴＯからＬ
Ｔ９と指定された１０個の等しい時間スロットに分割さ
れる。

特に、ＬＴ０時間スロットでは、クロック論理部がクリ
アされていることを決定するために装置をチェックする
。

ＬＴ／及びＬＴ２時間スロットばＡ及びＢクロック信号
を感知するために用いられ、Ａ、Ｂクロック探知に対応
するＬＥＤはこれらの時間スロットの間のみパルスを与
えられる。

ＬＴ３は余分の使用された時間スロットであり、ＬＴ４
からＬＴ７時間スロットはデータ・センサを用いてクレ
ジット・カード上のコード化データ情報を読取るために
用いられる。

ＬＴ８とＬＴ９はカードがカード・リーダ・スロットに
入り、カード・リーダ・スロットの底部に到達した時の
カードの位置を探知するために用いられる時間スロット
である。

第１ｃ図は１０４μＳの時間を有する標準時間スロット
を図示し、１０個の時間スロットは全パルス・サイクル
を構成する。

第１図に示した時間スロット内で、終了時に実際のクロ
ック・パルス（ＣＫ＋）が発生し、６．５μＳの時間間
隔を有することが示される。

第２及び３図を参照すると、光学的にコード化されたク
レジット・カード１００が第２図に図示され、第３図に
図示されたカード・リーダ１０２は光学的にコード化さ
れたクレジット・カード１００を受入れる。

クレジット・カード１００は１０６から１１４で指定さ
れる５本の情報トラックを有するコード化域１０４を含
む。

中央トラック１１０はクロック・トラックであり、中央
トラックの両側に配置された他の４本のトラックの離散
域により形成される１つおきの文字に対して１個の離散
域を有する。

離散域は周辺域と異なる透過率を有し、周辺域より透過
率が低いか高いかのどちらかである。

各文字を形成するデータ・トラックの離散域は互いに光
学的にずらされていて、離散域の寸法を最大にする一方
で区域間を区別するために離散載量に十分な間隔を残し
ておく。

例えば、各トラックの離散域は１８０ミルの距離だけ分
離され、上述したように、文字全体は４本のデータ・ト
ラックの各々からの１ビツトで形成される。

内部データ・トラックは外部データ・トラックから９０
ミルずらされてトラックが１３０・ミル中心に配置され
ることを可能にし、離散載量に十分な距離を与える。

クロック・トラック域はデータ文字の１つおきに配置さ
れているため、クロック・トラック載量の間隔は１８０
ミルの２倍、すなわち３６０ミルである。

もちろん、データ・トラックの可能な位置の全てに対し
て離散域が図示されているが、特定の２進文字に対して
は、特定の文字に対して４本のデータ・トラックに与え
られた特定の離散域はこの文字の２進値に依存すること
が認められる。

第３図はカード・リーダ１０２を図示し、特にクレジッ
ト・カード１００を受入れるスロット１１６を示す。

さらに、カード位置と、カード上にコード化された情報
とを検出するためのセンサ位置も図示されている。

特に、センサ位置１１８はカードがカード・スロット１
１６を通過する際のカードの先縁を検出する。

センサ１２０はカードがカード・スロット１１６内に完
全に収まった時を検出する。

Ａ及びＢと記号をつけられたセンサ位置１２２，１２４
はクロック・センサであり、１文字距離離れて配置され
て中央トラック１１０のカード１００上のクロック域を
読取るために用いられる。

０．１，２．３と記号をつけられたセンサ位置１２６〜
１３２はデータ・センサで、個個の文字を表わすデータ
・トラックの区域を感知するために用いられる。

第４図はカード読取り装置のクロック部の論理線図を図
示し、第４図のクロック部は第５図のカード読取り装置
全体に含まれる。

上述したように、クレジット・カード上のクロック・ト
ラックはデータ・トラック間に配置され、データ文字の
１つおきに１個の離散クロック域がある。

クロック・トラックは、ＬＥＤとＡ及びＢセンサと名付
けた感知ダイオード対を用いて感知され、センサは第３
図の位置１２２，１２４に配置される。

第４図の論理装置の目的はＡからＢ状態へ、又はＢから
Ａ状態へのクロック状態の変化を探知することであり、
この状態の変化はカード・リーダの各種機能を制御する
ために用いられる。

一般的に、これらの機能は、第１ａ図に図示されたデー
タ・レジスタ２６に現在記憶されたデータを転送してバ
ッファ記憶部２８に記憶させることが第１である。

第２に、第１図のブロック１６に示した光検出器によっ
て再生された新たなデータを記憶するようにデータ・レ
ジスタ２６をクリアすることである。

Ａ、Ｂクロック・センサはＡ光及びＢ光を検出し、これ
らの名前はＡセンサ又はＢセンサにより離散クロック域
において光の変化が検出された時を記述する。

ＣＥＬｌ−及びＣＥＬ２−と指定されるＡ及びＢセンサ
の状態は１対のＮＯＲゲート１５０．１５２に印加され
る。

ゲート１５０の他の入力はタイミング・信号ＬＴ１−で
あり、ゲート１５２の入力は後述する方法でタイミング
信号ＬＴ２−から導出された第２タイミング信号ＬＢＣ
Ｋ−である。

ＮＯＲゲート１５０，１５２からの出力は、Ｊ−にマス
ター・スレーブ型式のＦ−Ｆであり、Ｆ−Ｆ１５４の入
力として図示されているクロック信号ＣＫ−からの別の
制御を有する第ルジスタ１５４に加えられる。

さらに、Ｆ−Ｆ１５４は第１クロツク・レジスタ１５４
をクリアするために用いられる第１ａ図を参照して記述
されたＣＨＩＢ−信号を受取る。

第１クロツク・レジスタ１５４からの出力は、同様にＪ
−にマスタ・スレーブ型式のＦ−Ｆである第２クロツク
・レジスタに加えられる。

Ｆ−Ｆ１５６もクロック信号ＣＫ＋と、適当な時にＦ−
Ｆ１５６をクリアするために使用されるＣＨＩＢ−信号
を受取る。

レジスタ１５６からのＢＡＣＸ＋信号とレジスタ１５４
からのＢＡＣＴ＋信号は排他ＯＲゲート１６０の入力と
して使用される。

排他６Ｒゲート１６０からの出力は、データ・レジスタ
２６に正しい情報が存在することを示すＤＲＥＳ＋信号
であり、これにより後述の方法で情報がバッファ２８に
入る。

ＤＲＥＳ＋信号の発生に加えて、第４図のクロック論理
部はＮＯＲゲート１５２の１方の入力として用いられる
ＬＢＣＫ−信号の発生も含む。

特に、ＬＴＡ＋信号であるＮＯＲゲート１５０からの出
力は直接１方の入力としてＪ−にマスタ・スレーブＦ−
Ｆ１６２に加えられ、またインバータ１６４を経てＪ−
にマスタ・スレーブＦ−Ｆ１６２の第２入力に加えられ
る。

Ｆ−Ｆ１６２からのＤＬＴＡ＋出力はＮＯＲゲート１６
６の一方の入力に加えられ、ＮＯＲゲート１６６の第２
入力はタイミング信号ＬＴ２−により与えられる。

インバータ１６８により反転されたＮＯＲゲート１６６
からの出力はＮＯＲゲ゛−ト１５２に加えられる信号Ｌ
ＢＣＫ−である。

それ故、ＮＯＲゲート１５２はＬＢＣＫ−信号を受取っ
てＬＴ２時間の終りにＦ−Ｆ１５４をリセットした時の
み動作することは明らかである。

しかしながら、このセツティングは、同一走査すイクル
のＬＴ１時にＡクロックが発生した場合にＬＴ２時にＢ
クロック信号の確認を禁止するＤＬＴＡ＋信号を受取っ
て条件的に行なわれる。

装置のこの部分の主要機能は異なる透過率域を有しない
カードを検出しく拒絶する）ことである。

これが発生するとＡクロック・パルスはＦ−Ｆ１６２を
セットしてＦ−Ｆ１５４がＢ状態に切り替ることを禁止
する。

第５図は第４図のクロック論理部を実装したカード・リ
ーグの完全な論理線図を図示する。

第５図かられかるように、位置１１８，１２０（第３図
に図示）のＬＥＤはカードがスラントに入り底部に到達
した時のカードの縁を検出するために用いられる。

特に、ＬＥＤ２００はトランシタ２０２により制御され
てＬＥＤ２００とバイアス抵抗２０４を通る電流印加が
行なわれる。

トランジスタはタイミング信号ＬＴ８−により作動され
る。

底部位置に到達したカードの縁は同様にＬＥＤ２０６、
トランジスタ２０８、抵抗２１０を用いて検出され、ク
ロック信号ＬＴ９−はトランジスタ２０８を制御するた
めに印加される。

適当な時間に光がＬＥＤ２００．２０６から相補検出ダ
イオード２１２，２１４へ送られる。

ダイオード２１２，２１４は抵抗２１６，２１８を経た
電源からの電流によりバイアスされる。

検出器２１２の出力は、第２入力としてタイミング・パ
ルスＬＴ８−を有するＮＯＲゲート２２０に加えられる
。

ＮＯＲゲ゛−ト２２０の出力は、入力タイミング・パル
スＬＴ８−を受取る第２ＮＯＲゲート２２２の入力とし
て印加され、ＮＯＲゲート２２０．２２２の出力はＦ−
Ｆ２２４の入力として印加される。

Ｆ−Ｆ２２４はＪ−にマスタ・スレーブ型式のもので、
クロック信号とクリア信号ＣＨＩＢ−を入力として含む
。

検出器２１４の出力は、第２人力としてタイミング信号
ＬＴ９−を有するＮＯＲゲート２２８の第１入力として
インバータ２２６を経て印加される。

ＮＯＲゲート２２８の出力は、クロック入力とＣＨＩＢ
−クリア信号を含むＪ−にマスタ・スレーブＦ−Ｆ２３
０に入力として加えられる。

Ｆ−Ｆ２２４，２３０からのＣ０ＵＴ−及びＣＤ１Ｎ−
出力はＰＡＲＫ＋信号を発生するためＮＡＮＤゲート２
３２へ入力として印加される。

ＰＡＲＫ＋信号はコード化データ情報のトラックとクロ
ック・トラックを読取るために使用されるＬＥＤへの電
力印加を制御するために用いられる。

特に、ＰＡＲＫ＋信号はトランジスタ２３４に加えられ
、このトランジスタのベースは抵抗２３６を通る電流に
よりバイアスされる。

トランジスタ２３４の出力は、抵抗２３８．２４０を含
む電圧分割器からトランジスタ２４２のベースに送られ
る。

トランジスタ２４２は１個のＬＥＤ２４６により表わさ
れた複数個のＬＥＤへ抵抗１２４４を経て電力印加を行
なう。

実際には６個のＬＥＤがあり、ブロック１２内に存在す
ることが示されている６個のダイオードを構成する。

これらの６個のダイオードはデータ・トラックとクロッ
ク・トラックを読取るように第３図の位置１２２−１３
２を占めている。

残りのダイオードを代表するものとして１個のダイオー
ド２４６が図示され、全てのダイオードに対して回路は
同様である。

ダイオードへの電力印加は、ブロック２４８内に配置さ
れた複数個のトランジスタに印加されて１いることが図
示されているクロック信号ＬＴ１゜２．４，５．６及び
７により制御される。

クレジット・カード上の各種情報トラックのデータ情報
及びクロック情報を表わす出力情報は検出器２５０−２
６０により表わされる対応する検出器により検出される
。

これらの検出器の出力はブロック２２内に図示された複
数個の増幅器に加えられる。

ブロック２２内の増幅器の出力は６個の信号であり、こ
の内の４個はデータ情報を表わし、１個のインバータ２
６２により表わされる複数個のインバータに印加され、
信号の内の２個はＡ、Ｂクロック信号であって各々別々
にインバータ２６４，２６６に加えられる。

クロック論理部の残りの部分は第４図に示したものであ
り、ここでは繰り返さない。

インパーク２６２からのデータ情報は、４個のＮＯＲゲ
ートを代表するＮＯＲゲート２６８に印加され、ＮＯＲ
ゲートへの第２入力はタイミング信号ＬＴ４．５．６及
び７から派生されたタイミング信号ＸＬＴ４，５．６及
び７である。

インバータ２６８からの出力は４個のＦ−Ｆを代表する
Ｊ−にマスタ・スレーブＦ−Ｆ２７０への第１入力とし
て印加され、クロック論理部からのＤＲＥＳ＋信号がＦ
−Ｆ２７０への第２人力として加えられる。

クロック信号とＣＨＩＢ−信号もＦ−Ｆ２７０に加えら
れる。

Ｆ−Ｆからの出力は４個のＮＡＮＤゲートを代表するＮ
ＡＮＤゲート２７２に加えられ、ＣＨＩＢ−信号がＮＡ
ＮＤゲート２７２の第２入力として印加される。

ＮＡＮＤゲート２７２の出力は４個の６Ｒゲートを代表
するＯＲゲート２７４に印加される。

ＯＲゲ二ヒト２７４第２入力は、カードの自動読取りを
バイパスし、情報の手動入力を可能にするキーボードか
らの押ボタン入力である。

全ての６Ｒゲート２７４からの出力はデータ入力として
バッファ２８に記憶されるように印加される。

上述したＣＨＩＢ−信号は、ＮＯＲゲート２７８に印加
された１対の信号Ｃ０ＵＴ＋とＣＨＢＸ＋から発生され
る。

このＮＯＲゲート２７８からの出力は、ＣＨＩＢ−信号
を発生するように各種禁止信号を第２入力として有する
ＡＮＤゲート２８０に印加される。

タイミング信号ＸＬＴ４−ＸＬＴ７は複数個のＡＮＤゲ
ート２８２−２８８から発生される。

ＡＮＤゲート２８２−２８８は入力としてタイミング信
号ＬＴ４−ＬＴ７とＦ−Ｆ２９０からの出力信号ＲＤＯ
Ｋ＋を有する。

Ｆ−Ｆ２９０の入力はリセット信号ＬＴＯ＋とＮＡＮＤ
ゲート２９２からの出力信号５ＲＯＫ＋である。

ＮＡＮＤゲート２９２の入力は１対のＮＡＮＤゲート２
９４゜２９６からの出力である。

ＮＡＮＤゲ゛−ト２９２゜２９４の入力はＢＡＣＴ十及
びＢＡＣＴ−信号とクロック信号ＬＴＢ＋とＬＴＡ＋で
ある。

第６図は第５図のカード・リーダのタイミング線図を図
示し、第４及び５図に記した各種の信号の発生を図示し
、装置め動作の理解を助けるものである。

まず、リーダにカードがないものと仮定すると、カード
読取り論理は、カード・リーダがカードの読取りを禁止
されている時は低いレベルの信号ＣＨＩＢ−により開始
される。

カードをリーダに挿入する。

本装置とは直接関係がないカードの読取りを防止する様
々な条件があるが、一般に、端末がラインから切られて
いる時、他の端末から相当量の通話がある時、端末が選
択されて以前に要求した情報を書いている時、又は通信
回路網の残りの部分から発生した特別な消去信号がある
時、に発生する。

これらの信号の全ては、信号ＣＨＩＢ−を低レベルにす
るゲート２８０への１個の入力として与えられる。

上述した理由により装置のカード読取りが禁止されてい
ないものと仮定すると、Ｃ０ＵＴ＋信号が低レベルにな
る時ＣＨＩＢ−信号は高レベルになる。

上部カード縁部検出器がリーダにカードが入ることを感
知する時Ｃ０ＵＴ＋信号は低レベルになる。

カードの縁は、前記カード縁検出器を形成する第５図に
図示したダイオード対２００，２１２により感知される
。

ＣＨＩＢ−信号は低状態にある時に２個のＦ−Ｆｌ ５
４．１５６をクリアする。

第４図及び５図に図示したこれらのＦ−Ｆは２ビット直
列入力シフト・レジスタとして接続され、カードからの
データ文字の再生をタイミングするために用いられる信
号の状態を検出するために使用される。

Ｃ０ＵＴ＋信号が低レベルになると、これにより第６図
に示したＰＡＲＫ＋信号は高レベルになる。

ＰＡＲＫ＋信号は、カード上のコード化情報を感知する
ための全てのＬＥＤパルス付勢に用いられ、それ故第１
ａ図のブロック１２に示した全てのダイオードを含む。

第１ｂ図に図示するように、ＬＥＤの各々は全走査サイ
クルの１部を形成する特定の時間スロットの間のみパル
スを与えられる。

上述したように、最初にＣＨＩＢ−信号はクロック・レ
ジスタ１５４，１５６を低状態にクリアする。

これは、カードのクロック・トラック上のクロック域の
存在を感知するＡクロック・センサにレジスタが応答す
る状態であるため、Ａ状態と等価である。

第３図に示したように、カードの先縁部がリーダに入る
と、クロック及びデータ・トラックを読取るために用い
られる各ＬＥＤと検出器をＣＯＴ、Ｊ Ｔ−倍信号作動
する前に位置１２４のクロック・センサＢと位置１３０
，１３２のデータ・センサ２及び３はカードの先縁によ
り覆われる。

Ｃ０ＵＴ−信号がＬＥＤとセンサを作動した後、位置１
２６，１２８のデータ・センサＯ及び１はカードの縁に
よって覆われる前に光パルスを検出する。

位置１３２に示したＡクロック・センサはカードにより
覆われる前に光パルスを通常検知する。

これがデータ・レジスタ内の情報を乱さない；ことを確
実にするため、データ・レジスタはＣＨＩＢ−信号によ
り特定のコード１０１１によりプリセットされる。

データ・センサ位置、特に位置Ｏ及び１は、カード縁部
により覆われる前に光パルスを検出したとしても、デー
タ・レジスタ中の現在の情報を変えないように選択され
ている。

これは、データ・センサ０及び１が既に１位置にあるプ
リセット・コードの部分に対応しているため、センサが
光を受取ってもこのプリセット・コードを変えないから
である。

カードがリーダ・スロットに滑り込み続けると、Ｂクロ
ック・センサが第１クロツク域を検出する。

この時データ・センサはデータ・パルスを検出するが、
タイミング信号ＸＬＴ４，５．６及び７によりインバー
タ２６２からデータ・レジスタ２７０へ検出増幅器出力
のゲーティングを行なうためＦ−Ｆ２９０の出力のＲＤ
ＯＫ信号が正にならないので、データ・パルスは無視さ
れる。

Ｂクロック・センサの出力はＬＴ２Ｔ２時間了時にＦ−
Ｆ１５４をセットする。

この設定はＤＬＴＡ＋信号の条件付である。

ＤＬＴＡ＋信号は、同じ走査サイクルのＬＴ１時間にＡ
クロックが発生した場合、ＬＴ２Ｔ２時間クロック信号
の確認を禁止する。

ＤＬＴＡ＋信号の主な機能は、発光−検出対に対して透
明なカードを検出することである。

このＤＬＴＡ＋信号はまた、Ａ状態からＢ状態への変化
の間には最小１走査サイクルがあることを保証する。

これはＢからＡ状態への変化の場合にも正しいが、Ｂク
ロックはＡクロックの後にサンプルされるためこれは発
生する。

Ｆ−Ｆ１５４からのＢＡＣＴ＋信号が正になると、ＤＲ
ＥＳ＋信号は正になる。

このＤＲＥＳ＋信号はＢ状態からＡ状態へ又はその逆の
転移を検出した時には常に発生するデータ・リセット信
号である。

ＤＲＥＳ＋信号は入力としてＢＡＣＴ＋信号とＢＡＣＸ
＋信号を有する排他ＯＲゲート１６０からの出力信号で
ある。

ＢＡＣＸ＋信号を発生するＦ−Ｆ１５６はシフト・レジ
スタとしてＦ−Ｆ１５４と接続されているため、ＢＡＣ
Ｘ＋信号は次のクロック転移時に正になる。

それ故ＤＲＥＳ＋信号はクロック転移の検出に続く時間
スロットに発生する１時間スピンド長（１０４μｓ）の
正パルスである。

ＤＲＥＳ＋信号はデータ・レジスタ２７０の内容をバッ
ファ記憶部２８に転送するために用いられ、前記転送は
時間スロットを通して部分的に行なわれる。

ＤＲＥＳ＋信号の下降縁においてデータ・レジスタ２７
０はクリアされる。

第１Ｂクロツク信号を検出すると、データ・レジスタに
ＣＨＩＢ−信号により置かれたプリセット・カード読取
りコードはデータ・レジスタからバッファ記憶部２８に
転送される。

データ・レジスタはクリアされ、読取り信号ＲＤＯＫは
カードから最初のデータ文字を読取るため光感出力のサ
ンプリングを付勢する。

データ情報がセンサにより検出されると、データ・レジ
スタの対応ビットがセットされる。

検出された第］パルスは検出閾値の微小変動が問題を引
き起さないようにビットをセットする。

スロットを通るカードの移動の通常速度で、各クロック
及びデータ域によりいくつかのパルスか発生される。

特定していえばクロック・トラックの場合であり、各ク
ロック・サイクルに対して２個のクロック・パルスを検
出しなければならないためである。

しかしながら、通常のカード速度では、データ及びクロ
ック信号を表わすカードの各区域に対していくつかのパ
ルスが検出される。

ＬＴ１時間スロットにＡクロック信号を検出すると、信
号ＢＡＣＴ＋は低レベルになる。

信号ＢＡＣＴ＋とＢＡＣＸ＋を発生するＦ−Ｆ１５４゜
１５６は異なる状態にあり、生成したＤＲＥＳ＋信号は
Ｂクロックの間に発生して前の走査サイクルの間に組立
てられたデータ文字をゲートし、この組立てられたデー
タ文字はバッファ記憶部２８ヘゲートされる。

上述したように、データ・レジスタはクリアされている
。

１１文字全てがカードから読取られバッファに記憶され
るまで、Ａクロック検出からＢクロック検出へ、又Ａク
ロック検出へ等々の交互のサイクルは続く。

読取り過程の完了は、検出器２１４と共に底部センサを
形成するＬＥＤ２０６をカードの先縁がさえぎった時に
発生する正論理レベルの信号ＣＤＩＮ＋により行なわれ
る。

このセンサは、カード・リーダー・スロットの底部に到
達した時を決定する。

本発明のコーティング・システムの方法と装置はクレジ
ット・カード等の記録媒体の情報の復号化を提供し、こ
の情報はカード・リーグにより確実に読取られる。

データ文字に対して１つおきの１個のクロック信号を含
むクロック・トラックの使用と、Ａ、Ｂクロック・セン
サ間の交互の検出により発生されるクロック信号を与え
るための１対のクロック・センサにより、装置の信頼度
は増加し、カード上のデータ文字に対して簡単な自己タ
イミングを提供することができる。

再生中カードは移動する間に揺動するが、クロックの交
互検出が誤り読取りを防止するためデータ文字の読取り
には通常影響を与えない。

さらに、もう一方のクロク信号が発生するまでデータ情
報の実際の読取りは行なわれないため、無光から発光状
態への転移時間により生じる問題も克服される。

又実際の読取りは走査サイクルの特定の一点で行なわれ
、このような読取りは各クロック及びデータ信号に対し
て何回も行なわれる。

これにより最初の読取りが適正でない場合にもデータ文
字の適正な読取りが保証される。

さらにこれにより全てのデータ文字を同時に読取る必要
はなく、データ文字の各ビットは直列に何度も読取られ
最終読取サイクルで高信頼度を与えるため、誤り読取り
の問題はなくなる。

本発明を特定の実施例を参照して記述してきたが、様々
な適合と修正を行ないうろことが認められ、本発明は添
附した特許請求の範囲によってのみ限定される。

【図面の簡単な説明】

第１ａ図はカード読取り論理部の機能ブロック線図であ
り、第１ｂ図はタイミング線図であり、第１ｃ図は標準
的な時間スロットである。 第２図は本発明のコーティング・システムを実装した光
学的コード化クレジット・カードを図示する。 第３図はカード・リーダを概略的に図示し、第２図のカ
ード上の情報を正しく読取るためのセンサ位置を示す。 第４図は再生装置のクロック部の論理を図を図示する。 第５図は全カード・リーダの論理線図を図示する。 第６図は第４図及び第５図のカード・リーダとクロック
部のタイミング線図を図示する。 １０……カード・リーダ・スロット、１２．１４……発
光ダイオード群、１６．１８……光検出器群、２０……
カード存在検出器、２２……増幅器、２４……クロック
論理部、２６……データ・レジスフ、２８……バツフア
、１００……クレジツト・カード、１０４……コード化
域、１１０……クロツク・トラック、１０６，１０８，
１１２，１１４……データ・トラック、１０２……カー
ド・リーダ。

Claims (1)

1. 【特許請求の範囲】 １ 第１および第２のトラックを有する記録媒体であっ
   て、前記第１のトラックは該第１のトラックに沿って一
   定間隔で隔置された一連のビット位置において記録され
   た一連のデータビットを有しおよび前記第２のトラック
   は該第２のトラックに沿って記録された一連のクロック
   ビットであって１クロツクベツトがｎ番目（ｎは１より
   大きい整数）ごとのデータビットに対応する前記クロッ
   クビットを有する前記記録媒体からの情報を再生する装
   置において、 前記第１のトラックのデータ情報を再生するすくなくと
   も１つのデータビット検出器と、前記第２のトラックの
   方向に前記一定間隔のビット位置だけ隔置されたすくな
   くとも一対のクロックビット検出器であって、前記第２
   のトラックに沿ってクロック情報を連続して再生し、該
   クロック情報の再生が両クロックビット検出器間で連続
   して交互にされる前記クロックビット検出器と、前記記
   録媒体と前記データビットおよびクロックビット検出器
   間との相対的な動きを前記第１および第２トラツクの方
   向において可能ならしめる装置と、データ記憶装置と、
   前記データビット検出器および前記一対のクロックビッ
   ト検出器に応答し該データビット検出器により再生され
   たデータ情報を該クロックビット検出器の一方により再
   生されたクロック情報に応じて前記データ記憶装置に記
   録させ、記憶された前記データ情報を前記クロックビッ
   ト検出器の他方により再生されたクロック情報に応じて
   前記データ記憶装置から再生させる制御装置とを含むこ
   とを特徴とする記録媒体からの情報を再生する装置。