JPS5859680A - 画像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、入力された複数の映像信号に対して画像信号
処理を行う画像信号処理回路に係り、特に映出画像の拡
大、縮少等の多機能を行うＣ１適した画像信号処理回路
に関する。

一般に、画像信号（二対する特殊処理としては入力画像
信号を任意の大きに拡大、縮少して映出する処理、映出
画像の回転、静止処理等がその代表例として挙げられる
。第１図には、映出画像面（−主画面１及びデータ圧縮
により画像データが縮小され主画面同期で表示される副
画面２を映出する画像処理の例を示す。この場合、主画
面に同期して副画面を映し出すには、副画面に対応する
入力映信号の画像データ密度を下げる処理が必要とされ
る。また、副画面２を拡大表示するにあたってはデータ
の補間処理が必要となる。

第２図は、副画面に対して入力映像信号データを圧縮し
た信号を発生する従来の画像信号処理回路を示す。第２
図（＝おいて、サンプリング周波数４７ｓｏ　（／ｓｏ
　：色副搬送波周波数３．５８ＭＨｚ　）でサンプリ面
デジタル信号３は、入力切換回路４（＝導かれる。

この入力切換回路４は、フィールド毎に副画面デジタル
信号を信号路５，６を介して夫々１フイールドメモ！Ｊ
７１８に供給する。そしてこれらのフィールドメモリ７
．８のデータは信号路９，１゜を介してデータ処理回路
１１に供給され、副画面表示（＝必要なデータの演算処
理が行なわ、れる。また、データ処理回路１１は入力切
換回路４を１フイールド毎に切換える切換信号１２を発
生し、１フイールドメモリ７が書き込みモードの時、他
の１フイールドメモリ８は読み出しモードとなる制御を
行う。これにより、１フイールド毎のデータが１フイー
ルドメモリ７．８に格納され、このデータを用いて副画
面表示のだめのデータ１３を得る。

このように１フイールドメモリを複数用いる画像信号処
理回路にあっては、トフィールド（二対応するメモリを
記憶することができフィールド間でのデータの相関演算
を行ない得る反面、フィールドメモリを複数用いること
でアドレス回路の回路構成が複数となるととも（１演算
回路が複雑となる難点を有する。また１、単一の相関演
算しかなし得ない難点を有する。

第３図は、第２図（１示した回路で複数の１フイールド
メモリを有するという問題に対処したもので、副画面を
映出に供するアナログビデオ信号は輝度信号Ｙ２色色差
分Ｒ−Ｙ　、Ｂ−Ｙに変換され、これｓの信号１４はマ
ルチプレクサ１５を介してＡ、／Ｄコンバータ１６に導
びかれる。ここで、マルチプレクサ１５の出力はψコン
バータ１６において略２，４ＭＩ（Ｚのサンプリング周
波数でサンプリングされるととも（二、５ビツトで量子
化された信号１７を得る。この信号１７から副画暑の縮
小比（１応じた信号が抜き取り演算回路１８（二上って
抽出される。このようにして、縮小表示に必要なデータ
のみが信号路１９を介してフィールドメモリ２０（−供
給される。フィールドメモリ２０　Ｅ書き込まれたデ°
−夕は、所定タイミングで読み出され信号路２１を介し
てバッファ回路２２に導びかれメモリされる。このバッ
ファ回路２２にメモリされたデータは主画面（＝同期し
た所定タイミングで信号路２３を介して読み出され、こ
れをＤ／Ａコンバータ２４（＝よってアナログ信号に変
換した副画面表示（＝必要な信号を信号路２５（１得る
。このように第３図に示した従来の画像信号処理回路で
は、フィールドメモリ回路は　減し得るものの縮小表示
（１関する演算は抜き取り演算回路１８にのみ依存する
ため、縮小比は抜き取り演算回路１８での演算機能に拘
束される。このため、副画面に映出し得へ る縮小画面の縮小比は抜き取り演算回路できめられるこ
とになり、縮小比の設定自由度が制限されることになる
。また、第３図に示した回路によっては副画面の画像を
拡大して映出する機能は果し得ない。

また、第３図に示した画像信号処理回路に類する回路は
［ＩＩＪＪ　Ｖｏｌ　ＣＥ−２５＋　Ｆｅｂ、’７９　
Ｍｉｃｈｉ。

Ｍａｓｕｄａ　ｅｔａｌ　”Ｆｕｌｌｙ　Ｄｉｇｉｔａ
ｌｉｚｅｄ　Ｐｉｃｔｕｒｅ　１ｎＰｉｃｔｕｒｅ　Ｔ
ｅ１ｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ”」（＝記されてい
るが、上述した問題点を尚も有する。

本発明は、上記の点（−鑑みてなされたものであり、少
ないフィールドメモリ容量で、主画面、副画面に対し、
画像の縮小、拡大、静止の多モードの画像データ処理を
行ない得る画像信号処理回路を提供することを目的とす
る。

（本発明の要旨） 本発明は、入力された映像信号に対して所定の水平、垂
直周期で信号サンプリングし、これらの分水二対して第
１の相関演算を行ない、この結果をフィールドメモリ（
−書き込み、このフィールドメモリからの読み出しデー
タを制御する第２の相関演算を行うことで、映出する画
像の大きさを制御することを要旨の一つとする。即ち、
第１の相関演算と第２の相関演の組合せを選択制御する
ことで映出される画像の大きさが制御でき、画像の縮少
、拡大を小容量のフィールドメモリでなし得る。

また、本発明（二あっては、映像信号に対する。

上記相関演算を隣接する絵素間に対して行ない相関演算
により補完するデータの相関性を高めるこ（発明の実施
例） 以下、本発明の実施例を図面を用いて詳細（二説明する
。

本発明に係る画像信号処理回路は、入力画像信号に対し
て、第１の相関演算を行なった後（＝第２の相関演算を
行うことで、サンプリングしたデータの圧縮、拡大をな
し得ることをその特徴の一つとする。このように、入力
画像信号（二対し相関演算をフィールドメモリを介して
複数回行うことは、データの圧縮比、或いはデータの拡
張比を制御することで映出する画像の縮小表示及び拡大
表示を可能とすることを意味する。また、フィールドメ
モリの書き込みを停止して読み出しを継続すると静止し
た画像を得るが、この場合にあっては、フィールドメモ
リに対するアドレスアクセス手段に新規な回路構成を用
いることによって、多モードにわたって静止した画像を
得ることを可能とする。

即ち、本発明は入力された映像信号よりサンプリングし
たデータに対しデータの棄却、内挿を相関演算とフィー
ルドメモリに対するアクセスを効率良く行うことで、多
モードの画像表示を行ない得る。

第４図は、本実施例における画像信号処理回路により画
像処理され映出される画像の表示位置関係を示す。いま
、映出すべき信号として主信号としての映像信号と副信
号としての映像信号の２種があるものとし、主信号（二
対する画像を主画面、副信号（二対する画像を副画面と
する。主画面は同図において通常時は、表示装置ＣＲＴ
の全１１１ｓ＋二表示され、これに副画面が挿入表示さ
れる。この挿入表示される副画面は、通常同図中のＰ、
乃至Ｐ４の位置に表示がなされ、略啓６画面の大きさか
ら全画面の大きさで表示を行なう。また、副画面の表示
位置は、上述した以外（一画面の中央等の位置にも設定
し得るとともに縮小成いは拡大して表示し得る。

なお、表糸画像は、後述するが、フィールドメモ１月二
対する画像データの書き込みを停止し、読出しを継続す
ることで主画面、副画面のいずれに対しても表示画像を
停止し得る。

このような入力映像信号の縮小、拡大′表示は第１及び
第２の相関演算によってなされる。この場合において、
フィールドメモリの入力側で第１の相関演を行ない、出
力側で第２の相関演算を行なうことには、縮小成いは拡
大の自由度を増す効果を得る。いいかえると、表示画面
の大きさは、第１の相関演算の演算内容と第２の相関演
算の演算内容（二よって決まり、両者の演算内容を制御
することで表示画面の大きさが制御される。この第１の
相関演算及び第２の相関演算の演算手段を次（二説明す
る。この第１の相関演算及び第２の相関演算は輝度信号
２色分号の両者に対して行なわれる。

第５図は、フィールドメモリの入力側で輝度信号に対し
て行なわれる第１の相関演算を行う第１の輝度信号演算
回路を示す回路である。フィールドメモリ１３４の入力
側で行う輝度信号に対する第１の相関演算は水平方向及
び垂直方向について行う。後述する第２の相関演算もそ
うであるが、本実施例で述べる相関演算回路はデータの
瞬時圧伸回路として捉えるよりも、線形回路で利得が１
の代表値発生回路として捉えた方が望ましい。第１の相
関演算による代表値の補間、データの棄却についで第５
図を用いて述べる。同図中、破線で囲まれた部分が輝度
信号に対する第１の相関演算を行う第１の輝度信号演算
回路１３００である。この第１の輝度信号演算回路１３
００は、アナログの輝度信号をサンプリングパルスφ。

、（１応じ〜Φ変変換桁行う〜Φコンバータ１０００　
によって量子化された信号を入力とする。このサンプリ
ングパルスは通常、３／ｓｏ　＋　４７ｓｏ　（／ｓｏ
　＝　３．５８ＭＩＩｚ）等が用いられるが本実施例で
は４４０７Ｈ（／ｕ＝１５．７５ｋＨｚ）に選び、ライ
ンメモリ、フィールドメモリ等の制御系の回路の構成を
簡素化する。

上記ψコンバータ１０００の出力は、ラッチＩ［」１路
３７０１　ラッチ回路３７１を介して１／８の加重力「
ガされた後加算器ΣＹｉ１に供給される。また、上記〜
勺コンバータ１０６０はデータに対し１水平期間（１１
１）の遅延動作をする第１の１１１メモリ２６０、第２
の１．、ｌ（−メモリ２Ｂ１、ラッチ回路３８０、ラッ
チ回路３８１を介した後１／８の加重がなされ加算器Σ
Ｙｉｌに供給されている。そして、上記ＩＨメモリ２６
０の出力はラッチ回路３７４．３７６、３７８を介し％
の加重が４されて加算器ΣＹｉ２に供給されるとともに
、１／８の加重がなされて加算器ΣＹｉｌに供給されて
いる。また、ラッチ回路３７４の出力は１／８の加重、
で加算器ΣＹｉｔに供給されるとともに、％の加重で加
算器ΣＹｉｚに供給されている。そして更にラッチ回路
３７６の出力は％の加重で加算器ΣＹｉ１．ΣＹｉ２、
及びスリーステート回路４０５に供給されている。

また、スリーステート回路４０６　、４０７は、夫々加
算器ΣＹｉｓ　、ΣＹｉ２の出力をその入力とする。上
記スリーテート回路４０５．４０６．４０７の出力（二
は第１の相関演算結果が得られ、この結果はフィールド
メモリ１３４に書き込まれる。

ここで、上記フィールドメモリの入力側で行なわれる第
１の相関演算について述べる。第１の相関演算は、上記
Ａ／ＤコンＩＳ−夕１０００によってサンプリングされ
たデータをもとじ行なわれるが、どのデータを用いてい
かなる相関演算を行うかは、画像の拡大、縮小のいずれ
をどのような比で行なうかということによって異なる。

即ち、相関演舞は、画像に対する処理のモードによって
夫々相関演算式が対応するとともに演算対象となるサン
プリングデータが決められる。このモード（１応じた相
関演算の指定は、亥リーステート回路４０５，４０６゜
４０７に供給されるモード信号ｍ３＋ｒｎ、　ｓ　ｍＩ
−＋−ｍ２　、＋ｎ、、＋　ｒｎ。

ζ二よって決められる。このようにして決められ左モー
ドに応じて第１の相関演算が行なわれるわけであるが、
この相関演算は本質的には代表値設定であるので、演算
過程（二おいてサンプリング時刻の異なるサンプリング
データを演算対象とする。

第５図中、ラッチ回路３７０．３７４．３８０はサンプ
リングデータをラッチする為の単なるラッチ回路として
機能するが、ラッチ回路３７１．３８２．３７６．３７
８は、データを水平走査方向に時間τだけ遅延する遅延
回路として機能する。また、第１のｊ　ＩＩメモリ２６
０、第２の１１１メモリ２６１は１ラインの期間１／／
ｕ７’ｆｆけデータを遅延する遅延回路として動作する
。第５図中で現ラインに対して２ライン遅れた信号をＴ
１１ライン遅れた信号をＭ、現ライン信号Ｂで示し、水
平方向については現信号に対しては＋１、現信号に対し
時間τ遅れた信号（二は０、現信号≦二対してτ遅れた
信号には−１の添字を付しである。このようにして定義
された信号をもとに、モード別に行なわれる第１の相関
演算について次に述べる。なお、第１の相関演算による
縮小係数を水平方向にはＨｄｉ、垂直方向にはＶｄｉで
あるとする。

［ｍｏモード〕 先ず、主副面が通常のアナログ信号による動画像で、副
画面にデジタル処理を行なうことで縮小された画像を表
示するモードｍ。について述べる。

このモードにあってはＨｄ＋　＝＝　％　、　　Ｖｄ　
Ｉ＝ｌであり、縮小係数１１ｄ　ｉは翅Ｍ。十％（Ｍ−
、十Ｍ＋、）・・・・・・　（１）なる相関演算により
得られる。即ち、この喝というモードでは、垂直方向に
ついては縮小は行なわれない。また、水平方向について
は、ラッチ回路群及び第１，２のＩＨメモリを制御する
ことで第６図（ａ）に示すようにＭに相当するデータの
みを抽出し、加算器ΣＹ１２で上記（１１式の演算がな
される。こび〕演算によって第６図中のデータＭ−１，
Ｍ＋１の夫々：二、！４の加重をない、これ（ニデータ
鵬自体に％の加重をしたものを加算したデータを補間デ
ータとして得る。なお、垂直方向の縮小係数Ｖｉｄ　＝
　１は、第６図で水平方向（二ついてはデータの棄却を
時間Ｔ毎に行なうが、垂直方向につＩ／）てはデータの
棄去１１を行なわないことに対応する。

［ｍｔモード〕 次に、′主画面が通常のアナログ信号１−よる動画像で
、副画面がデジタル処理されたズームアツプ画像でその
画像の大きさが縮小し得るモー）’Ｉｎ、ｉ二ついてみ
る。このｍ２のモードでは〜Φコンノ（−タ（二よって
得るデータＭ。を抽出しこのデータを７Ｊｌｌｉ器ΣＹ
１２の出力（１得る。そして、このデータ来ム１をする
ことなくフィールドメモ１７１３４＋ニスドアする。

従って、このモードではフィールドメモＩＪ１３４σ）
入力側での縮小係数はＨｄｉ　＝　１　、　Ｖｄｉ　＝
　１　　となる。

上記した２つのモードｍ６　、　ｍ２　　では１主画１
０１は通常のアナログ信号を処理するが、次（二述べる
モードでは主画面信号が副画面と切換えられデジタル処
理された画像信号が表示される。

［ｍ、モード〕 モードｍ、では、デジタル化される主画面は第７図に示
す表示画面の全信号のイ（−相当する斜線部に対応する
データをズームアツプして全画面に表示する。この場合
、第７図の表示画面の斜線部に相当するデータを上記し
たｍ２のモード同様、データＭに相当するデータをＭ。

としてサンプリングし加算器ΣＹ１２で抽出しフィール
ドメモリ１３４にストアする。そして、この第１の相関
演算と相俟り後述する第２の相関演算とによって全画面
に第７図中の斜線部分（二相当するデータがズームアツ
プされて表示される。なお、このモードｍ、では表示部
分のデータの棄却は行なわれず、縮小係数はｌ１ｄｉ−
１＋Ｖｄ１＝ｌとなる。後述するが第７図の斜線部分を
４倍）ニズームアップするため第２の相関演（）により
データの補間行なわれる。

〔ｍｒモード〕

次（二、モードｍｔは上記したモードｍ□においてズー
ムアツプされた主画面を静止としだ後再び副画面信号を
導き副画面の挿入を可能とするモードである。このモー
ドにあっては、副画面に対応−「る画像信号を縮小表示
するのでフィールドメモリの入力側でデータを棄却して
縮小する第１の相関演算が行なわれる。このｍｆモード
での第１の相関演算の対象となるデータは、第６図（ｂ
）に示すようにャ■コンバータ１０００からＴ、　Ｍ、
　＆としての３ライン分のデータを使用する。これらの
データに対し第１の相関演算を行ない縮小係数Ｈｄｉ＝
１／８を得るが、その様子を第６図（ｂ）（二示す。即
ち、Ｔ。、　Ｍ、。

鳩、　Ｍ＋、　、　Ｂｏに相当する５種類のデータをも
とＣ二１／２　Ｍｏ＋１／８　（Ｔｏ＋Ｂｏ＋Ｍ＋１＋
　Ｍ−ｔ　）　−−（２）なる相関演舞を行なって得ら
れるデータのうち所定のデータを棄却することでデータ
の縮小が行なわれる。

［ｍ５モード〕 次に、主画面がデジタル処理した信号をもと（二画像の
動きを停止した静止画像を全画面に表示するｍＡのモー
ド；二ついて述べる。このモードで表示する画像の大き
さは、通常のアナログ信号を表示する場合と表示画面で
は等しい。このだめ、フィールドメモリ１３４の入力側
の縮小係数はＨｄｉ＝％Ｖｄｉ　ｍｌとする。このよう
な縮小係数は上記したｍｏのモードの場合と等しいので
、先に第６図（ａ）に示した上記（１）式による第１の
相関演算Ｃ二よってｍｌのモードの縮小演算を得る。

（ｍ、モード〕 ｍ３なるモードは、上記のｍｌのモードで、静止状態で
表示された主画面に、デジタル処理して縮小した副画面
を挿入するモードである。この場合、挿入すべき゛副画
面を縮小するためフィールドメモリ１３４の入力側での
縮小係数は、Ｈｄ　ｉ−％、Ｖｄ１−イとする。この縮
小演算は、第６図（ｃ）＋：示すデータを対象にＫ　Ｍ
ｏ十％（Ｔｏ＋　Ｂｏ　＋Ｍ＋ｓ　＋　Ｍ−ｓ　）とい
う上記−モードと同じ相関演算を行なうことで得られる
。

本実施例によるフィールドメモリ１３４の入力側での相
関演算のモードは上記したよう（二ｍｇ　、　ｍ２゜ｍ
、　、　ｍ、’　、　ｍ、；　、　ｍ、のモードを取り
得る。そして、これらのモード（二対応して第５図に示
した第１の輝度信号演算回路１３００によって第１の相
関演算がなされる。上記第１の輝度信号演算回路１３０
０ば、その相関演算がデータの補間を行う演算の場合は
、上記〜Φ変換器１０００のデータに対し等価的にバイ
パスフィルターとして機能する。また、上記相間演算が
データを棄却するような演算であるときは、上記第１の
輝度信号演算回路１３００は上記４勺変換器１０００の
データに対してローパスフィルターとして機能する。な
お、夫々のモードに対する第１の相関演算の切換は、ラ
ッチ回路群、及び第１，２のＩＨメモリをスリーステー
ト回路に・供給するモード信号の種別に対応して制御す
ることにより行なう。

データの補間、或はデータの棄却を目的とした第１の相
関演算が輝度信号に対しては上記第１の輝度信号演算回
路１３００　により行なわれフィールドメモリ１３４に
ストアされる。フィールドメモリにストアされた輝度信
号データは、読み出されて後述する第２の輝度信号演算
回路によって相関演算処理が行なわれる。第２の輝度信
号演算回路は、上記第１の輝度信号演算回路１３００同
様に、上記フィールドメモリ１３４の読み出しデータに
対してデータの補間、或はデータの棄却をする第２の相
関演算を行なう。この第２の相関演算は等価的にデータ
（二対し、バイパスフィルタ、或はローパスフィルタと
して機能する。従って、上記４勺変換器１０００の出力
は第１の相関演算によるフィルタ作用と第２の相関演算
によるフィルタ作用を受けること（二なる。このよう（
二、Ｎ勺コンバータ１０００によりサンプリングされ量
子化された輝度信号データは、第１及び第２の相関演算
によってデジタル処理されて、映出画像の縮小又拡大の
モード（＝応じた適正なデータを得る。

ここで、上記第２の相関演算を行なう第２の輝度信号演
算回路につい１説明する。

第８図中、破線部分は第２の輝度信号演算回路１５００
を示す。この第２の輝度信号演算回路１５００は、上記
第１の輝度信号演算回路１３００と同様、垂直方向に関
しては現ライン信号Ｂ１これに対し２ライン遅れだ信号
Ｔ、ｌライン遅れた信号ＭをＩ相関演算の演算対象とす
る。また、水平刃「ｔ・」（一ついてはデータのサンプ
リング期間をτとしたとき（＝現信号、現信号（二対し
時間τ、２τ遅れた３つの信号を水平方向の演算対象と
する。ここで、現信号（二対して＋１、現信号（二対し
時間τだけ遅れた信号には０１時間２τだけ遅れた信号
（＝は−１の添字を付しである。回路構成上、第２の輝
度信号演算回路１５００行う演算のモードは第１の輝度
信号演算回路のそれに比べ多ｌ／１ので、カロ重された
データを加算する加算器はΣＹＯＩ〜Σｙｏｎを有しｔ
ノ＋＋　＊器の個数が多くなる点と、これＣ二伴な（鳥
加算器ΣＹｏｌ〜Σ’Ｙｏａ等のデータを切換制御、す
るスｌ）−ステート回路を多く有する点とを第１の輝度
信号演算回路との主な回路上の相違である。しかし、こ
の相違は第２の輝度信号演算回路では、相関演ｐ：のモ
ード数が多いこと（二起因するもので、演１１ム果をラ
ッチするラッチ回路、第１のｌ　ＩＩメモＩＪ　８０２
、第２のｌ　Ｈメモリ８０４で構成される相関演＞４．
　ｏ＞演算対象データを発生する部分の回路構成（１関
しては両者間に基本的な差違はなＩ、ｚ。また、力Ｉｔ
　ｕｇ渉Σｙｏｔ〜Σｙｏａで加算されるデータに対す
る加重係数は第８図中（＝記しである。ランチ回路群は
φ０８のクロックパルスで、第１，２の１．Ｈメモリ８
０２゜８０４は４４０７Ｈのクロックパルスで駆動され
る０なおスリーステート回路８４０，８４２はφ０．の
クロックパルスで駆動されるが、スリーステート回路８
４０゜８４２は２φｏｓのクロックパルスで駆動される
。

上記第２の輝度信号演算回路１５００は、上記第１の輝
度信号演算回路１３００で行なった相関演算結果がスト
アされているフィールドメモリ１３４からのデータをも
と（二鎖２の相関演算を行ない、これにより上記フィー
ルドメモリ１３４の出力側での縮小係数Ｉ（ｄｏ、Ｖｄ
ｏが算出される。上記フィールドメモリ１３４の入出力
側での縮小係数、Ｉｌｄ　ｉ　、Ｉ（ｄｏ　。

Ｖｄ　ｉ　、Ｖｄｏが算出されると表示画面の画面の大
きさが決定される。上記第２の相関演算による縮小係数
は、前述した第１の相関演算のモードに対応して行なわ
れる。次に前述したフィールドメモリ１３４の入力側で
のモードｍ。、　ｍ２．　ｍｌ、　ｍ昌ｍ、；　、　ｍ
。

の夫々のモードに対する出力側のモードについて説明す
るとともに、この場合の第２の相関演算について次に説
明する。

（モード四に対するモード） ｍｏのモードは通常のアナログ信号で表示されている主
画面（二対して副画面信号をデジタル処理した副画面を
挿入するモードである。このモードでは挿入する副画面
の大きさに応じて、１１６画間の大きさで副画面を表示
するモードｍ。８１％画面表示のｍ。２．全面に副画面
を表示するｍ。、の３モードを設定しである。

ｍｏ、モード このモードは副画面を主画面に１／１６画面に縮小して
挿入するモードである。既に入力側では縮小係数１（ｄ
ｉ−％、Ｖｄ１＝＝１が決められているので、出力側で
の縮小係数をｌａｄ　ｏ−％、Ｖｄｏ−％とすることで
７１６画面に縮小表示する。この場合、上記縮小係数Ｈ
０−％は、上記フィールドメモリ１３４から読み出した
データのうち水平方向に２つの絵素データから１つの補
間データを発生させることで得られる。同様に縮小係数
１つの補間データを発生することで得る工このことを第
９図（ａ）に示す。なおこの補間データを得るための第
２の相関演算の対象となるデータはＭ−１，ＭＯ，Ｍ＋
、　、　ＢＯの４画素データである。この４つのデータ
に対して３ＡＭｏ十％Ｂ、）　＋　３Ａ　（Ｍ＋＋　＋
Ｍ−１）・・・・・・（３）なる演算を行うこと（二よ
り加算器Σｙｏｓｉ二ｍｏｌ　モードの補間データを得
る。

Ｏｍｏ２モード コノモードでは副画面信号をデジタル処理した副画面を
％画面（二縮小し看、上記ｍ。モードと同様主画面に挿
入する。入力側の縮小係数ｌｉｄ　ｉ、−局・　Ｖｄ１
＝ｌに対し出力側の縮小係数をＨｄ。

−１、Ｖｄｏ　−％とし％（二縮小した副画面を得る。

第９図（ｂ）ｌ二足すように第２の相関演算の対象デー
タはＭｏ、　Ｔｏ、　Ｂｏの３つの絵素データであり、
このときの第２の相関演算は、％鳩＋％（’ｒｏ十Ｂｏ
）・・・・・（４）で示される。

ｏｍｏ３モード 上記２つのモードｍ。１９ｍｏ２　では主画面に副画面
を挿入したが、このモードにおいては、挿入すべき副画
面の大きさを全面表示とする。いいかえると副画面が画
面の全面に表示され副画面の縮小比は１である。しかし
入力側での縮小係をＩ（ｄｉ　＝％、Ｖｄ１＝＝１とし
ているので、出力側では水平方向には縮小係数をＨ旧＝
２とする演算を行なう必要がある。即ち、入力側で、ｌ
１ｄｉ−ｈｔしたことで絵素のデータ密度が％（二なる
ので、出力側で水平方向に対し絵素データを補間して結
果的水平方向の絵素データ密度を１にする必要がある。

このように、このモードでフィールドメモリ１３４から
読み出したデータに対して、データ密度を倍にする相関
演算をこのモードでは行う。このことは、水平方向（二
ついては、上−記フイールドメモリ１３４から読み出し
たデータから新たなデータを発生させることを意味スる
。第９図（Ｃ）は、このモードにおいて、水平方向に四
角印で表した新たな絵画データを発生させ、水平方向の
絵素データ密度を倍にすることを示す。同図から判るよ
うに垂直方向には絵素データの補間は行なっていないの
で、出力側での縮小係数ＶｄｏはＶｄｏ　＝　ｌとなる
。そして、上記した水平方向の絵画データ密度を倍とす
るため出力側での縮小係数をｌ１ｄｏ　＝　２にする演
鍮は、絵素データＭ。９Ｍ＋１を演算対象として演算し
て得る。この場合の演算は％（Ｍｏ＋　Ｍ＋＋　）・曲
・（５）で示される。このよう（二、このモードでは、
出力側の縮小係数をＨｄｏ　＝　２　、　　Ｖｄｏ　＝
　１とすることで、水平方向に補間されたデータを用い
て副画面を表示画面の全面に表示し得る。

（モードｍ２に対するモード） このモードｍ２は、副画面信号のうちの第７図に示した
斜線部分に相当する画像データを縮小成は拡大して主画
面に挿入表示を行なうモードである。

モードｍ２においては、挿入する副画面の大きさに応じ
、／１６画面表示のモードｍｏ、　、　　％画面表示の
モードｍＯ：・全画面表示のモードｍ、ｏの３モードを
設定しである。モードｍ２では、入力側の縮小係数はＨ
ｄ　ｉ＝　ｌ　、　、Ｖｄ　ｉ　＝　１であるため、上
記”ｏｔ　＃　”０２１ｍ１ｏの３つのモードの出力側
の縮小係数（−よって挿入画面の大きさが決められる。

ａ　ｍ、、モード このモードは、副画面の画像データの％のデータに対し
て第２の輝度信号演算Ｃ二より縮小係数１１ｄｏ、Ｖｄ
ｏをｌ１ｄｏ　＝　％　＋　Ｖｄｏ　＝　３Ａとするモ
ードである。ここで、副画面のデータを抽出するにあた
って、第７図に斜線で示すようＣ二全画面のイのデータ
が抽出していないので画像データは、縮小係数がＨｄｉ
＝１．　Ｖｄｉ　＝ｌであるにも拘らずイに等測的に圧
縮されている点に注意を費する。

このことは、画面の縮小率としては入力側で％であるが
、画像データの縮小率はｌであることを意味する。従っ
て、出力側の縮小係数がｌｌｄ。

＝％、Ｖｄｏ＝＝％であるので、表示は全面ｍ１のイ。

（’Ａ　Ｘ　Ｋ　Ｘ局）の大きさの画面が表示される。

また、表示される画像の内容は％（ｌｘ　ｔ　ｘ４ｉｘ
４ｉ＋　）となる。このモードでの第′２の相関演算の
演算対象は、第９図（ｄ）に示すようにＴｏ　＋　ＢＯ
＋　Ｍ−、、Ｍｏ。

Ｍ＋１の５つの絵素データである。そして、このデータ
を用いた第２の輝度信号演算回路による・・・・・・（
６）に従い行なわれる。

ｒｎｏ２モード このモードは、第２の相関演算による出力側テノ縮小係
数ヲＨｄＯ＝１．ｖｄＯ−１とするモードである。上述
したように入力側では、縮小係数がｌ１ｄｉ　＝　１　
、　　Ｖｄｉ　＝　１であるので画像データに沖するデ
ータの圧縮は行なわれない。しかし、入力側では第７図
の斜線部ζ二足したように副画面の全画像データの％し
か抽出しない。このため、このモードでは相関演算の結
果、第７図で抽出した画像が％画面に表示されることに
なる。

従って、第５図のψコ／パータ１００で抽出した画像デ
ータは、データの補間、棄却を行うことなく画像表示の
ために用いられる。

ｍ１ｏモード このモードでは第２の相関演算により、出力側での縮小
演算係数をＨｄｏ　＝２．　Ｖｄｏ＝２とする。

これにより、第９図（ｅ）に示すようにフィールドメモ
リ１３４抽出した丸印の４点のデータよシ四角印の５点
のデータの補間により画像の拡大を可能にする。この場
合、表示画像は第７図に示した副画面の％画面分の画像
を全画面に４倍（二拡大して表示される。上記した補間
すべきデータは、データＭ。９Ｍ＋１に対し％（Ｍｏ＋
Ｍ＋ｔ　）の演算を行なったデータ、これと同様データ
Ｂ。、１１．。

対し％（Ｂｏ＋Ｂ＋＋）　　の演算を行なったデータ、
データＢＯ＋　Ｂ＋ｔ　ｌ　’ｒ、　ｌ　’ｒ＋、に対
し５Ａ　（Ｂ（１＋　Ｂ＋１　＋　’ｒｏ＋’ｒ−Ｈ）
・・・・・・（７）の演算を行なったデータ、データＴ
。、Ｂ。

に対して％（Ｔｏ＋ＢＯ）の演算を行なったデータ、こ
れと同様にデータＴｉｔ　ｌ　Ｂ＋１に対し％（Ｔ＋ｔ
＋ｌｌ＋−ｔ）の演算を行なったデータの５つのデータ
である。

そしてこれに、データ”ＯＩ　Ｍ＋１　ｔ　ＢＯ＋　Ｂ
＋１の４つのデータを加えた９つのデータより表示画像
を得る。

（モードｍ１に対するモード） えの入力側の縮小係数をＨｄｉ　＝ｌ　、　Ｖｄ１＝　
１とするモードｍ、に対しては、出力側で縮小係数をＨ
ｄｏ　＝２　、　Ｖｄｏ＝　２とするｍ１ｏのモードを
対応させている。

この場合、画面には主画面を４倍に拡大した動画像が全
面表示される。なお、縮小係数Ｈｄｏ＝２．Ｖｄ。

＝２を得るには、上記モードｍ１０と同様に第９図（ｅ
）　に示したデータ補間を行なう。

（モードｍｌに対するモード） モードｍｒは、デジタル処理された主画面の画像に、副
画面を挿入するモードである。この入力側のモードに対
して出力側では、縮小係数をＨｄｏ二２゜Ｖｄｏ＝２と
するモードｍ、ｏを対応させである。入力側の縮小係数
はＨｄｉ＝％、Ｖｄ１−％であるので、全画面の１／１
６の大きさの副画面がデジタル処理した信号を表示した
主画面に挿入される０このモードで出力側の縮小係数を
定める演算は、上記モードｍ１ｏと同様の演算である。

（モードｍばに対するモード） このモードでは、主画面信号をデジタル処理して全画面
に静止状態で表示するモードである。このモードｍＪ（
二対しては、出力側の縮小係数を求める演算モードは、
縮小係数をＨｄｏ＝２．　Ｖｄｏ＝　１とするモードｍ
、。に対応させである。この場合、入力側の縮小係数は
Ｈｄｉ＝％、Ｖｄ１＝ｌなので、主画面画像が全画面に
表示される。なお、出力側でのデータの補間は、上記し
たモードｍ。に対するモード喝。

で行う第２の相関演算と同様の演算により得る。

（モードｍ、に対するモード） 入力側の縮小係数をＨｄｉ　＝％、Ｖｄ１＝：％とし静
止した主画面像に副画面を挿入するモードｍ、に対して
は、出力側の縮小係数をＨｄｏ　＝　２　ｐ　　ｖｄｏ
”’−’とするモードｍ４ｏを対応させである。このよ
うな対応関係にあるモードでは、静止した主画面画像に
動画像の副画面の画像が挿入表示される。この場合に行
なわれる第２の相間演算は上記したモードｍ、。で行な
われる演算と同様の演算によって得られる。

上記したように、フィールドメモリ１３４の入力端で行
なう第１の演算のモードと出力側で行なう演算のモード
とのモードの組合せにより種々のモードの画面表示が可
能である。また表示される画面自体も、静止した画像、
動画像のいずれをも、フィールドメモリ１３４に対する
画像データのストア状態を制鶴することで可能となる。

いいかえるテ行なって得た画像データの上記フィールド
メモリ１３４に対する書き込みを停止するとともに現画
像データの読み出しを継続し、上記第８図に示した第２
の輝度信号演算回路による演算を行ない静止した画像を
得る。上記したフィールドメモリ１３４の入出力側での
演算モードの組合せの対応を次に表にして示す。

（以′Ｆ争４Ｅ１） 上述のように、本実施例では、多岐にわたるモード別の
画像信号の処理を行なうが、この場合、上記フィールド
メモリ１３４のアドレスの制御１１１１をモードに応じ
ていかに効率良く行うかという点と、多モードの相関演
算を少ないメモリ容量でいかに行なうかが問題となる。

これらの問題点は以下に詳述する手段により解消される
。

第１０図は、前述の表に示したモード別の画像信号処理
を行う本発明に係る画像信号処理回路の一実施例のシス
テムブロック図を示す。ここで、主要な画像信号のデジ
タル処理は同図の破線内の回路によって行なわれる。

第１０図に示す画像信号処理回路において、リモートコ
ントロール送信器５０ば、画面に表示すべき映像信号を
選択するとともにその表示モード信号及び主画面、副画
面のチャンネル選択信月、後述する音声の強弱を規定す
る信号等を光送信する。この送信信号を受信するリモー
トコントロール受信回路５１は、受光素子により受信し
た光電変換回路で構成され、送信信号に応じた信号をデ
路５３にはマイクロコンピュータが使われ、入力データ
５２をデコードし、各種の切換制御信号５４゜５５．５
６．　チャンネル選局信号５７．５８．動作モード制御
信号５９．音声制御信号等を各所定回路に出力する。ま
た、アンテナ６０から得られるＲＦ倍信号、チューナＡ
、６１に導かれ、デコーダ回路５３のチャンネル選局信
号５８で決定されたチャンネルを選局する。このチュー
ナ６１の出力６２はＩＰ検波回路６３に導かれ、ＩＰ検
波回路６３は、音声ＩＰ倍信号４．ビデオ信号６５を出
力する。ここで、音声ＩＦ信号６４は、音声回路６６に
導かれるとともに音声出力６７は音声切換旧ｌ路６８の
一方入力端に導かれる。音声切換回路６８の他方入力端
には音声選択回路６９の出カフ０が供給されている。そ
して、上記デコーダ回路５３の音声切換信号５４に従っ
て、音声用カフ１．７２が得られる。音声切換回路６８
の出カフ１は主画面スピーカ７３に導かれており、他方
の出カフ２はイヤホーン７４に導かれている。

Ｉ　Ｆ検波回路６３によって得られるビデオ信号６５は
ビデオ信号切換回路７５に入力され、このビデオ信号切
換回路７５にはビデオ信号切換回路８７からのビデオ信
号も供給されている。上記デコーダ回路５３の切換信号
５５に応じ、上記ビデオ信号切換回路７５はその出力に
選択的に主画面用ビデオ信号７７、副画面用ビデオ信号
７８を出力する。

また、チューナＢ、７９に得られたＲ　Ｐ信号からはチ
ャンネル選局信号５７の信号（−従い該当するチャンネ
ルが選択される。選択された信号８０はＩＰ検波回路８
１に導かれ、その検波出力８２は音声ＩＰ倍信号し音声
回路８３に供給される。

そして音声信号８４は、音声切換回路７４に導かれる。

図中、音声選択回路６９の他方入力は外部音声人力８５
である。

ここで、上記ビデオ信号選択回路８７に導かれたビデオ
８６と外部ビデオ信号８８とは、デコーダ回路５３によ
る選択信号５６に応じてビデオ信号選択され、ビデオ信
号、信号７６を得る。このように、同図のシステムにお
いては、チューナ人。

６１或はチューナＢ、７９で得られるビデオ信号に限ら
ず、外部入力、例えばＶＴＲ，ビデオディスク等の入力
信号８５．８８を扱うことも可能とする。

次にビデオ信号の処理について述べると主画面のビデオ
信号７７は、主画面輝度信号処理回路８９゜主画面色信
号処理回路９０に導びかれており、夫々の出力端に主画
面輝度信号９色差出力Ｂ−Ｙ９６゜ｒＬ−Ｙ９３を得る
。主画面制御回路９４は表示画像モードを制御する制御
信号９５．９６を上記主画面輝度信号処理回路８９．主
画面色信号処理回路９０に供給して制御動作を行う。ま
た、同期系につ（Ｘでは、主画面同期信号抽出回路９７
が入力ビデオ信号７７から水平同期信号ＨＭ　５ＹＮＣ
９８、垂直同期信号ＶＭ　５ＹＮＣ９９を分離する。

そして、副画面輝度信号７８は、副画面輝度信号処理回
路１００１副画面色信号処理回路１０１、同期信号抽出
回路１０２に供給される。

副画面ビデオ信号７８は、副画面輝度信号処理回路１０
０、副画面色信号処理回路１０１、同期信号抽出回路１
０２に供給されており、副画面側（財）回路１０３は上
記輝度信号処理回路１００９色信号処理回路１０１を制
御する信号１０４，１０５を発生する。上記副画面輝度
信号処理回路１００の出力である輝度信号１０６は、輝
度信号用〜Φコンバータ１０００でデジタル信号に変換
される。一方、副画面色信号処理回路１０１の出力であ
るＲ−Ｙ信号１０７．　Ｂ−Ｙ信号１０８はマルチプレ
クサ１１００によって所定タイミングでマルチプレック
スされるとともに、信号１０９は色信号用Ａ／Ｄコンバ
ータに導かれる、上記Ａ／Ｔ）コンバータ１０００．１
２００は、入力信号をサンプリング周波数φ５＝８８０
／＋−＋ｓ　（／ｕｓ　：副画面入力水平周波敷）で６
ビツトに量子化する。上記Ｎ勺コンバータ１０００の出
力１１１は、第１の輝度信号演算回路１３００によって
第１の相関演算がほどこされる。この第１の相関演算の
結果は輝度信号用フィールドメモリ１４００にストアさ
れる。フィールドメモリ１４００のデータは、アドレス
発生制御回路３１００の信号１１３によって制御され、
読み出されたデータはト記フィールドメモ１Ｊ１４００
の、力側で第２の輝度信号演算回路によって第２の相関
演算が行なわれ、この演算結果１１５はバッファメモ’
Ｊ１６００に導かれる。

このように、フィールドメモリ１４００の入出力側で２
段階にわたシ相関演算を行うことにより、前述の表に示
した様に多モードの映像の表示状態を設定し得る。

上記バッファメモリ１６００は所定の主画面周期で読み
出され、読み出されたバッファメモリ出力１１６はＤ／
Ａコンバータ１７００に導かれアナログ信号１１７とし
て取り出される。また、アナログ信号に変換された輝度
信号１１７はバッファアンプ１８００でアンプされ、輝
度信号切換回路１９００に出力される。− 一方、−上記マルチプレクサ１１００によってマルチプ
レックスされた色信号のうちのＲ−Ｙ、　Ｂ−Ｙデジタ
ル信号は、Ｎ勺コンバータ１２００で、デジタル変換さ
れる。デジタル変換される。デジタル変換された信号１
１０は、第１の色信号演算回路２４００で第１の相関演
算が行なわれそのデータがフィールドメモリ２５００に
ストアされる。このフィールドメモリ２５００から読み
出しだデータにより第２の相関演算がなされ、その演算
結果がバッファメモリ２７００を介してＦＬ−Ｙ用り／
Ａコンバータ２０００にＲ−Ｙ信号１１８が、Ｂ−Ｙ用
り／Ａコンバータ２１０にＢ−Ｙ信号１１９が導かれる
。そして夫々のＤ／Ａコンバータの出力１２０．１２１
はバッファアンプ２１００．２２００を経て色信号切換
回路２３００を介して出力回路３１００に導かれる。

なお、副画面水平同期抽出信号１（５ＹＮＣ１２２と垂
直同期抽出信号Ｖ　５ＹＮＣ１２３は副画面の各種のタ
イミング信号を発生する副画面タイミング発生回路２８
００に導かれている。そして、この副側１■タイミング
発生回路２８００の各種タイミング信号出力１２４は夫
々輝度信号のデジタル処理回路部分に供給される。

また、副画面表示の制御を行う制御信号は、デコーダ回
路５３の出力５９をもとにモード信月発生回路２９００
において各種モード信号１２５が発生される。

一方、主画面の水平同期信号１（Ｍ　５ＹＮＣ９８及び
垂直同期信号ＶＭ　５ＹＮＣ９９は、主画面の各種タイ
ミング信号を発生する主画面タイミング発生回路３００
０に導かれる。この主画面タイミング発生回路３０００
で発生する各種タイミング信号出力１２６は、夫々輝度
信号９色信号のデジタル処理回路部分に供給される。フ
ィールドメモリアドレス発生回路３１００は、その出力
１１３に従かいフィールドメモリ１４００．２５００を
副画面タイミング信号１２７及び主画面タイミング信号
１２８に従って制御する。

主画面タイミング発生回路３０００の出力信号１）Ｇ１
２９は主画面信号と副画面信号の信号の切換を行う切換
信号で、その各々は輝度信号切換回路１９００　。

色信号切換９回路２３００に導かれる。上記切換信号に
従って切換えられた輝度信号出力１３０９色信号出力で
あるＲ−Ｙ信号出力１３１　、　Ｂ−Ｙ信号出力１３２
は出力回路３２００を介してブラウン管１３４に供給さ
れる。また、主画面タイミング発生回路３０００から得
られた水平同期再生信号／ｕｎｕ　１３５　。

垂直同期再生信号／ｖｉｅＭの両再生同期信号は同期出
力回路３３００に導かれ、この同期出力回路３３００は
水平偏向信号１３７．垂直偏向信号１３８を偏向系回路
に出力する。

上述したようにして第１０図に示す本発明に係る画像信
号処理回路の実施例では、画像データの処理が行なわれ
る。本発明に係る画像信号処理回路は、多モードの画像
表示形態に対応してたモード別の画像データの処理を行
う。この多岐にわたるモード別の画像データの処理は、
フィールドメモＩＪ　１４００．２５００の夫々入出力
側において、第１の相関演算及び第２の相関演算を行う
ことで可能となる。このように、画像データに対して複
数回の相関演算を行なうことにより多モードの画像表示
が行なわれることは前掲の表に示すとおりである。

このことはモードによる演算の種別に応じて、フィール
ドメモリ１４００或は２５００のメモリ容部を増加する
ことなく多モードの画面表示を行ない得ることを意味す
る。この場合において、本実施例では、輝度信号９色信
号のデータ処理に際し両信号に対するアドレスを制御す
る制御手段に類似性をもたせアドレス発生回路の回路構
成を複雑としないで済む回路手段を講じである。なお、
上記相関演算は、水平方向、垂直方向のいずれの画像デ
ータに対しても行うが、水平方向に関しては１水期間に
データの書き込み、読み出しを行なうことが必要とされ
る。これは、水平方向の相関演算を行なうにあたり相関
演算の対象となるデータを抽出するために必要とされる
わけであるが、本実施例においては、１水平期間に２ラ
イン分のデータの読み出しを行なう。この水平方向の画
像データに対するデータのアクセスに供するアドレス発
生制御についても、多モードの画像表示に追随しイ！す
る回路構成をなす。これらの特徴は、本発明に係る画像
信号処理回路の実施例を示す第１０図中に示したブロッ
クに対応する４゛ロツク、特に破線部内の回路ブロック
を説明することで明らかにされるであろう。

第１１図は、第１０に示した副画面タイミング信号発生
回路２８００の回路ブロック内を詳しく示すブロック線
図である。上記副画面タイミング信号発生回路２８００
は、第１０図中の副画面同期信号抽出回路１０２で得ら
れる副画面の水平同期信号ｌｌ８ＳＹＮＣ１２３，垂直
同期信号ｖ８ＳＹＮＣ及び、副画面として供給された映
像信号が所定のカウンタの出力に同期し得る信号を有す
るか否かを判別する信号ｖｓ、に応じて、副画面を表示
するに必要な種々のタイミング信号を発生する。そして
、副画面表示に必要とされるタイミング信号は、フィー
ルドメモリ１４００．２５００等に対するアドレス信号
を発生する為の制御回路を制御するためのタイミング信
号、水平方向の画像データを記憶するラインメモリのア
ドレス及び書き込み制御信号、副面間の画像データを処
理する際の水平方向のデータ処理を行うだめのクロック
信号、垂直方向のデータを処理するだめのクロック信号
に大別される。

先ず、水平方向の画像データを処理をする際の基準クロ
ックについてみると、−万端に水平同期信号１（ｓ８Ｙ
ＮＣが入力され他方端に比較信号が供給され位相比較が
なされた同期信号ＨｓＳＹＮＣは、発振器２８０２に対
して同期信号として機能する。発振器２８０２は、水平
方向のタイミングを規定するクロックパルスφ５＝８８
０／ｕｓを発生する。この信号φ８は分周器２８０３で
２分周される。ここで、分周器２８０３の出力を反転し
た信号φｏ８とする。この信号φｏｓは、カウンタＣＴ
ＲＩ　２８０４にクロックパルスとして供給され、この
カラ／りｃＴＲ（１）　２８０４の出力は、水平タイミ
ング信号発生回路２８ｏ５に加えられる。水平タイミン
グ信号発生回路２８０５は、その出力の一つとして副画
面の水平位相を決める信号１（Ｒｌｒを発生し、この信
号は上記位置比較の位相比較基準信号として位相比較器
２８ｏ１に印加される。上記カウンタＣＴＲ（１）　２
８０４は、９段の分周回路で構成されており上記信号φ
ｓｏの立ち上が９に同期して４４０分周する。従って、
上記カウンタＣＴ）Ｌ　（１）の最終出力段には水平周
波数／ｕｓ、８段目の出力には２７Ｈ８の周波数が得ら
れる。上記水平周波数ｆＨ８の信号は、副画面の垂直位
相を決めるだめの垂直カウンタとして機能するカウンタ
ＣＴＩ（（７）２８０６に加えられ、上記水平周波数２
ｆＩＩｓの信号は所謂カウントダウン動作により垂直位
相の位相同期を行う回路のカウンタＣＴＲ（６１２８０
７に加えられる。また、上記水平タイミング信号発生回
路は、前述の水平位相を決める信号ｌ（Ｒｍｌ　Ｆ以外
に、前記カウンタＣＴＲ（１）　２８０４　、副画面を
ズームアツプする表示モードでのラインメモリのアドレ
スを発生するラインメモリアドレス発生回路２８０８を
制御するカウンタＣＴＲ（２）をリセットする信号ＨＩ
Ｌ８、及びラインメモリを制御するとともに副画面のモ
ードに従って、副画面データをフィールドメモリ１４０
０゜２５００に取り込むだめのタイミング信号ＨＴ（Ｉ
Ｉ、、　。

１１Ｔ２）を発生する。

なお、上記ラインメモリアドレス発生回路２８０８は、
供給されたモード信号に応じてカウンタＣＴＩＩ（］）
２８０４或はカウンタ（２１２８０９のパルスをカウン
トしてラインメモリに対するアドレス信号ＡＤｏ、。

ＡＤｏ２．　ＡＤｏ３を発生する。そして、上記水平タ
イミング信号発生回路２８０５で発生する信号ｌｌＲ８
及び垂直基準信号をうけて動作するフリップフロップで
構成されたラインメモリ制御信号発生回路２８１０は、
データの書き込み、読み出しを制御する信号Ｗ、Ｒ信号
を発生する。

次に第１１図において、垂直タイミング系についてみる
と、副画面の垂直同期信号Ｖ、　８ＹＮＣは同期信号巾
検出回路２８１１に供給される。この同期信号巾検出回
路２８１１は、印加された垂直同期信号Ｖ８８ＹＮＣの
パルス巾の期間、上記カウンタＣＴＲ（１）２８０４か
らのパルスをカウントし、このカウント値によって同期
信号とみなせる信号か否かを判別し、判別の結果、同期
信号とみなせる信号のみを位相比較回路２８１２に供給
する。この位相比較回路２８１２は、上記カウンタＣＴ
ｒｔ　（６１の出力をもとじ、位相比較パルス発生回路
２８１３で発生した比較パルスを入力とし、これを基準
の位相との位相比較を行ない上記カウンタＣＴＲ１６１
２８０７に対するリセットパルスを発生する。このリセ
ットパルスにより、水平同期信号２／Ｈｓを５２５分周
したパルスを上記位相比較回路２８１２の出力に得る。

この場合において、上記位相比較回路２８１２及び位相
比較パルス発生回路２８１３に印加′される信号Ｖ、は
、上記同期信号巾検出回路２８１１に印加した同期信号
Ｖ、　５ＹＮＣが、これを５２５分周して上記位相比較
パルス発生回路２８１３で発生するパルスと位相比較し
た際、容量誤差範囲にあるか否かを示す信号であり、容
量誤差範囲外のときは、上記同期信号巾検出回路２８１
１の出力で上記カウンタＣＴＲ１（１２８０７をリセッ
トする。いいかえると、同期１ｄ号が、ビデオゲーム等
でみられる不安定な同期信号か否かのモードを規定する
信号がＶｓである。このようにして、得られる垂直の基
準信号は、上記垂直カウンタＣＴＲ（７）２８０６にリ
セット信号として供給されるとともに、ラインメモリ制
御信号発生回路２８１０に供給される。そして、上記垂
直カウンタＣＴＲ（７）２８０６は垂直タイミング信号
発生回路２８１４に供給される。この垂直タイミング信
号発生回路２８１４は、フィールドメモリ１４００．２
５００の書き込みアドレス発生用カウンタのリセット信
号Ｖ↑とプリセットに供する信号ｖｉｏを発生する。即
ち、上記垂直タイミング信号発生回路２８１４は、副画
面の垂直方向の画像データの取込みパルスを発生する。

第１１図に示した副面タイミング信号発生回路２８００
は、上記したラインメモリに対するアドレス信号ＡＤＯ
Ｉ　、　ｋＤ６２　、　ＡＤｏ、等のラインメモリに関
する信号、副画面の垂直方向の画像データの取込パルス
ｖＴ　＋　”ｒＯフィールドメモリの水平方向のデータ
の取込みパルスとして機能する信号Ｈ！、φＡ等以外に
も、フィールドメモリのアドレスを制御するための制御
回路を駆動するパルス信号及びシリアル形態の副画面の
画像データをパラレル形態のデータに変換するだめの８
／Ｐ変換信号を発生する。

即ち、副画面の水平同期信号ｌｌ８ＳＹＮＣをもとに分
周器２８０３にφ５ｏ＝４４０７Ｈｓのパルスを得るが
、この信号φｓｏをもとにフィールドメモリ１４００．
２５００のフィールドメモリを制御する制御信号をカウ
ンタＣＴＪ３）２８１５．　　カウンタ（４）２８１６
．　　フィールドメモリ制御信号発生回路２８１７．　
　％縮小タイミング発生回路２８１８により発生する。

上記フィールドメモリ１４００．２５００にデータを７
ビツトずつ時分割してデータの授受を行う場合のタイミ
ング信号は、副画面の通常モード時には、カウンタＣＴ
Ｒ（３）２８１５で発生する。この信号としては、カラ
ムアトレスカローアドレスが（上位ビットか下位ビット
）を判定する信号、これに応じてフィールドメモリ１４
００．２５００のアドレスをコントロール信号、ライエ
ネーブル信号ＷＥ′等がある。一方、カウンタＣＴＦＬ
（４）２８１６は、副画面のデータの取り込みのモード
が水平方向（＝関して通常モードの半分、のモードに対
する画像データの時分害（する為のタイミング制御信号
を発生するだめのものである。ここで、データを％（＝
圧縮するモードでの副画面の画像データを時分割してデ
ータの授受を行うだめの制御信号は几データ縮小タイミ
ング発生回路２８１７を介してフィールドメモリ制御信
号発生回路２８１８に供給される。そして、このフィー
ルドメモリ制御信号発生回路２８１８は、通常モード及
び画像データを％（−圧縮して上記フィールドメモリ１
４００．２５００にデータを上位ビット、、下位ビット
に時分割して伝送する制御信号を発生する。

また、上記フィールドメモ、す１４，００，２５００　
＋−画像データをストアするには、＼シリアル形態のデ
ータに変換する必要がある。このデータ形態の変換の制
御信号は、主画面がアナログ信号表示でこれに副゛画面
を挿入する画像表示モードでは、上記匈データ種小タイ
ミング発生回路２８１７の出力をもとにＳ／Ｐ変換タイ
ミング信号発生回路２８１９　Ｉ−よって得られる。こ
こで、前述のモード表において、主画面に静止した画像
を表示した状態で副画面を挿入するモードｍ、’、ｍ、
；、ｍ３では、画像データ水平方向に１７８に圧縮され
ている点に注意を要する。

画像データを水平方向に１／８に圧縮してからデータを
シリアル形態からパラレル形態に変疎する場合には、信
号層ｏ−４４０／　ｕｓをクロッグ検分として動作する
カウンタ２８２０のカウンタ出力を入力とする１／８デ
一タ縮小タイミング信号発生回路２８２１でデータの変
換制御信号を得る。この制御信号は、上記Ｓ／Ｐ変換タ
イミング信号発生回路２８１９に供給される。この結果
、上記８／Ｐ変換タイミング信号発生回路２８１９の出
力には、前述の表に記したいずれのモードにおいても、
画像データをシルアル形態からパラレル形態に変換する
ためのタイミング制御信号を得る。なお、画像信号には
輝度１６号９色色信の両信号があるが、−ヒ記８．／Ｐ
変換タイミング信号発生回路の出力には、輝度信号（二
’＜−ｊ　する変換タイミング信号ＹｓＳ／Ｐ１色信号
（二対する変換タイミング信号Ｃ８Ｓ／／Ｐ　の両信号
を得る。

前述のようにして、上記第１１４＝示した鯖１１画面タ
イミング信号発生回路２８００におし）で、ＭＩＩｔ＋
川面の画像データの水平方向の画像データをラインメモ
リにストアするだめのアドレス信号ＡＤ０、。

Ａ　Ｄｏ２．　Ａ　Ｄｏ３を発生すると同時に、フィー
ルドメモ’Ｊ　１４００，２５００のアドレスを発生す
る為の種々Ｑ）霜制御信号を発生するが、これらの信号
発生手段（二つき、更に詳述する。

第１１図に示したｌＫ１１画面タイミング信号元生回路
２８００は、副画面の水平同期信号ＩＩ、　８ＹＮＣ、
垂直同期信号Ｖｓ　８ＹＮｃをもとにした基準クロック
信号によって、ラインメモリに対するアドレス（，４号
の発生、フィールドメモＩＪ　１４００，２５００　＋
二対する１ｌｉｌｌ制系、同期系の制御を行なう。この
場合、垂直１６１期引込に関係する回路であるカウンタ
ＣＴＩｔ　（６１２８０？。

同期信号巾検出回路２８１１．　　位相比較回路２８１
２゜位相比較パルス発生回路２８１３の詳細を第１２図
に示す。ここで、同期信号巾検出回路２８１１は、第１
１図に示すカウンタＣ’ｒＲ（＋）　２８０４のカウン
トパルスを印加された垂直同期信号期間にカウントし所
定数のカウントがなされない場合には、内部カウンタを
リセットし他の場合には、パルスＶｐをその出力に発生
する。また、位相比較回路２８１２゜位相比較パルス発
生回路２８１３は、垂直同期信号の安定度に応じたモー
ド信号ｖ８を受けて動作する０この場合、位相比較パル
ス発生回路２８１３は、位相比較パルスを位相比較回路
２８１２に供給し、この位相比較回路２８１２は、信号
２ｆｕｓをカウントダウンするカウンタＣＴＦＬ（６１
２８０７をリセットすると同時ζ二垂直の同期信号と利
用される信号ｖａｖ、ｐをその出力に発生する。

次に上記副画面タイミング信号発生回路２８００のライ
ンメモリアドレス発生回路２８０８でラインメモリに対
するアドレスＡＤｏ、　、ＡＤｏ２．　ＡＤ、）３が発
生するが、第１０図の輝度信号演算回路１３００に含ま
れるライ／メモリ構成を第１３図に示す。第１３図で、
副画面の輝度信号データを水平方向にストアするライン
メモリＬ、、　Ｌ、、　Ｌ、、　Ｌ、は、実質的には夫
々１水乎期間の遅延素子として機能する。そして、第１
１図で示したラインメモリアドレス発生回路２８０８で
発生するアドレス信４　Ａ　Ｄｏｌ　、　Ａ　Ｉ）。、
。

ＡＤｏ３のち、アドレス信号ＡＤＯ１はラインメモリド
、を、アドレス信号Ａ　Ｄｏ２はラインメモリＬ、をア
ドレスし、アドレス信号ＡＤｏ３はラインメモリＬ、及
びＬ４をアドレスする。夫々のラインメモリム１〜Ｌ４
ハ、４４ｏワード×６ピツトの容量を有するＲＡＭ　（
ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ　）構成とな
っている。上記ラインメモリＬＩ、Ｌ２の共通出力端信
号は他の上記ラインメモリＬ３．Ｌ、の入力信号となっ
ている。そしてｌ二記うインメモ’）　Ｌｓ　＋　Ｌ４
の共通出力端には、−ト記うイ／メモリＬ、、Ｌ、の共
通入力信号に対して２水平期間遅延した信号を得る。こ
れらのラインメモリＬ１〜Ｌ４によって、輝度信号デー
タに対するフィールド１４００の入力側で行なう副画面
の輝度信号の画像データに対する第１の相関演算の演算
対象データを得る。即ち、現ラインに対して２ライン遅
れた信号Ｔ、ｌライン遅れた信号Ｍ、現ライン信号Ｂの
第１の相関演算を行うに必要なデータが得られる。なお
、第１３図中の夫々のラインメモリＬｌ−Ｌ、には、上
記第１１図中のラインメモリ制御信号発生回路２８１ｏ
で発生する書き込み制御信号Ｗ、読み取し制御信号Ｒが
印加されてデータの授受の制御される。このようにして
、ラインメモリＬ、〜Ｌ、に対するアドレス信号ＡＤｏ
、　、　ＡＤｏ、　、　ＡＤ、がラインメモリアドレス
発生回路２８０８により得られるが、これらのアドレス
信号は、前述の表に示した画像モードに応じて異なる。

このことを第１４図を用いて説明すると、第１４図は第
５図中のラインメモリアドレス発生回路２８０８　、　
　ラインメモリ制御信号発生回路２８１ｏの詳細を示す
。

上記ラインメモリ制御信号発生回路２８１ｏは、７’Ｊ
ツ７”７ｏツブＦＦ　で構成されてラインメモリＬ、−
Ｌ、に対しデータの授受を制御する信号Ｗ、　　Ｉ’を
信号を発生する。一方、ラインメモリアドレス発生回路
２８０８は第１１図に示しだ４４０／Ｈ８をクロックパ
ルスとし水平タイミング信号発生回路２８ｏ５の出力を
リセットパルスとするカラ／りｃＴＪ、Ｉｔ２８０４　
、　カラｙ　タＣＴＲ（２）　２８０９　（７）　出ニ
アＬ！ｒ前述Ｊ’）ｍ像表示のモードを示すモード表の
モードに応じて切換える機能を有する。上記ラインメモ
リアドレス発生回路２８０８は、入力されたモード信号
に応じて、アドレス信号として規定する信号として供給
される上記カウンタＣＴＲ（１）　２８０４　、カウン
タＣＴＩ’ｔ（２）２８０９のカウント値をスリーテス
ト回路ＴＳ、〜ＴＳ、により選択的に出力する。これに
より、画像の表示モードに応じたラインメモリのアドレ
ス信号ＡＤｏ、　、　ＡＤｏ２　＋　ＡＤｏｓを得る。

このモードに応じたアドレス信号ＡＤｏ＋　＋　ＡＤｏ
ｌ　＋　ＡＤｏＢを発生することの必要性は、画面表示
モードに応じて、上記ラインメモリＬ、−Ｌ、に書き込
む画像データ量が異なることに起因する。即ち、通常の
画面表示モードの場合には、全面画に相当する画像デー
タをラインメモリＬ、〜Ｌ、に書き込むが、第７図に示
した様にズームアツプモード時には全画面の％に相当す
る画像データ（斜線で示した画面中央部の画１水データ
）しか上記ラインメモリＬ１〜Ｌ４に取り込まない。こ
のように画像表示モードが通常モードとズームアツプモ
ードとでは、上記ラインメモリに書き込む画像データ量
が異なり、両モード間で１水平期間の遅延線として機能
するラインメモリＬ、−Ｌ、にデータを書込む時間が異
なる。このデータの書き込み時間の相異による問題は、
上記ラインメモリアドレス発生回路２８０８に出力する
上記アドレスＡＤＯＩ　ＨＡＤ（Ｈ、ＡＤｏ３を両モー
ドで、スリーステート回路ＴＳ、、ＴＳ４　　で制御す
ることにより解消される。

上記アドレスＡＤＱＩ　Ｉ　ＡＤｏ、　ｌ　ＡＤＯ３の
番地の値は、第１１図に示したカウンタＣＴＲ（１）　
２８０４　、　　カラ／りＣＴＲ（２）　２８０９カウ
ント値を上記スリーステート回路’ｒｓ、、’ｒｓ４に
よって制御することにより異なる。

上記ラインメモリＬ１〜Ｌ４は、”ＩＩ”３がデータの
書き込みモード時にはラインメモリＬ２　＋　Ｌ４はデ
ータの読み出しモードとなるように、書き込みと読み出
しが割面１される。いま、ラインメモリＬ１が１き込み
を行なっている時には、ラインメモリＬ２は１水平期間
前のデータを読み出し、その１水平期間後にはラインメ
モリＬ、にはラインメモリＬ、のデータが書き込まれる
。この１水平期間後にラインメモリＬ４のデータを読み
出すことによって第２の相関演算の演算対象となる演算
対象データＴ、Ｍ、Ｂを得る。この場合、上記アドレス
ＡＤｏ＋　＋　ＡＩ）。、は上記カラ７　夕ＣＴＲ（１
）　２８０４　、カウンタＣＴＲ（２）２８０９で夫々
のプリセット値が異なるので、上記ラインメモリＬ、　
、　Ｌ、において書き込みモードと読出しモードとで画
像データの書き込み時間と読出し時間が異なる。しかし
、現データに対し２水平期間遅れた画像データを授受す
るラインメモリＬ、、Ｌ、に対しては共通のアドレス信
号ＡＤ０．を用いる。ここで、ラインメモリＬ３．Ｌ番
に対するアドレス番地を規定するカウンタは上記カウン
タＣＴＲ（１）　２８０４であり、このアドレスカウン
タとして機能するカウンタＣＴＲ（１）　２８０４は通
常の画面表示モードに対してアドレスを規定するカウン
タである。このアドレスカウンタＣＴＲ（１）２８０４
のカウント値に相当するアドレス番地に上記ラインメモ
リＬ１．Ｌ２の読み出し、アドレスを指定するように上
記スリーステート回路Ｔ８１〜ＴＳ、は動作する。この
ように、ラインメモリＬ１〜Ｌ４の読み出しアドレスは
、書き込みモード如何によらず通常の画像表示モードに
対応して７ドレスのカウント動作を行なうカウンタｃＴ
Ｒ（１）　２８０４によってそのアドレス番地が決めら
れる。そして、上記ラインメモリ制御信号発生回路２８
１０を構成するフリップフロップＦＦｌは１水平期間毎
のパルスＨ几Ｓをクロック信号とするので、上記ライン
メモＩＪＩ、、〜Ｌ４は１水平期間毎にデータの書き込
み、読み出しを継続する。この結果、画像表示のモード
によらず、上記ラインメモリＬ１〜Ｌ４は１水平期間の
遅延線として動作するが、との　゛場合においてデータ
の読み出しタイミングは上記カウンタＣＴＦＬ（Ｊ）　
２８０４のカウンタ値に依存する。

この為、前述第７図で示したように、画像表示モードが
、ズームアツプモードで％画面分の画像データを書き込
むような場合でも、データの読み出しは企画面分のデー
タを読み出すタイミングで読み出す。従って、ズームア
ツプモードでラインメモリＬ、〜Ｌ４に書き込んだ場合
、データを読み出して得るＴ、Ｍ、Ｂの第１の相関演算
対象データのデータ密度はデータの書き込み時の％とな
る。

このようにして、ラインメモリは、画像表示モードの相
違によるデータの書き込みの相違を、データを読み出す
ときには、一定の速度でデータを読み出すデータの処理
速度変換として機能する。

これは、上記カウンタｃ’ｒＦＬ（ｔ）　２８０４とカ
ウンタＣＴＲ（２１２８０９のプリセット値が異なるこ
とによる。

第１５図は第１１図に示した副画面タイミング信号発生
回路２８００で発生する水平方向タイミング信号を示す
タイムチャートである。水平タイミング系は８８０／）
ｌで発振する発振器２８０２の出力を２分周した４４０
１０＝φｓｏを基準として種々のタイミング信号を発生
する。水平タイミング信号発生回路２８０５で発生した
信号ＨＲ８は、１水平期毎のパルスで、カウンターＣＴ
Ｒ（１）　２８０４　、カウンタ、ＣＴｌｔ　（２）２
８０９のリセットパルスとして用いられるとともに、ラ
インメモリ制御信号発生回路２８１０＋ｋｉデータ縮小
タイミング発生回路２８１７　、　　フィールドメモリ
制御信号発生回路２８１８．５ｉデ一タ縮小タイミンク
信号発生回路２８２１に対する制動信号として用いられ
る。また、信号ＨＲＢＦ、　２／Ｈ８、／Ｉｌｌは垂直
の基準位相を決めるだめの動作に用いである。そして信
号”Ｔｌ　＋　１（？２は、水平方向の画像データのと
りこみタイミングを決めるパルスで、Ｈ，□は通常時の
ラインメモリＬ１〜Ｌ４に対する画像データの書きこみ
を、ＨＴ２はズームアツプモード時の画像データの書き
込みのタイミング決める信号である。

上記ラインメモリＬＩ””Ｌ４に画像データを書き込む
際、ライトメモリに対し書き込み制御を行うのがライン
メモ゛り制御信号発生回路２８１ｏのフリップフロラ７
’ＦＰ、の出力信号である。そして、ライン）　モＩＪ
　Ｌ、〜Ｌ２ニテーデー書き込む際のアドレスを決める
カウンタＣＴＲ（Ｌ）　２８０４　、　力’ｙ　ンタＣ
ＴＲ（２）２８０９のカウント値を同図中に示す。同図
で判るように、カウンタＣＴＲ（２）２８０９のカウン
ト初期値はカウンタＣＴＲ（１）２８ｏ４の初期値に対
して１１５進ませである。またカウンタＣＴＲ（２）２
８０９のクロック周波数はカウンタＣＴＲ（１）　２８
０４のそれに対し％としである。なお、上記信号Ｈ７ｒ
は通常の画像処環モード、　ＩＩ、はズームアツプモー
ド時の画像信号の処理に用いる。ここで、水平方向の副
画面の画像データの取シ込みパルスＨ，は、前述したモ
ード表で分類したモードによってきまｆｉ　、ＩＩＴ、
、ＩＩＴ。

（ｍ０＋ｍｊ＋ｍ、　＋ｍ２）　＋　ＨＴ、　（ｍ、’
　＋　ｍａ）　、・、−（８）の論理式で表わされる。

同様に、垂直方向の画像データの取り込みに関しても通
常の画像表示モードとズームアツプ表示モードとで、垂
直のデータの書き込みのタイミングが異なるが、このタ
イミング関係を第１６図に示す。同図中、信号Ｖ、は通
常モードでの垂直方向の画像データの取り込みタイミン
グを示し、ｖ２はズームアツプ表示モードのそれを示す
。即ち、このときの垂直方向の画像データの取り込みタ
イミングパルスＶＴ、、ＶＴ、とクロック信号１０ｓ　
ｌ　　カウンタ（７）２８０６のカウンタ番地との関係
を示す。この場合、垂直方向のデータの取り込みパルス
ＶＴは、モード表のモードに対応してｖ、：ｖＴ’ｌ（
ｍｏ＋ｍ、’　＋　ｎｕ＋ｍ、）　＋　ＶＴ、　（ｍ１
＋ｍ、　）　、、、、、、　（９）なる式で示される。

画像表示モードが縮小モード時においても垂直向のデー
タの取込のタイミングは規定される。しかし、水平方向
の画像データの取り込みに関しては縮小モード時には、
水平方向の画像データを縮小率に応じて離散的にデータ
を取り込む。前述のモード表でｍ；で表わされる％縮小
モードでは水平方向に画像データを％シ＝縮小する必要
があり、水平方向に画像を取り込むタイミングパルスも
通常モード時の％の周波数％ｆＨｓとする必要がある〇
のデータの取り込みタイミングパルスは％／、、、　、
！：する必要がある。これらの表示画像の縮小モードに
応じた水平方向の画像データの取り込みタイミングパル
スＶＴＯは、モード表に示しだ縮小モードを用いて次式
で表わされる。

Ｖｔｏ＝Ｖｙｔ　（３４７Ｉｌｌ　・ｍｓ＋３Ａ／ｕｓ
　＠　ｍ、　）　・−・（１１第１７図には、通常モー
ド時に水平方向の画像データを取り込むタイミングパル
ス１０ｓｓ　　３Ａの縮小モード時のタイミングパルス
％／Ｈ８１％の縮小モード時のタイミングパルス３Ａｆ
Ｈ８及びカウンタＣＴＲ（７）　２８０６のカウンタの
カウント値との関係を示しである。

このよ゛うにして、表示画像モードに応じて抽出され〜
勺変換されたデータは、上述のタイミングでフィールド
メモリ１４００　、２５００にとシ込まれる。

副画面の画像データの色信号は、色信号フィルドメモＩ
Ｊ　２５００の前処置である色信号演算回路２４００の
入力側でＲ−Ｙ　、Ｂ−Ｙ信号の２信号を時分割的にデ
ータをマルチプレクサする必要がある。この場合マルチ
プレクサ１１００は色信号を時分割的にマルチプレック
スし、Ｒ−Ｙ、Ｂ−Ｙ、Ｒ−Ｙ、Ｂ−Ｙ、・・・の順の
シリアル信号とする。このように色信号を、Ｒ−Ｙ信号
とＢ−Ｙ信号のシリアル形態に賛換するタイミングを輝
度信号との関係において第１８図に示す。第１８図で、
φｏｓは輝度信号をサンプリングする副画面タイミング
信号発生回路２８００の水平タイミング信号発生回路２
８０５で発生する信号である。

この輝度信号をサンプリングする信号φａｓに対して、
上記のような色信号をマルチプレックスするタイミング
は、第８図Ｃ二足すタイミングで行なわれる。

（フィールドメモリ１４００．２５００　）次に第１の
相関演算結果をストアするフィールドメモリ１４００．
２５００について述べる。

第１９図に輝度信号（二対する相関演算結果をストアす
るフィールドメモリ１４００．　　色信号に対する相関
演算結果をストアするフィールドメモリ２５００を示す
。上記輝度信号フィールドメモリ１４００において、輝
度信号はＳβ変換タイミング信号発生回路２８１９で発
生した制御信号に従がい、８／Ｐ変換回路１４１０によ
り画像データがパラレル形態に変換されて輝度信号フィ
ルドメモリ１４２０にストアされる。また、このときメ
モリのアドレスは、フィールドメモリ制御回路１４３０
により制御されるフィールドメモリアドレス発生回路１
４４０で発生する。そして輝度フィールドメモリ１４２
０データの読み出し時には第２の相関演算を行うために
データのり変換をＰ／Ｓタイミング発生回路’１４５０
によるタイミング信号に応じてφ変換回路１４６０によ
って行なう。また第１９図に示す相関演算されだ色信号
をストアするフィールドメモリ２５００は、Ｓ／Ｐ変換
回路２５１０でＳ／１）変換されたデータを色信号フィ
ールドメモリ２５２０にストアする。そして読出したデ
ータはＰ／Ｓ変換回路２５３０でシリアル形態のデータ
に変換する。

フィールドメモリ１４００　、１５００に対しては、ｌ
二記のようにデータをパラレル形態からシリアル形態に
変換する為のタイミング信号のほかに、アドレス上位ア
ドレス、下位アドレスを制御する制御信号、このアドレ
ス制御信号に応じてフィールドメモリ自体を制御する制
御信号、ライトイネーブル信号ＷＩｉが必要となる。

第２０図に上記フィールドメモリの制御を行なう第１１
図に示したフィールドメモリ制御信号発生回路２８１８
及び％データ縮小タイミング発生回路２８１７の詳細を
・示す。第２０図中、カウンタＣＴＲ（４）２８１６は
通常の画像表示モードにおける輝度信号に対する画像デ
ータをシリアル形態からパラレル形態に変換するための
タイミングパルスを２８０５の出力信号ＩＩＲ，でリセ
ットがかけられ、信号ＨＲｓに同期化されている。この
カウンタＣＴＲ（４）２８１６によりデータをシリアル
形態からパラレル形態に変換するパルス群ＳＰｏ、　Ｓ
Ｐ、　、　ＳＰ２．　ＳＰ、　。

ＳＰ、を得る。なお、との％縮小タイミング発生回路２
８１７のカウンタＣＴ　Ｉ’Ｌ（４）　２８１６は、輝
度信号を通常画像表示モードにおいて水平方向データを
月に縮小するような上記Ｓ／Ｐ変換タイミングパルスを
発、生する。上記フィールドメモリ制御信号発生回路２
８１８は、信号８８０／）Ｉｌｌ、４４０ｆｉｒｓの信
号をうけカウンタＣＴ　Ｒ（３）　２８１５の出力より
フィールドメモリを制御する信号を発生する。フィール
ドメモリは本実施例ではＤ　ＲＡＭを使用しており、こ
の制御するに必要な信号である。アドレスを制御するカ
ラムアドレスストローブ信号ＣＡＧ、　　ローアドレス
トロープ信号ＲＡＳ、アドレス信号を制征１するカラム
アドレスゲート信号ＣＡＧローアドレスゲート信号ＲＡ
　Ｇ及びライトイネーブル信号をフィールドメモリ制御
信号発生回路２８１８により得る。

第２１図に上述したカウンタＣＴ　ＩＮ（３）　２８１
５゜カウンタ（４）２８１６のパルスと上記輝度信号フ
ィールドメモリ１４２０に対するデータのサンプリング
制御信号系とのタイミング関係を示している。この図に
おいて、５Ｐｏ−８Ｐ４に示すデータのサンプリング間
隔が１品となっており、１つのデータをサンプリングし
て次のデータをサンプリングするまでにｌφｓｏの期デ
ータのサンプリングを停止している。データをＰ／Ｓ変
換するとともにデータの勺／ブリングに信号φｓｏ　１
周期の時間間隔をおくことは、フィールドメモリの処理
速度に対するバッファー作用といえる。なお、図中ＷＳ
Ｔは通常の表示モードにおいて水平方向の画像データを
局に縮小するタイミングパルスである。

通常の画像表示モードにおけ゛る、フィードメモリに対
するデータのＳ／４）変換についてみたが、次に画像表
示が縮小モードのときのデータのＳＡ）変換について述
べる。

通常の画像表示モードでは、フィールドメモリの記憶容
量を有効に使うため画像データの水平方向に関してはデ
ータを号に縮小する。本発明にあっては、表示画面を多
モードにわたり縮小し得ることは、前述の表に示した通
りである。表示画面の大きさを縮小゛するには画像デー
タを上記フィールドメモリにデータをストアする前に％
に縮小する（前述の表においてモードｍ；、ｍ、）。こ
の場合におけるデータのＳＡＰ変換するだめのタイミン
グ信号は第２２図に示、す回路により得る。第２２図に
％データ縮小タイミング発生回路ｊｓ２ｘ　、　８／Ｐ
タイミング信号発生回路２８１９の表示画面の縮小モー
ドに関する回路部分、カウンタＣＴ　Ｒ（５）　２８２
０を示す。第２２図で、力ｆｙ　：、ｙ　タＣＴ　Ｒ（
５）　２８２０は臀〇カウンタであり、φａｓをクロッ
クパルスとし、この間データを５個抽出するのでデータ
は％に縮小される。そして、副画面の水平周波数をもっ
ｔ＝−ｑＩＩＲ，カ＋Ｊセット信号となっており、この
カウンタＣＴ　Ｒ（５）　２８２０出力が％縮小タイミ
ング発生回路２８２１でゲートされ、表示モードが前述
の表でｍｒ。

ｍ３のモードの画像データの８／Ｐ変換タイミング制御
信号を発生する。即ち、同図中に図示したようにデータ
の％縮小タイミング信号ｓｐ、；、ｓｐ；、ｓｐ菖Ｓ　
ｐ；　、　８　Ｐ；　ＷＳＴ’を％データ縮小タイミン
グ信号＞色土回路２８２１に発生する。これらのタイミ
ング信号のタイムチャートを第２３図に示しである。な
お、第２３図において、上記タイミング信号のうちＳＰ
；、８Ｐ：については省略しである。

−ト記％データ縮小タイミング信号発生回路２８２１で
発生するタイミング信号Ｓ　Ｐ、；　、　Ｓ　Ｐ、’〜
ｓｒ：、ｗｓＴ’は、ＳＡＰタイミング信号発生回路２
８１９のスリステート回路ＴＳ、に導かれ、モード信号
ｍ、’＋ｍ３により制御される。ここで、スリーステー
ト回路ＴＳ、には、前述の表示画像のモードが通常モー
ドの場合のタイミング信号ＳＰ。、　ＳＰ、　、　ＳＰ
、、　ＳＰ３．　ＳＰ、　、　ＷＳＴが導かれており、
上記スリーステート回路ＳＴ、、ＳＴ２に印加される画
像モードに応じてＳ／Ｐ変換タイミング信号発生回路２
８１９の出力にｈ縮小、几縮小ＳＡ）変換タイミング信
号を得る。このようにして輝度信号に対する画像データ
の８７４１変換信号を得る。

一方、色信号データに対するＳ／Ｐ変換タイミンＳＰｓ
、ＳＰ、、ＳＰ、’及びフリップフロップＦＦｏの出力
Ｑ。

Ｑとにより作られる。上記フリップフロップＦＦ。

は、フィールドメモリ１４２ｏに対する輝度信号の画像
データの書き込み許可信号ＷＳＴの反転信号を入力とし
、信号ＨＲ，にょってリセットされる。このＦＦｏの出
力は、スリーステート回路Ｔ８．・Ｔ８．に対する制御
信号となっている。色信号は前述のマルチプレクサ１１
００によってＲ−Ｙ　、　Ｂ−Ｙ信号が交互にンリアル
形態となっているので、Ｓ／Ｐの変換のタイミングは、
輝度信号の場合のように隣接するデータのタイミングで
８．／Ｐ変換することはできない。即ち、色信号ではシ
リアルに几−Ｙ、Ｂ−Ｙ。

Ｒ−Ｙ、、、・・・・　というデータ群から、一つおき
にトＹ信号だけ、或はＢ−Ｙ信号だけを抽出しなければ
ならない。Ｒ−Ｙ信号、Ｂ−Ｙ信号の一方を抽出してし
かもそのデータをモードに応じて月、或は％縮小するか
は、第２２図中のモード信号シニよる。

このモード信号が表示画像のモード分類でｍｏ十ｍｏ′
のとき色信号データは３Ａ４二縮小されるが、この場合
のタイミングチャートを第２４図に示す。第２４図で、
信号φａｓの１周期毎にＲ−Ｙ、Ｂ−Ｙ　信号データが
くるが、データをＨに縮小することは、第２１図で示し
た輝度信号データのタイミングチャートから判るように
信号φｏｓ　１０クロツクの期間にデータＳＰ、〜ＳＰ
、に対応する夫々のデータを１ずつサンプリングするこ
とに相当する。第２４図に示す色信号データを局に縮小
する場合でも、信号φｏｓｌＯクロックからＲ−Ｙ信号
、　Ｂ−Ｙ信号を夫々１個抽出すれば色信号データ号に
縮小される。

同図において５ｐＯｃ’に応対する色信号データを例に
とると、クロックφｏｓの１０クロック期間の時刻Ａで
Ｒ−Ｙ信号データがサンプリングされているのでデータ
は％に縮小されていることになる。

同様にして５ＰＩＣ’　、　ＳＰ、Ｃ’・・・・・・Ｓ
Ｐ、Ｃ’に対応した色信号データは夫々％に縮小される
。この場合、タイミング信号８　ＰｏＣ’〜ＳＰ、Ｃ’
ｌ二対応し、データは［（Ｒ−Ｙ）、（Ｂ−Ｙ）、（Ｒ
−Ｙ）、（Ｂ−Ｙ）、（几−Ｙ）Ｊの順序のパラレルデ
ータ（二Ｓ／Ｐ変換される。そして、次のパラレル変換
されたデータの組は、前とは逆に［（Ｒ−Ｙ）　、（Ｂ
−Ｙ）　ｌ　（Ｒ−Ｙ）　、（Ｂ−Ｙ）　、（Ｂ−Ｙ）
〕の組となる。Ｓ／Ｐ変換された（Ｒ−Ｙ）と（Ｂ−Ｙ
）信号データの組は交互にいれかわる。なお、第２４図
において、時刻ＡでＲ−Ｙ信号をサンプリングし、その
ＩＬｓクロック後の時刻ＢでＢ−Ｙをサンプリングして
いるので、　Ｒ−Ｙ、Ｂ−Ｙ間の位相誤差を抑え得る。

Ｒ−Ｙ信号とＢ−Ｙ信号のサンプリング時間の時間差は
、最大でも時刻Ｅ、！：Ｐで２φｏｓ　　クロック期間
である。このように第２２図に示したＳβ変換タイミン
グ信号発生回路ではデータの縮小を行ないデータを離散
時に抽出するにも拘らず色信号Ｂ−ＹとＲ−Ｙのサンプ
リング時刻の差が小さく抑え、Ｂ−ＹとＩ’Ｌ−Ｙ信号
位相誤差の発生を抑えである。第２５図には表示画面モ
ードがｍｒ或はｍ３で、第２２図に印加されたモード信
号がｍ、’＋ｍ、の場合で、色信号データを５≦に縮小
する場合のタイミングチャートを示しである。

（第１の相関演算） 輝度信号に対するフィードメモリ１４００の入ヵ側での
水平及び垂直データに関す◎相関演舞については、既に
第５図、第８図を用いてその説明を行なった。第２６図
では、輝度信号１色信号の両信号に対する第１の相関演
算を統括的に説明する。

第２６図で、輝度信号演算回路１３００及び色信号演算
回路２４００のラッチ回路Ｌａｔｌ〜１２は、夫々デー
タをラッチするラッチ機能を有する。しかし、ラッチ回
路Ｌａｔ２０−Ｌａｔ　３１はクロックφとして印加さ
れるクロック信号φｓｏの１０ツク分の時間τだけの遅
延時間を有する等比的な遅延素子としての機能をもたせ
である。

まず、輝度信号に対する第１の相関演算について述べる
と、ラッチ回路Ｌａｔ　１〜３　の夫々には、（ｎ−１
）ライン図の画像デー’Ｊ’ｌ’ｙ、ｎライン図のデー
タＭｙ、（ｎ＋１）ライン図のデータＢＹが夫々導かれ
る。ここで、ラッチ回路Ｌａｔ２１の出力を基準時刻と
すると上記ラッチ回路Ｌａｔ２１の入カデータは時間τ
だけ時間が進み、ラッチ回路Ｌａｔ２２の出力データは
時間２τだけ遅れる。ここで、時間τの遅れに対して−
１，現時刻を０９時間τの進みに対して＋１の添字を定
義すると、第１の相関演算の演算対象はＢＯＹｔＭ＋ｌ
Ｙ　、ＭｏＹ、　Ｍ−、ｙ、　’ｒｏ、　　の５個デー
タで表現される。この５個のデータの関係を、表示画面
の画像データに対応させ、データのサンプル位置関係を
第２７図に示しである。上記第２６図中の輝度信号演算
回路１３００で、Ｋ１−に、は、図中に示した係数でデ
ータの重みづけを行なう機能を有する掛算回路である。

また、５Ｉ−８，は所定の加重がなされたデータを加算
する加算器である。加算器Ｓ４の出力はラッチ回路Ｌａ
ｔ８に導びかれ、加算器Ｓ、の出力はラッチ回路Ｌａｔ
　９に導かれている。そして、ラッチ回路Ｌａｔ７　　
には、画像データＭ。Ｙが導かれている。上記ラッチ回
路Ｌａｔ７〜９は、スリーステート回路をなしている。

この場合のラッチ回路Ｌａｔ７〜９のスリーステート状
態は、モード信号、クロック信号φθ８等によって淀ま
る。これらのラッチ回路Ｌａｔ７〜９の出力をワイヤー
ドオアした信号が、輝度信号に対する第１の相関演算結
果のデータＹＭＩである。この演算結果データＹＭＩは
、前述のモード表によるモード分類に従かうと次式の論
理式で表わすことができる。

ＹＭＩ−（Ｍｌ＋Ｍ２　）ＭＯ＋４）（［０，２５（Ｍ
＋ｔｙ　＋　Ｍ−ＩＹ）＋　０．５　Ｎ［ｏｖ　）＋（
Ｍ、＋Ｍ３）　（ｏ、１２　（Ｍ＋ＩＹ　＋Ｍ−ＩＹ　
＋ｔ３０Ｙ　＋ＴＯＹ）　＋０．５Ｍ０Ｙ　）・・・・
・・・・・０υ 一方、色信号演算目録１４００についてみると、色信号
ではＩ’Ｌ−Ｙ信号とＢ−Ｙ信号とを抽出して演算を行
なう必要がある。色信号演算ではＲ−Ｙ信号、Ｂ−Ｙ信
号が時間τ毎に伝送される中から、いずれ一方の信号に
対して時分割的演算を行なう。

このため水平方向データに関しては、基準時刻のデータ
（Ｍｏｏ）　、これより２τ遅れた信号（Ｍ−ｔｏ）−
２τ進んだ信号（Ｍ＋、ｏ）を演算対象とする。　そし
て色信号に対する第１の相関演算結果Ｃ旧は、ラッチ回
路ＬａｔｌＯ〜１２の出力をワイヤードオアシス得る。

この色信号に対する第１の相関演算結果ＣＭｆは次式で
示される。

ＣＭＩ＝　（Ｍｔ＋Ｍｚ）Ｍａｙ　＋　（Ｍｏ＋Ｐｉｑ
）（０，２５（Ｍ＋ｌＹ　＋Ｍ−ＩＹ　）＋０．５Ｍ０
Ｙ　）　＋（Ｍｌ　＋Ｍｓ）　（０，１２５（Ｍ＋ＩＹ
　＋Ｍ−＆Ｙ＋　Ｂ６ｙ　＋　ＴＯＹ）　＋　０．５　
ＭＯＹ　）　　　−−−（ｔｌなお、第２６図において
、掛算回路にで行なわれるデータに対する加重係数は０
．５．０．２５，０．１２５を設定しているが、これを
構成するためＣ二は、ビットシフト法による加算器で所
定の係数を決める回路構成とすればよい。また、演算結
果としてのデータは６ピツトにまるめており、最終出力
データＹＭ）　＋　ＣＭ　Ｉは６ビツトのデータとなっ
ている。

このように、創成（８）　、　（９）で示される画像デ
ータの第１の相関演算は、等測的には周知のくし形フィ
ルタ特性を有するフィルタ効果を画像データに及ばず。

（Ｓ／Ｐ、Ｓ／Ｐデータ変換時のタイミング信号の発生
） このようにデータ処理して得られた第１の相関演算の演
算結果は、前述のように、輝度信号データはフィールド
メモリ１４００に、色信号データはフィールドメモリ２
５００にＳＡＰ変換された後にストアされる。そして、
更に第２の相関演算を行うため、これらフィールドメモ
リ１４００　、２５００にストアされたデータは読み出
した後にデータのＰ／Ｓ変換を行う。このことは、既に
第１９図を用いて説明したが、第２８図にデータのＳＡ
Ｐ　、　Ｐ／Ｓ変換を行なう回路の詳細を示す０第２８
図において、ＳＡＰ変換の対象となる輝度信号データは
６ビノト構成のラッチ回路Ｌａｔ１４１１〜１４１５に
導かれる。

これらの各ラッチ回路には、Ｓ／Ｐ変換タイミング信号
発生回路２８１９で発生する変換タイミングパルス８Ｐ
ｏ、ＳＰ、が導かれてお１す、ラッチ回路ＬａｔＬ１１
１〜１４１５の出力は３０ビツトからなるラッチ回路Ｌ
ａｔ　１４１６に供給されている。このラッチ回路１４
１６のクロアク信号としては、上記Ｓβ変換タイミング
発生回路２８１９で発生する信号ＷＳ　ＴＹが与えられ
ている。このラッチ回路Ｌａｔ１４１６の３０ビツトの
出力に８７Ｐ変換された画像データを得る。このＳ／Ｐ
変換された信号データレートは、Ｓ／Ｐ変換する前のデ
ータレートに比べ、画像表示モードがｍｏ＋　ｍ、；で
示されるモードの時は２゜であり、ｍ；＋ｌｌｌ５モー
ドにおいては’Ａｏとなる。このことは前述のモード表
において表示モード力や、　ｍｌ、　ｍ、のときに水平
方向のデータに対し１１ｄｉ＝％とじ、表示モードがｍ
、’　、　ｍ、のときにｌ１ｄｉ＝％とし★ことに対応
する。

てみると、略輝度信号に対するＰ／８変換回路と同様の
回路構成となっている。色信号のデータの８／Ｐ変換タ
イミング信号は、スリーステート回路Ｔ８により画像表
示モードによって制御あれる。

即ち、画像表示モードがｍ、　＋　ｍ２の場合は、ＳＰ
。ｙ〜５Ｐ４ＹをＳ／Ｐ変換タイミングパルスとして用
い、モードが（ｍ、　十ｍ２）の場合（表示モードがｍ
ｌ、　Ｉｎ。

以外の場合）にはｓ　ｐｏｃ　’〜ＳＰ、Ｃ’をＳ／Ｐ
変換のタイミング信号とする。つまり、輝度信号データ
に対するＳβ変換タイミングパルスを画像表示モードが
ｍ、＋ｍ！の場合色信号データに対するφ変換タイミン
グ信号とじでも用いられる。本来輝度信号に対し色信号
の信号データ密度は％であり′ψ変換するタイミングが
異なるが、輝度信号に対する８／Ｐ変換タイミング信号
を色信号データをＳＡＰに変換するタイミング信号とし
て用いて回路素子数を削減する為、本実施例では輝度信
号系と色信号系に対するＳＡＰタイミング発生回路を分
離しない回路構成としである。このように、輝度信号・
系と色信号系に対するＳ／１）変換のタイミングｆ占号
回路を表示モードに応じ共有し得ることは、回路素子を
削減し得るととも（：、輝度信号に必要とされるデータ
の縮小係数を必要とする色信号の縮小係数の組合せが回
路構成を複雑にすることなく容易（二満足され画像表示
モードを多く設定し得る。なお・、８／Ｐ変換された画
像データに対するデータの授受を行なうフィールドメモ
リ１４２０．２５２０は、各々本実施例では２１１．２
にビットの同一構成のもυ）を使用しである。

このフィールドメモリ１４２０．２５２０１：対し第１
の相関演算を行い画像データ＆　Ｓ／Ｐ変換するときの
データのサンプリング回路について上記したカ１、第２
の相関演算を行うためにストアしたデータを読み出しＰ
／８変換する場合（二ついて次に述べる。

上記人イールドメモリ１４２０．２５２０にストアされ
たデータは、第２の相関演算を行う為に輝度信号データ
はＰハ変換回路１４６０で、色信号データはＰ／Ｓ変換
回路２５３０でデータのＰ／Ｓ変換が行なわれる。そし
て、上記Ｐ／Ｓ変換回路１４６０．２５３０でのデータ
のＰ／Ｓ変換のタイミング信号はＰ／Ｓタイミング元生
回生回路１４５０生する。

第２９図に上記Ｐハタイミ／グ発生回路１４５０の詳細
を示す。Ｐ／Ｓタイミングパルス発生回路１４５０は本
質的（＝はシフトレジスタで構成され、前述の第２０図
で説明し九ｓ、／ｐ変換タイミング信号発生回路で発生
した８／Ｐ変換タイミング信号ｓｐ、と信号φ。８を入
力とし、出力データＳ１．　Ｓ２．・・・・・８１Ｇ　
を発生する。第３０図にそのタイミングチャートを示す
。

（フィールドメモリの制御信号の発生及びフィールドメ
モリのアドレス制御「メアドレス発生）いままでに、フ
ィールドメモリに画像データの授受を行なう場合の、デ
ータのＳ／Ｐ変換、　Ｓ／Ｐ変換について述べたが、次
にフィールドメモリのアドレスを制御するとともＣニア
・ドレス信号を発生する回路、第１９図中のフィールド
メモリ制御回路１４３０、　　フィールドメモリアドレ
ス発生回路１４４０について、特に表示画像モード別に
どのようにアドレ、スが制御されるかについて、フィー
ルドメモリ制御回路１４３０及びフィールドメモリアド
レス発生回路１４４０の詳細を示す第３１図を参照して
説明する。

第３１図中のフィールドメモリ制御回路１４３０のシフ
トレジスタＳＲ，は前述の第１１図に示した水平カウン
タＣＴ　Ｒ（１）　２８０４の出力φｔをクロック信号
とし、前述の第９式で表される信号ＶＴを入力とする。

このシフトレジスタＳＲ，の出力（Ｃ，Ｄ。

Ｅ）と、前述のモード表でＨｄｉ＝％　とするモードを
選択するモード信号（ｍ：　＋　ｍ、　）　　と相　リ
、プリセットデータ取込み信号Ｐ＋Ｇ、データプリセッ
ト信号ＰＧを得る。また１、ラインデータの抽出のタイ
ミングを規定する信号で、第１０式で表される信号ｖＴ
０はシフトレジスタＳＲ，ｌ二人力される。このシフト
レジスタＳＲ，の出力Ｂ、Ｅとより上記フィールドメモ
リの書込みアドレスカウンタＣＴＲ（Ｗ）のプリセット
信号ＰＧ’を得る。なお、第３２図に上記信号φｔ、Ｖ
Ｔ、ＰＴＧ、ＲＧ、ＶＴｏ、　ＰＧ’　ツタイミングチ
ヤードを示す。

フィールドメモリにストアされたデータを曹き込む場合
にアドレス決定の要因としては、表示画像がズームアツ
プモードか否かということと、表示画像を静止させるこ
と等があげられる。

第３３図はフィールドメモリのアドレス領域を表示図面
に関係して示した図で、第３３図（ａ）は例えば、画像
表示モードがｍ、のモードの場合の全アドレス領域を示
し２２０Ｈ（Ｈ：　１ラインを示す）分に対応するアド
レス領域を示す。この場合、副画面の縮小データは斜線
部分のアドレス領域にストアされる。また、第３３図（
ｂ）には表示モードがｍｒの場合におけるフィールドメ
モリのアドレス領域を示し、この場合副画面の縮小デー
タは斜線部の領域のアトにスにストアされる。第３３図
で（ａ）と（ｂ）を比較すると判るように、（ｂ）に示
した領域の方が狭い１１０１１分の領域しかもだ逐い。

これは、ｍ１′モードでは、画像データの取り込みを第
１７図に示したように全画面の切出し部分について行う
ため画像データ量が少ないことになる。この場合、ズー
ムアツプした画像を得るには、フィールドメモリの出力
側でデータの補間を行う。このように画像に対するズー
ムアツプを行なうにも拘らず、フィールドメモリの容量
が少なくてもよいのは、フィールドメモリの入出力側で
２度にわたって相関演算を行うことによる。

第３３図（ａ）　、　（ｂ）に斜面で示したような副画
面の画像データの書き込みは、主画面に対する画像デー
タの書き込みを行なった後に、斜面部分以外のアルドレ
スをスキップさせることにより行う。このようにして、
主画面の画像データが書き込まＪｔだ上に、更にデータ
をフィールドメモリ（−書き込む。

このようにしてフィーベルトメモリに書き込まれたデー
タを通常モードのアドレス指定で読み出すことにより、
主画面に副画面が挿入された画像を得る。

上述したアドレスのスキップについて四明するに−Ｆ記
副画面のアドレス制御に第３．２１図に示した信号が関
係する。

第３１図のフィールドメモリ制御回路１，１３０゜フィ
ールドメモリアドレス発生回路１４４０において信号Ｒ
Ｇは１３段の分周回路からなるフィールドメモリ書き込
みアドレス発生カウンタＣＴＲ（Ｗ）のリセット端子に
導かれている。′また、プリセットデータ取込信号Ｐ＋
ＧはバッファＴＳ１４４１の制御端子に導かれると共に
グー）　１４４２．１４４３及びラッチ回路Ｌａｔ１４
４４のリセット端子に導かれている。

グー）　１４４２の出力はバッファ１４４５の制御端子
に導かれており、プリセットデータＰＲ８をアドレスカ
ウンタＤｗ、　　に導く。このプリセットデータは、副
画面の画像データがストアされるスタートアドレスを決
めるもので本実施例では＋２３５６番地としである。ま
た、上記ゲート１４４３の出力は、バッファＴＳ１４４
６を制御しスタートアドレス（＋４６９２）を上記アド
レスラインＡＤｗ、に導く。第３２図で示した信号ＰＴ
Ｇが「０」の領域ではアドレスラインＡＤｗ２がアドレ
スラインＡＤｗ、につながれる。アドレスラインＡＤ、
、は加算器８１４４７に導かれている。、副画面の画像
データを書くため第３３図のようにアドレスをスキップ
させるためのスタートアドレスデタ＋２４は、アドレス
を＋２４スキツプさせるためにラッチ回路１４４４に導
かれる。このラッチ回路Ｌａｔ　１４４４の出力は加算
器Ｓ　１４４７　に導かれ、この加算器の出力は、カウ
ンタＣＴ　）ｔ　（Ｗ　）のプリセット端子に導かれて
いる。このカウンタＣＴＲ（Ｗ）のプリセットゲート信
号は、第３２図に示す信号ＰＧ’とＰＧ論理和ＰＧ’＋
ＰＧにより得られる。また、アドレスカウンタＣＴＲ（
Ｗ）の入力信号は、（ＶＴ（ｍ；＋ｍ、）　＋ｖ’Ｉ’
。）　）（’Ｉ’　−Ｗ８ＴＹの論理演算によりゲート
回路１４３１の出力から供応される。

一方、フィールドメモリの読み出しアドレスＡＤＲはバ
ッファＴ８１４４Ｂを介し、信号ｗｇ’により選択出力
される。この切換え１：より、１１１期間内（−１ＩＩ
Ｉ分のデータの書き込みと２０分のデータの読み出しが
可能となる。このように１１１期間内に１　ｔｉのデー
タのストア以外に２０分のデータの読み出しが行なわれ
るのは、後述する第２の相関演算を行う際に、３ライン
分のデータ（Ｔ。

Ｍ、Ｂ）を必要とすることによる。いいかえると、１　
ｔｔ期間内に見かけ上ｌＨ分のデータを書きながら２０
分のデータを読み出すアドレスの制御を行なうことで、
フィールドメモリの入出力倶１での２−ドを多岐に設定
し得る。

なお、フィールドメモリのアドレスはバッファＳＴ　（
Ｌ）　、　ＳＴ　（Ｈ）を介して出力される。この場合
、上位ビットのアドレスは８Ｔ（Ｈ）を介し、下位ビッ
トのアドレスは５Ｔ（Ｌ）を介して出力されるが、この
切換制御は第２０図に示したＳ／１）変換タイミンダ制
御信号発生回路２８１８の信号ＣＡＧ　、　ＲＡＧによ
って制御される。

−また、第３１図のシフトレジスタＳＲ，の入力に画像
を静止するモードの制御信号が入力されるとゲート回路
１４３２が閉じられる。これにより、フィールドメモリ
に対する書き込み許可信号である信号ＷＥが遮断される
。この結果、フィールドメモリに対する画像データの書
き込みが停止される。

この場合において、ｌ垂直画面分の画像データの途中で
データの書き込みを停止しないように、垂直期間の基準
信号である信号ＶＩｔＳによってリセットする。このよ
うにして新たな画像データの書き込みを停止した状態で
、画像データの読出しを継続することで、静止した画像
表示がなされる。

（主画面のタイミング信号発生） 次１′−１主画面の表示ζ二関する種々のタイミング信
号を発生する主画面タイミング発生回路３０００の詳細
を第３４図を用いて説明する。

第３４図において、主画面の水平同期信号ＨＭＳＹＮＣ
は位相比較器３００１に導かれ、また、この位相比較器
３００１には、水平フライバック信号ＨＦ　Ｂが加えら
れている。位相比較器３００１の出力は発振器３００２
に導かれ、水平同期信号１１．５ＹＮｃと水平フライバ
ック信号ＨＦＢとの位相差が零となるような制御が位相
比較器３００１で行なわれる。

上記発振器３００２の発振周波数φｍはφｍ＝８８０／
ｉ＋Ｍ（／、、、主画面水平周波数）で、この信号は几
分周回路３００３に導びかれる。そして、この分周回路
３００３の出力φｍ（１は、９段の分周段からなる主画
面水平カウンタＣＴ　ＲＱ１３００４に導びかれ、この
カウンタＣＴＲＱＩ）の出力は主画面水平タイミング回
路３００５に導かれている。また、上記カウンタＣＴＲ
（ｌＱは、信号ｆＨＭ、２ｆＨＭの夫々を垂直かウンタ
ＣＴ　Ｒｃ！ｌ３００６　、同期再生用（Ｄ垂直ｆｙウ
ンｐｃＴｎ（７）３００７の出力に導かれている。また
、更に上記カラ／りＣＴＲα０）３００４の出力は主画
面の垂直同期検出回路３００８にも導びかれる。上記カ
ウンタＣＴ　Ｒ（２０１３００６は、９段の分周段から
なるカウンタで、所定段の出力が主画面タイミング発生
回路３００８に導ひかれている。

そして、垂直同期信号ＶＭ８ＹＮＣは、上記垂直同期信
号検出回路３００８で垂直同期検出が行なわれ検出信号
ＶＰＭを得る。

上記カウンタＣＴ　ＲＱ１３００７の出力は、ｆ自己リ
セットパルス発生回路３００９に導かれ、この自己リセ
ットパルス発生回路３００９はモード信号ｖ８によって
制御され、自己リセット信号、比較くζルスを垂直同期
引込回路３０１０に出力する。そして上記垂直同期引込
回路３０１０は、モード信号ｖＭによって制御され垂直
のリセット信号ＶＲＭを発生するとともに、同期出力回
路３３００　ｉ二垂直ドライブ信号／ＶＤＭを供給する
。

また、ヱ記カウンタ主画面水平カウンタＣＴＲ。

Ｑ１３００４の出力は、水平ドライブ信号発生回路３０
１１１−導かれ、ここで水平ドライブ信号／ＩＩＤＭを
発生しこの信号は上記同期出力回路３３００に供給され
る。

上記主画面水平タイミング回路３００５及び垂直画面タ
イミング３０１２の出力は、出カバソファアドレス発生
回路３０１３　、副画面の表示に特殊効果をもたせる表
示効果信号発生回路３０１５及び出力段でアナログ信号
切換信号ＤＧを発生するアナログ切換制御回路３０１４
に供給されている。

第３４図に示した主画面タイミング発生回路３０００で
、位相比較器３００１は、垂直同期検出回路３００８に
供給される表示モードがｒｒｌｏｓ十ｍＩｏ　のとき、
位相比較回路３０１１を非動作状態とする。この表示モ
ードの場合、上記発振器３００２は中心周一波数でフリ
ー発振する。これにより表示画像を静止状態で表示した
場合に、上記発振器３００２をフリー発振させて同期信
号を内部回路で発生させる。

即ち、静止状態で画面表示する場合には継続的に一フリ
ーラン状態での発振器２０００の出力信号によネルを変
化させても表示されている画像に影響が及ぶのを防止す
る。

また、垂直同期引込回路３０１０に印加されるモード化
ＲｖＭは、扱う同期信号が垂直同期引込回路３０１０の
引込み範囲にあるか否かを判別する信号でありＶＭ＝Ｏ
のときには、カウンタＣＴＲ（至）３００７゜垂直同期
引込回路３０１０　、自己リセットパルス発生回路３０
０９で行われる所謂カウントダウン動作により同期系の
信号がつくられる。そして、上記モード信号ｖＭは、上
記モード信号喝、＋ｍ、ｏに優先して同期系を外部同期
とする。いいかえると、表示画像停止モード及び印゛加
された同期信号が上記垂直同期引込回路の引込範囲以外
にあるときは、カウントダウン動作によって内部で同期
信号を発生する。第３５図に主１画面の同期信号を内部
同期（二より得る為のカランにダウ／動作に関係する信
号のタイミングチャートを示す。図中、ＴｏＭは比較パ
ルスを示す。同図から判るように垂直ドライブ信号／Ｖ
Ｄ−のドライバパルス巾は１１．５　ＴＨＭ　（ＴＩＩ
Ｍ　：主画面の水平周期）としである。

主画面の同期信号系の信号は上記のようにして決められ
るが、表示装置の水平出力回路にあわせて水平ドライブ
パルス／ＨＤＭと上記カウンタＣｉ’　Ｒ（１０）３０
０４の出力／ＨＭとの位相差Ｔｘとパルス巾ＴＷ＋垂直
同期引込回路３０１０　、水平ドライブ信号発生回路を
第３６図に示すように構成することで可変にし得る。第
３５図６示した回路構成を有する水平ドライブ信号発生
回路３０１１のモノステーブルマルチパイプレータＭＭ
の時定数を決めるコンデンサＣＸ、Ｃ，の容量値を制御
することで、上記位相差ＴＸ＋パルス巾Ｔｗが制御され
る。この信号／ＩＩＭと水平ドライブ信号／ＩＩＤＭと
の位相差Ｔｘ、パルス巾が制御′される信号／）ＩＤＭ
との関係を第３７・図：ン示した。

（表示画面の水平、垂直表示位置規定）次に、主画面タ
イミング発生回路３０００は、表示画面の水平及び垂直
方向に関する位置規定を行なう信号を発生するが、この
ことについて説明する。

先に第４図で述べたように、副画面の表示位置は同図の
ｐ、−ｍｐ、で示された位置に表示を設定しである。い
ま、例えば右隅の位置に画面表示を行うことをＰ１＝１
という論理式で表わすことにし、他の位置Ｐ２〜Ｐ４に
ついても同様に定義するものとする。そして、第３４図
中の主画面水平タイミング回路３００５は第３８図に示
すように、水平方向のリセット信号ＨＭ　Ｉｔをもとに
、第４図に示した表示位置に応じて、水平方向の表示位
置を規定する第３８図のタイミングチャートに従う信号
Ｔｌｌ　ｌ　Ｍ〜ＴＨ４Ｍをもとに次式の論理式で示さ
れる水平方向の表示を規定する信号ＧＭＨ’を発生する
。

ＧＭＨ’＝　ＴＩＩＩＭ　ＣＰｓ　＋　Ｐ４　）ｍｏｌ
　＋ＴＨ２ｕ　（ＰＩ　＋Ｐ２　）ｍｏｔ　＋ＴＨ！＋
１１　（Ｐｓ＋Ｐ４）ｍ０２＋Ｔｏ４Ｍ（Ｐ１＋Ｐｔ）
ｍｏ２＋Ｔｎａｕ　（ｍｔｏ十ｒｌｌｏｇ）・・・・・
・・・（ｌ漕 一方、垂直方向の位置規定についてみると、垂直画面タ
イミング回路３０１２は、第３９図のタイミングチャー
トに従かう信号ＴＶＩＭ＋〜Ｔ　Ｖ４　Ｍ　をもとに次
式の論理式で示される垂直方向の位置規定を行う信号Ｇ
ｙｙを発生する。

ＧＭＶ＝ＴＶ＋Ｍ　（Ｐｓ　＋　Ｐ４　）ｍｏ１＋ＴＶ
！ｖ　（Ｐ、　＋Ｐ、　）ｍａｔ　＋　Ｔｙ３（１’３
＋Ｐｎ）ｍｏ２＋Ｔｏ＋（Ｐｔ＋Ｐｔ）ｍｏ２＋　ＴＶ
４Ｍ（ｍ１Ｇ　＋　ｎ１ｏｓ）・・・・・・・・Ｉ 上記の論理式で示される表示画面の水平方向を規定する
信号ＧＭＨ’と垂直方向の規定を行なう１ご号Ｇｙは、
両信号の論理積をとることにより表示領域がきめられる
。

（表示効果、アナログ信号との切換） 第４０図は出力バッファアドレス発生回路３０１３゜ア
ナログ切換信号発生回路３０１５．及び表示効果信号発
生回路３０１５の詳細を示す。出力バッファアドレス発
生回路３０１３のゲート回路ＡＮＤ、は、上記水平方向
の表示位置規定を行う信号ＧＭ、、／と垂直方向の表示
位置、規定を行なう信号Ｇ％ＪＶとの論理積の論理演算
を行ない、表示画面の表示位置を規定する信号ＧＭＨを
出力する。この信号ＧＭＨはシフトレジスタ５Ｒ３１に
入力され、このシフトレジスタ５ｒｔ３１の出力はカウ
ンタＣＴＲ３υに加えられている。カウンタＣＴＲ（ｌ
υは、９段からなるカウンタで、上記シフトレジスタの
Ａ−Ｂ出力論理演算結果アメモリの読出しアドレス信号
を発生する。

また、出力バッファアドレス発生回路３０１３の出力バ
ッファアドレス発生回路３０１３は、第７図のモード信
号発生回路２９００で発生した信号のうち、画面表示を
アナログ表示で行うか、画像データをデジタル処理した
画像表示を行なうかの選択信号ＭＥに応じ、ゲート回路
ＡＮＤ、を閉じる。このゲート回路ＡＮＤ、の論理値を
１水平期間において一アナログを表示する期間とデジタ
ル信号を表示する期間とを制御するか否かの制御信号Ｄ
’Ｇとして用いる。また、シフトレジスタ５ａ３２の出
力には、上記信号ＧＭｖに対し１水平期間位相の遅れた
信号ａｖｖ’を発生する。この信号ＧＭｙ　’は、画面
表示を行なう場合に、略ＩＨ期間はデータの演算に時間
を要するので実際の画像表示は、実際には２　Ｈ遅らせ
て行なう為の制御信号として用いる。

（表示効果） 表示効果としては、本実施例では副画面の表示を瞬時に
表示するのではなく、徐々に扉が開くような表示方法を
行なっている。

表示効果信号発生回路３０１５において、表示効果を行
なうだめの時間基準信号としては、主画面での１垂直期
間のパルス幅を有する信号ｖｒｔＮｔを用いである。こ
の信号ＶＲＭが入力されたカウンタＣＴ　Ｒ３ＱＱの２
段用出力、３段目出力はス（ノチＳＷによる外部コント
ロール信号によって選択的に切換えられる。いま、スイ
ッチＳＷを電源側（＝接続したとすると、ゲート回路０
１’Ｌ、の出力信号ＣＰＮＶはイ５秒のクロック信号と
なる。また上記スイッチＳＷをアース側にすると不秒の
クロックパルスを得る。上記信号ＣＰＮｖは、表示効果
を行なうことの指令信号ＭＤｏ、がシフトレジスタ８Ｒ
３００に加えられた表示効果を行う場合のシフトレジス
タ８Ｒ３００のクロックパルスとなる。上記指令信号が
「１」となると、シフトレジスタ８Ｒ３００の出力Ａ、
Ｂに対してＡ、Ｂなる演算を行なった信号Ｐｒｄをゲー
ト回路ＡＮＤ２出力に得る。この信号Ｐ　ｒ　ｄは、７
段からなるダウ／カウント用カウンタＤ　Ｃ１’　ＩＬ
　１　。

アップカウント用カウンタＵＣＴ、Ｒ１をＤＡＴＡＩ、
２（本実施例では４０にしである。）にプリセットする
。このときのプリセットデータによって、画面のどの位
置から表示画像に対する扉効果を開始する位置が規定さ
れる。上記カウンタ１）ＣＴｆ’Ｌ１・ＵＣＴＣ２Ｏ４
ロック信号としては上記信号ＣＰＮｖ。

シフトレジスタ５Ｒ３００のＣで示す出力及びゲート回
路ＮＡＮＤＩの出力に対する論理積を行なった信号ＣＰ
ＮＶＯを用いる。このクロック信号を上記アップカウン
タＵＣＴＲ１はアップカウントし、上記ダウンカウンタ
ＤＣＴＲＩはダウンカウントする。

そして、アップカウンタＵＣＴＪが８　ｏ　（ｑｓ−Ｑ
７＝　１）となると、ゲート回路ＮＡＮＤＩの出力によ
りクロック信号を阻止する（ＣＰＮＶＧ＝１）。

また、ダウンカウンタＤＣＴＲＩの７ビツト出力はコン
バータＣＰＡＩに供給される。同様にアップカウンタＵ
ＣＴＪの７ビツト出力もコンパレータＣＰＡ２に供給さ
れている。一方、上記シフトレジスタ５Ｒ３１の出力Ｉ
を反転した信号でリセットされ、上記出力Ｉと信号φｒ
ｎｏ　（４４０／　ｕ　）との論理積をクロック信号と
するカウンタｃ’ｒａａｏｔの７ビット出力はコンパレ
ータＣＰＡＩ、２に供給されている。コンパレータＣＰ
ＡＩの一致出力””Ｐｒ　＋　　コンパレータＣＰＡ２
の一致出力ＣＭＰ、は各々ゲート回路ＮＡＮＤ２，３に
導かれている。上記ゲート回路ＮＡＮＤ２．３の出力は
夫々フリップフロップＦＦ３Ｑのセット端子Ｓ、リセッ
ト端子Ｒに加えられ、このＦＦ３０の出力に、表示画面
がここでいう扉効果で扉が一杯になった信号を発生する
。このように表示画面が徐々に開いていくという扉効果
を初期において画像を乱すことなく行うために、前記カ
ウンタＵＣＴＲＩ　、ＤＣＴＲＩをプリセットしてから
表示効果動作を行わせている。第４１図は、上記カウン
タをプリセットしてから表示効果を行なうことを示すタ
イミングチャートである。同図に示されるように、表示
効果を行なう信号ＭＤｏＰが発生してから、プリセット
データを発生させカウンタＵＣＴＲＩ　、ＤＣＴＲＩに
対するプリセットデータを発生させ、この後にこれらの
カウンタに対するクロック信号ＣＰＮＶＯを発生する。

また、第４２図に表示効果の説明するに供するＣＰＮＶ
Ｑ＋　ダウンカウンタのカウンタ番地、アップカウンタ
のカウンタ番地及びコンパレータＣＰＡＩ　、２夫々一
致出力の関係を示す。同図から判るようにカウンタの番
地はいずれも４０を基準とし、アップカウント、ダウン
カウントを行なっている。このことは、カウンタ番地４
０に対応する画像表示が左右に拡大することを意味する
。表示画面の拡大は、ソリツブフロップＦＦ３Ｑの出力
信号のパルス幅が第４２図に示すように拡大するにつれ
て副画面の表示画像面は拡大する。なお、表示効果は表
示モード信号と上記フリップフロップＦＦ３Ｑの出力と
の論理和演算を行うことにより、前述表示モード別に決
められる副画面の大きさに応じて行なわれる。

（フィールドメモリのデータの読み出し制御）フィール
ドメモリにストアされた画像データは、第２の相関演僧
を行うためにデータを読み出しを行う必要がある。この
場合に、フィールドメモリには副画面のタイミングスト
アされた副画面の画像データは主画面のタイミングにお
きかえて読み出さなければならない。この為の制御回路
が第１０図に示したフィールドメモリ読み出しアドレス
発生回路３１００である。このフィールドメモリ読み出
しアドレス発生回路３１００のブロック回路構成を第４
３図に示す。第４３図においてフィールドメモリ読み出
しアドレス発生回路３１００において、主画面水平タイ
ミング回路３００５で発生した主画面タイミンク信号Ｇ
Ｍｖ、ＧＭｖ′、ＧＭ）を入力とし各種のフィールドメ
モリ読み出しタイミング信号をフィールドメモリ読み出
しタイミング回路３０２０で発生する。

このフィールドメモリ読み出しタイミング発生回路３０
２０で発生するタイミング信号６７１をうけて、主画面
の１ライン期間（ＩＴＨＭ）にフィールドメモリから副
画面の１ライン期間（ｌ　Ｔｕｓ　）のデータを読み出
すか、２ラインのデータを読み出すかを表示画像モード
によってフィールドメモリデータ読み出しモニター回路
３ｏ２１によって定める。このフィールドメモリデータ
読み出しモニター回路３０２１の一方出力は、ラインメ
モリアドレス発生回路３０２２を制御し、ラインメモリ
アドレス発生回路３０２２にラインメモリのアドレス６
９７を発生する。

また、フィールドメモリ読み出しモニタ回路３０２１の
他方出力６７７′及び副画面タイミング信号６７２はフ
ィールドメモリの読み出しクロックを発生するフィール
ドメモリ読み出しクロック発生回路３ｏ２３に導かれる
。このフィールドメモリ読み出しクロック発生回路３０
２３の出力６８２は、フィールドメモリ読み出しアドレ
ス発生カウンタ３ｏ２４のクロック信号として用い°ら
れる。またスキップタイミング発生回路３０２５は、第
２の相関演算を行うに際しデータの棄却の場合、データ
を棄却するライン数に応じてフィールドメモリの読み出
しアドレスをスキップするだめのタイミング信号を発生
する。

スキップデータ発生回路３０２６は、画像表示モードに
応じフィールドメモリの読み出しアドレスをスキップす
るだめのタイミング信号を発生するだめの回路である。

このスキップデータ発生回路３０２６の何ライン分の読
み出しアドレスをスキップさせるかというスキップデー
タとフィールドメモリ読み出しアドレス発生カウンタ３
ｏ２４のカウント値とは加算器３０２７で加算される。

そして加ｎ器３０２７の出力は、スキップタイミング発
生回路３０２５の出力６８０でカウンタ３０２４のイ直
にプリセットされる。この結果、フィールドメモリ読み
出しアドレス発生カウンタの値がスキップされフィール
ドメモリの読み出しアドレスがスキップされる。このよ
うにしてフィールドメモリのアドレスがスキップされる
ことでフィールドメモリの画像データのうちの必要なラ
イン数のデータを読み出す。

また、第４３図中のバッファメモリ書込クロック制御回
路３０２８は、第１１図に示した輝度信号用カバソファ
回路１６００．色信号出力バッファ回路２７００のバッ
ファメモリに対する書き込みクロックを画像表示モード
に応じて発生する。上記バッファメモリ書込クロック制
御回路３０２８で発生したクロック信号はバッファメモ
リ書込みアドレス発生回路３０２９に導かれ、ここで画
像表示モード信号６９０に応じた上記バッファメモリの
アドレス６９４を発生する。

このよう（＝、フィールドメモリ読み出しアドレス発生
回路３１００は、フィールドメモリから第２の相関演算
を行うために必要なラインに相当する画像データのみを
抽出するためフィールドメモリの読み出しアドレスをス
キップさせる機能を有する第４４図は第４３図に示した
回路ブロック３０２０゜３０２１　、３０２３　、３０
２５の詳細を示す。

第４４図において主画面タイミング信号ＧＭｖ　６０５
　。

ＧＭＶ’　６１８　、Ｇｕｎ　６０７は各々シフトレジ
スタ５Ｒ７００゜８　Ｒ７０１、ｌ　７０４に導かれる
。これらのシフトレジスタＳＲのクロック信号φは、４
２１図に示した副画面のデータをＳ／Ｐ変換するタイミ
ング信号ＳＰ２を用いる。

上記シフトレジスタ８ｒＬ７００の出力と副画面のデー
タを８７Ｐ変換する際のタイミング信号ＳＰ、に対しく
８Ｒ７ｏｏ人−８Ｒ７ｏｏｎ　、　ｓｐ、　）論理演算
を行うアントゲ−）　７０３の出力６７４はフィールド
メモリ読み出しアドレスカウンタ３０２４をリセットす
る。一方、シフトレジスタ８Ｒ７０４の出力（Ｓｒｔ７
０４Ａ　−ＳＲ７０４Ｂ・５ｐ４）のアンドゲート回路
７０６の出カフ４５は１段からなるＲ１１１カウンタ７
３３のリセット信号お上び後述するラインメモリアドレ
ス信号７１１として用いられる。

ここで、シフトレジスタ８Ｒ７０４の出力Ｂ　、　　７
３２をＧｌｌと定義する。

第４５図は副画面のデータのＳ／／Ｐ変換タイミング信
号５Ｐ２３２１，８２番３２３、主画面タイミング信号
Ｇｕｖ６０５　、ゲート７０３の出力６７４．信号Ｇｕ
ｎ６０７　、　　ゲート７０６の出カフ４５及びシフト
レジスタＳｉｔ　７０４の出力信号αｌ７３２のタイム
チャートを示す。この第４５図を参照して第４４図を説
明するに、クロック信号ＣＰ、３２１に同期化されたシ
フトレジスタ７０４の出力信号（ｉｌｌ　７３２は上記
ＲＩ　Ｈカラ／り７３３のクロック信号χして用いられ
る。信号ＧＩＩ７３２が〜γちトると上記ＲＩＩＩＦＦ
の出力Ｑ７３４はガち上る。この時、ゲート回路７２５
の出力にはオアゲート７０５の出力（ＳＰ２＋　ＳＰ、
　）　　信号７２６を得る。また、１■データ今 モニタカウンタ７２７のクロックには上記信号７２６が
加えられ（ＳＰ２＋ＳＰ、）　　で表わされるクロック
を計数する。カウンタ７２７の３２番地Ｑ６の出カフ２
８が「１」となり信号５Ｐｏ３１９が入力されると、ゲ
ート回路７２９のアンド論理が成１γしゲート回路７３
１の出力によりａｌｌ（ＦＦ　７３３はリセットされる
。即ち、ＲＩＩＩＦ’Ｆ　７３３の出力１ｔｌｌＩ信号
７３４は、フィールドメモリのｌ　ＩＩ期間のデータ（
ＳＰ２　＋　ＳＰ４のクロックで３２クロック分の期間
）を読み出す期間は「１」となる信号である。上記ＲＩ
　Ｈ信号７３４はシフトレジスタ５Ｉｔ７４６に導かれ
、信号ａｌｌ（の立ち下りに同期して（８Ｒ７４６Ａ−
８Ｒ７４６Ｂ−８’Ｐ４　）論理積演算結果がラインメ
モリアドレスカウンタのリセット信号７１】を得る。さ
らに、ゲート回路７０７の出力はモード信号（ｍｔｏ）
　７４１と後述するＦＦ３の出力Ｑ７３９と論理積が取
られフィールドメモリプリセット信号６８０を得る。シ
フトレジスタ５Ｒ７４６の出力Ｂはインバータ７１５で
反転されカウンタ７１８　（ａ２ｉｔｐｐ　（！：いつ
）ツクロックとなる。カウンタ７１８はモード信号（ｍ
ｏ３＋ｍ＋ｏ）　７］２　＊　ｍ２・ｍａ２７１３が各
々ｒＯＪの時、上記Ｒ１１１ＦＦと同様にｌ　ＩＩデー
タ読み出し期間「１」　　となるよう動作を行う。いま
、画像表示モード信号７３８カ「１」ノ時、Ｒ２ＨＦＦ
　７１８１１７）　Ｑ出力Ｒ２１（７２０は５）１７３
６に導かれるｏ　（ｍｏ　・ｍｏｔ）・５Ｒ７３６Ａ　
−５Ｒ７３６１’３−８Ｐ、の論理積によりフィールド
メモリプリセット信号７４３を発生する。なおゲート回
路７０２はＤＩＩＡＭ構成のフィールドメモリリフレッ
シュ期間を規定する信号を発生するとともに、この信号
は（Ｓ　ｌ’、　−１−ｓｐ４）との論理積演算の結果
はオアゲート７１０に加えられる。

上記第４４図中で扱った信号のうちの主要な信号のタイ
ムチャートを第４６図に示す。

第４６図においてＧＨ７３２の周期内に信号Ｉｔｌｌ１
７３４゜１（２１１？２０が発生する。即ち、主画面の
ＩＴＨＭ期間にフィールドメモリから副画面の２Ｈ分の
データの読み出しが可能であることを同図は示している
。

なお信号Ｇ　ＩＩ周期内にフィールドメモリからｌ　１
１分のデータを読み出すか、２Ｉ■分のデータを読み出
すかを決定するのは前述の画像表示モード表のモードに
従かいフィールドメモリ出力側で第２の相関演算を行う
に際し縮少、拡大演算をいかに行うかによっている。

（フィールドメモリのデータ読み出し時のアドレススギ
ツブ）モリ読み出しアドレス発生、演算制御回路３］０
０のフィールドメモリ読み出しアドレス発生カウンタ３
０２４　、加算器３０２７　、　　スキップデータ発生
回路３０２６　、ラインメモリアドレス発生回路３０２
２　、バッファメモリ書込クロック制御回路３０２８．
およびバッファメモリ書込アドレス発生回路３ｏ２９の
詳細を示す回路である。フィールドメモリ読み出しクロ
ック発生回路３０２３の出力６８２はカウンタ１３段か
ら成るフィールドメモリ読み出しアドレスカウンタ７５
０に導かれる。このカウンタ７５０のリセット信号はリ
セットパルス６７４である。

画像表示モード表においてｍ、ｏ、ｒｒｌｏ・ｍｏ、モ
ード時にスキップタイミング発生回路３ｏ２５で発生し
たフィールドメモリプリセット信号６８０は、上記カウ
ンタ７５０のプリセット端子に接続されており、上記信
号６８０の立ち上りのタイミングでカウンタをプリセッ
ト値６８９にプリセットする。また、カウンタ７５０の
出力６８４は加胸器７５１の一方入力端に導かれており
、加算器７５１の他方の入力端（二はスキップデータ発
生回路３０２６に決められたスキップデータ６８７であ
る。このスキップデータは」６４アドレス（フィールド
メモリアドレスを６４進める。）７５２と一３２アドレ
ス（フィールドメモリアドレスを３２遅らす）７５３の
２種類を準備した。このスキップデータは画像表示モー
ドｎ％　’　ｒｎＨで示されるモード信号６８５でコン
トロールされ、ｍｏ−ｍｏ、モードの時＋６４の値のデ
ータ７５２がｍ。−ｒ１１０Ｉモードの時−３２の値の
データ７５３がスキップデータとして加算器３０２７ （ラインメモリのアドレス指定） ラインメモリアドレス発生回路３０２２に加えられる（
１１１Ｈ＋Ｒ２Ｈ）信号７２３はシフトレジスタ８１１
７５８に導かれＰ／８タイミング（第２９図参照）　（
１）　Ｓｔ信号７５７で同期化される。シフトレジスタ
Ｓ　Ｉｔ７５８のＡ出カフ５９は、クロック信号もｓ　
　との論理積演算がなされ（グー）　７６０　）ライン
メモリアドレスカウンタ７６２のクロック入力となる。

また、ラインメモリアドレスカウンタ７６２はフィール
ドメモリから読み出されたデータをラインメモリにスト
アするだめのラインメモリのアドレスを発生する。

上記カウンタ７６２のリセット信号は、ラインメモリア
ドレス発生カウンタリセット信号７１１である０ 上記信号（助Ｈ＋Ｒ２Ｈ）　７２３又ＦＦ３７６３のク
ロック信号として用いられ、ＦＦ３７６３の出力ＦＦ３
Ｑ、　ＬｍＲＦＦ３Ｑ　、　ＬｍＷはラインメモリの書
込み、読み出しの信号である。

一方信号（Ｒｌｌｌ）　７３４．　（Ｒ２１１）　７２
０　は各々シフトレジスタＳＲ７６６、５Ｒ７６５に導
かれ上述した信号５２７５７で同期化される。また、シ
フトレジスタ５Ｒ７６６出カフ６７オよび５Ｒ７６５出
カフ６８ハ、各ｈ　５Ｒ７６９、５Ｒ７８９に導かれ、
クロック信号φｓ６の２クロック分遅延される。ここで
、上記シフトレジスタ８Ｒ７６７のＢ出力をＩｔＩＨ’
　、　８Ｒ７８９のＢ出力を几２１１′と言うことにす
る。オアゲート回路７７０には信号几１■１′と信号７
６７が入力され、その出方はノアゲート回路７７１の出
カフ７２からバッファメモリ書込みアドレスカウンタ７
７４をリセットする。また、信号Ｒ２Ｈ’はオアゲート
回路７７３を介してノアゲート７７１に導かれている。

即ち、上記信号ｔ’ｔｌｉｔ’、　＋ｔ２ｕ’の立ち上
り前にカウンタ７７４にリセット信号が得られる。この
カウンタ７７４にクロック信号を与えるのがゲート回路
７７８　、７７９．７８０である。また、上記カウンタ
７７４のクロック信号のクロックレートは表示画像モー
ドの各モードにおけるフィールドメモリ出力側での水平
方向のデータ縮少拡大の係数により異なる。上記カウン
タ７７４のクロック信号を論理式で書くと次の様になる
。

ｍｏｌ−Ｒ２Ｈ’−ＣＴＲ８ＱＩ−・・・・１１！Ｊカ
ウンタ７７４の９ビット出力６９４−１はバッファメモ
リに導かれる。

（バッファメモリの書き込み及び読み出しタイミング）
バッファメモリに対するデータの書込み読み出しを制御
するのがフリップフロップ（ＦＦ４）６９３であり、前
述の信号ＧＭＩＩ　６０７の立ち一ヒりで動作する１段
のカウンタである。この（ＦＦ４）　６３９のリセット
はフィールドメモリ読み出しアドレス発生回このように
して第１０図に示した画像信号処理回路において、フィ
ールドメモリ読み出しアドレス発生、演算制御回路３１
００がら、フィールドメモリ読み出しアドレス（第４３
図中の信号６８４　）　。

演算回路１５００　、２６００のラインメモリアドレス
（第４３図中の信号６９７　）　、および出カバッファ
°メモリ１６００　、２７００の書込みアドレス（第４
３図中の信号６９４）が得られる。

（第２の相関演算時におけるーデータの補完、棄却）前
掲の表示モード表の各モード信号に従ったデータの縮少
、拡大演算回路１５００．２６００について述べること
にするが、縮少、拡大演算を理解するために第４８図（
ａ）〜（ｅ）タイムチャートを用いて説明する。なお図
中主なるタイミングとしてフィールドメモリの読み出し
タイミングＲＩＨ７３４、Ｒ２１１７２０。

およびフィールドメモリ読み出しアドレスカウンタプリ
セット信号６８０．演算期間Ｒ］Ｈ’７９０あるいはＲ
２Ｈ’　７９１および１水平走査期間のうちデジタル処
理した信号を表示する期間を示すアナログ切換信号ＤＧ
１６７を示す。

第４８図（ａ）は画像表示モードが−・ｍｏＩで示され
るモード時のタイムチャートを示す。この図によると主
画面の１水平走査期間である０Ｍ１１６０７の１周期の
間にフィールドメモリから２　ｎ分のデジタル処理した
画像データが読まれる。このモードにおける縮少演算は
Ｒ２Ｈ’７９１期間で行われ、この期間の演算結果が後
述するバッファメモリに読込まれる。バッファメモリに
読込まれたデータはｔｘｉ３５７の期間に読み出され表
示されることになる。又、プリセット信号６８０の立ち
上りでフィールドメモリ読み出しアドレスは、即ち、こ
のモードにおける副画面の２　ｏ分スキップする。これ
により主画面の１ラインに相当する期間に、このモード
で第２の相関演算を行うに必要とする２ライン分のデー
タを読み出す。

第４８図（ｂ）はｍ６−　ｍｏ：　モード及びｍ、　−
ｎＮｏ、　モード時のタイムチャートを示す。このモー
ドにおいてもモード表に示したようにＴ、Ｂの２ライン
を演算対象とするので２ラインにわたるデータを読み出
す必要がある。

第４８図（Ｃ）はｍ。３モ一ド時のタイムチャートでＲ
ＩＨ’期間にバッファメモリに書き込まれたデータは、
水平方向にデータ密度を２倍にする補間演算が行われ、
次のＤＧ期間に表示される。

第４８図（ｄ）はｍ２・ｍｏ２モードのタイムチャート
を示し、ｌ１ｄｏ　＝　ｌ　、　Ｖｄｏ＝ｌであるため
コ（７）−Ｆ−−ドでは同一ラインのデータを処理すれ
ばよくフィールドメモリデータは、ＧＭＨ１周期にｌ　
ＩＩのデータのみがフィールドメモリから読み出され表
示される。

第４８図（ｅ）はｍ１ｏモードの場合のタイムチャート
で、第４７図に示したフィールドメモリアドレス発生回
路３２２のフリップフロップＦＦ３出力仁よりフィール
ドメモリ読み出しアドレスカウンタのプリセット信号が
発生する。このプリセット信号でフィールドメモリアド
レスは３２アドレス引きもどされる。その為、フィール
ドメモリのｌ　１１分のデータは２回くり返し読み出さ
れることになる。

第４８図（ａ）〜（ｅ）に示したようにして、各モード
におけるフィールドメモリのデータが読み出され、読み
出されたデータはＩＲ）Ｉ’、あるいは２１′ｕＩ′ル
１間で縮少、拡大の演算がほどこされバッファメモリに
記憶される。

（第２の相関演算） 第９図を用いて第２の相関演算については既に述べたが
、第４９図を用いて縮少、拡犬演勢を行う際のデータの
補間、棄却について更に述べる。

第４９図に本実施例におけるモードのうち特徴的な演算
を行うモードについてのみに関するデータの補間、棄却
について掲げた。

第４９図（ａ）はｍ。−ｍｏ１モードにおける水平方向
の縮小係数Ｈｄｏ　＝　Ｘ　ｌ垂直方向の縮小係数Ｖｄ
ｏ・−％の演算を行う場合の説明図である。同図中、０
印はフィールドメモリから読み出されたデータラインご
とにデータを並べて示しである。以下の説明（−おいて
も同様とする。

同図（ａ）に示すｍ。−ｍｏ１モードにおいては、図示
のように、例えばｎラインデータとｎ＋１　　ラインデ
ータがフィールドメモリから読み出され矢印Ｃ示したデ
ータと、自分自身のデータを使って縮小を主画面の表示
ｍラインに次々に表示されることになる。この場合、主
画面のｍ＋１　　ラインにはｎ＋４゜ｎ＋５の２ライン
のデータにより得られたデータが表示される。即ち、垂
直方向には副画面の３ライン分のデータが棄却されてい
る。

同図Φ）はｍ。３モードの演算について示す。即ちｌｉ
ｄ　ｏ　＝　２　、　Ｖｄｏ＝　１となる演算で図中Δ
印の部分に新しいデータを補間する。この補間データは
１ラインのみからつくる。

同図（Ｃ）はｍ、ｏモードの演算について示しである。

即ち、Ｈｄｏ　＝２　、　Ｖｄｏ＝　２の演算の場合を
示す。図中ｍラインにおいては両側データを使った補間
演算を行う。ｍ＋１　　ラインについては上下の補間及
び対角線上の４点を使った補間演算を行いデータの補間
を行−う。この場合、１ラインの補間データを発生する
のに副画面のＴ（ｎ）　、　Ｍ　（ｎ＋１　）　、Ｂ（
ｍ＋　２　）の３ライン分のデータを要する。

上記した演算を行う演算回路が第１０図のブロック図に
おいてフィールドメモリ出力側輝度信号演！　回路１５
００．フィールドメモリ出力側色ｈ　Ｓ演算回路２６０
０である。この演算回路１５００　、２６００の両者は
一部を除いて同一の回路構成となっている。

第５０図に輝度信号演算回路１５００の詳細を示す。

輝度信号演算回路１５００はラインメモＩＪ　８０２　
、８０３゜８０４　、８０５から成るメモリ回路と各モ
ードに従った縮小又は拡大の演算を行う演算回路８０１
から構成される。フィールドメモリのＰ／８変換出力デ
ータＹ。１３５はラインメモリ８０２　、８０３に導か
れる。そして上記ラインメモリのアドレスはラインメモ
リアドレス発生回路３０２２の出力６９７から供給され
る。

また、各ラインメモリの書込み読み出しの制（財）信号
には、第４７図に示したラインメモリアドレス発生回路
３０２２のフリップフロップＦＦ３Ｑ、Ｆｌ”３Ｑが供
給される。

上記輝度信号Ｙｏ１３５　、　１　）１プレイ信号８０
６．２Ｈプレイ信号８０７は各々６ビツトから成るラン
チ回路に供給される。各ラッチ回路出力をＭ２７図での
定義に従かい演算対象信号をｎ＋ｔ　ｙｏ、　ＢＯＹＯ
ＩＭ＋ｔ　ｙＯＩ　Ｍ、、ｙＯＩ　Ｍ−Ｉ　Ｙ６　＋　
Ｔ＋ｔ　Ｙｏ　＋　ＴｏＹ６　＋　Ｔ−＠　Ｙ（１＋　
Ｔ６　Ｙ６の記号を用い第５０図中に示しである。図中
、各信号８０１　、８０８　、８０９　、８１０　、８
１１　、８１２　、８１３は第２６図に示した第１の相
関演算回路と同様な掛算回路及び加算器からなる演算回
路に導かれる。以下図面を参熱して各モードにおける演
算式を掲げて動作説明を行う。

第５０図ラッチ回路の出方はｍｏ・ｍｏ、モード時には
０．５ＭｏＹｏ＋　０．２５ＢｏＹｏ＋０．１２５　（
Ｍ−ｔＹｏ＋Ｍ＋＋　Ｙｏ　）で示される輝度信号に対
する演算結果が得られる。ラッチ回路８１５のクロック
はφＬ（第４５図を用いて後述する。）であり、Ｔ端子
にはｍ。−ｒｒ１ｏ＋信号８１７が加えられる。また、
ｍｏ−ｍｏ２のモードの演算はＯ５Ｍｏ”ｏ　＋　０．
２５　（ＢｏＹｏ＋　Ｔｏ　Ｙｏ）であシ、演算結果は
ラッチ回路８１８に尋かれる。ラッチ回路８１８のクロ
ックはφ８ｏ、Ｔ端子には喝・−が加えられる。また、
水平方向１１ｄｏ＝２の拡大演算を行うｍ、。＋　ｆｕ
ｎｓモードの演算においては第４９図（ｂ）　（Ｃ）で
示したようにｒｌｌｏ３モードのｍライン演算とｍ、。

モードのｍ＋（ｍ＋２）ラインの演ｑ、は共通であるこ
とが理解される。即ちｍｌｏｌ−モード時ライン、ｍ＋
２ライン等を決める信号は第４４図ＦＦ４７８４の信号
であり、ｒｎ、ｏ−Ｆ’Ｆ、ＩＱの論理積演算を行った
信号とｍ。３のモード時の論理演算結果は同一となる。

まだ、演算回路第５０図において、ラッチ回路８３４に
はＮ（ＯＹｏ信号が導かれており、ラッチ回路８３４に
は０．５　（Ｍｏ”ｏ＋　Ｍ　＋　Ｉ　Ｙ６　）の演算
結果が導かれる。このラッチ８３４．　８３１のクロッ
クφはφｓｏ信号となる〇一方、ラッチ回路８３１のＴ
端子にはφ８ｏが接続されラッチ回路８３１のＴ端子に
はｉｓｏが加えられ、ラッチ回路８３１．８３−１の出
力はワイヤードオアされラッチ回路８４３に加えられて
いる。ラッチ回路８４３のクロックはφ８−２φ８ｏで
あり、Ｔ端子にはｍ０３＋ｍ１Ｏ−ＦＦ４Ｑ　８４４　
が加えられる。画像表示モードがｍ２・ｍｏ、のモード
時は演算を行わないためＭ。Ｙ０信号が直接ラッチ回路
８３７に導かれる。ラッチ回路８３７のクロックはφ８
゜で、Ｔ端子にはｍ２６　ｍ０２８３８である。そして
、”２　”　１ｎ０１モードの演算はｏ、５Ｍｏｙ０＋
　０．１２５　（Ｍ＋、Ｙ０＋Ｍ−、Ｙｏ＋　ＩＩｏＹ
。

＋ＴｏＹｏ）で演算結果８２０はラッチ回路８２１に導
かれる。ラッチ回路８２１のクロックφはφ、であり、
Ｔ端子にはｍ２・ｍ（１，信号が加えられる。また、ｍ
、ｏモード時の第４９図（Ｃ）に示しだｍ４−１　　ラ
インに相当する演算では２種類の演算によって演算結果
を得る。この場合、第５０図においてラッチ回路８２４
′には上下２ラインのデータによる補間演算０５（Ｂｏ
Ｙ。

＋　ＴｏＹｏ）の演算結果８２０が導かれている。一方
、ラッチ回路８２７には０２５（ＢｏＹｏ＋ＴｏＹｏ十
Ｂ＋ＩＹｏ＋Ｔ＋１Ｙｏ）の演算結果８２８が導かれ、
ラッチ回°路８２４　、８２７のクロック及びＴ端子は
上記ラッチ回路８３１．８３４に準じることになる。即
ち、ラッチ回路８２４のクロック端子、Ｔ端子８２５及
びラッチ回路８２７のり′ロック端子にはφ８ｏ力；導
かれる。ラッチ回路８２７のＴ端子８２９には１８゜信
号が加えられている。そして、最終段のラッチ回路８４
０のクロックはφ８となり、Ｔ端子８４１にはｍ、δ・
ＦＦ４Ｑ信号が加えられる〇上記各ラッチ回路出力がワ
イヤードオアされたデータ１３７はバッファメモリに書
き込まれる。

（色信号に対する相関演算） 第５０図を用いて輝度信号に対する第２の相関演算につ
いて説明しだが、次に色信号に対する第２の演算はｍ。

Ｉ　モード時の縮小演算を除いて輝度信号演算に等しい
。第５１図にｍ。、モードの縮小演算回路を示す。八・
ｒｒ１ｏＩモードにおける色信号の演算結果、（ｏ、５
　ＭｏＣｏ　十（１２５”ｏ　Ｃｏ　＋　ｏ、１２５　
（Ｍ＋　１Ｃｏ＋　Ｎｌ　−ｔＣｏ））８９０はラッチ
回路８９１に導かれる。なお−ト記Ｍｏｃｏ、ＢｏＣｏ
・・・等の記号は第５０図の記号に準じて付したもので
ある。

φ８゜をクロック信号とするラッチ回路８９１の出力Ｌ
Ｂ　８９３　、およびＬ＾８９０は６ピツトのデータセ
レクタ８９４に導かれる。このデータセレクタ８９４は
コントロールＸ端子８９５を有し、Ｘ端子が「１」の時
、信号ＬＡ　８９０　、を出力８９６に導き、Ｘ端子が
［Ｏｌの時信号ＬＢ　８９３を出力８９６に導くよう動
作する。

いま、Ｘ端子にＣＴＲ８ＩＱ、信号を導き、ラッチ回路
８９７のクロックにφＬ（φＬ−ＣＴＲ８ＩＱ１・φ８
Ｑ）を加え、Ｔ端子８９９にｍｏ−ｍｏ１信号を加える
と、ラッチ回路出力にはｍｏ・ｍｏｌモードにおける縮
小信号が得られる。第５２図（二は、第５１図に示した
色信号に対する相関演算時のデータのタイムチャートを
示す。

この第５２図でクロックφ８ｏに同期した演勢結果、即
ち、８９０点のデータは例えばＲ−Ｙ、Ｂ−Ｙ　、　Ｉ
’ｔ−Ｙ　、・・・の順に流れている。このデータの流
れをマルチプレックス信号ＣＴＲ８ＩＱ２により制御し
、φ、倍信号ラッチすることにより、上記ラッチ回路８
９７出力１２６にはＲ−Ｙ’、　Ｂ−Ｙ’、　Ｒ−Ｙ’
、・・・で示される局に縮小された色信号データが得ら
れる。

色信号に対する相関演算回路を示す第５１図でｍ２・ｍ
ｏＩモードにおいてもｍ。−ｍｏｌモードと同様な回路
構成でＨ縮小演算が行われる。各モードに従って得られ
た色演算出力１２６はバッファメモリに書き込まれる。

（出力バッファメモリへのデータの書き込み）第５３図
に輝度信号出力バッファ１６００および色信号出力バッ
ファ２７００の具体的回路図を示す。

第５３図でバッファメモリ書込みアドレス６９４−１．
書込み読み出し制御信号（第４７図ＰＦ４出力）６９４
−２　、６９４−３　およびバッファメモリ読み出しア
ドレス５６６は、切換バッファ回路８５６．８５７　、
８５８゜８５９に導かれる。切換バッファ回路は制御信
号６９４−２　、６９４−３に従ってデータバッファラ
インメモリ８５０　、８５１　、８５３　、８５４に書
込み、読み出しのアドレス８６０，８６１を供給する。

いま、制御信号６９４−３が「ｌ」のとき、ラインメモ
リ８５１　、８５４は書込みモードになっており、アド
レス８６１には書込みアドレス６９４−１が導かれ、デ
ータの書込みが行われる。この時、制御信号６９４−２
は「０」になつ・ており、ラインメモリ８５０　、８５
３　　は読み出しアドレス８６０に従ってデータを読み
出す。バッファラインメモリ輝度信号出力８５２は色信
号との位相合せのラッチ８６２に導かれる。また、ラッ
チ８６２出、力はさらに２段のラッチ８６３　、８６４
に導かれ６ビツトの輝度信号出力Ｙｏｕｔ　１３９がイ
ｈられる。色信号のバッファメモリ出力８５５はモード
によりＲ−Ｙ、Ｉ（−Ｙ信号列が異なる。

第５４図にｍ、ｏ＋　ｍ０３モ一ド時の信号列を示す。

第５５図にはｍ、ｏ＋　ｍｏ３ｏ−モード時号列を示す
。

第５４．５５図を参照して第５３図の回路を史に説明す
るに、第５３図でラッチ回路８６５はＩ（−Ｙ信号検出
用ラッチ回路であり、ラッチ回路８６６はｔ−Ｙ信号検
出ラッチ回路である。夫々のラッチ回路で、Ｂ−Ｙ　、
　Ｒ−Ｙ信号の検出は夫々のラッチ回路制御することに
よシ行う。また、カウンタＦＦ５８７０の入力には６１
４（第４０図参照）の反転φｍｏａ８６７が入力される
。そして、カウンタＦＰ５８７１の入力はＦＦ５’　８
７０のＱ１出力が導かれている。又カウンタ８７０．　
８７１のリセット端子（二はバッファメモリ読み出しア
ドレスカウンタのリセット信号６１６（第４０図参照）
が導かれる。これにより、ラッチクロックφａ−ｙ　８
８１　、　　φＩＬ−Ｙ　８２２は次の論理式により得
られる。

φ、−Ｙ：（ｍｏ３＋ｍ、ｏ）＠φｍｏｓｃ・ＦＦ６Ｑ
、十ｍ、、＋ｍ、６＠（６ｍＯＲ・ＦＦ５Ｑ４−（ＩＱ
φＢ−ｙ：（ｌηｏ３＋ｍ。、）−φｍｏｕ−ＦＦ６Ｑ
２＋ｍｏ３＋ｍｏ＋　・φｍｏａ　−ＦＦ５Ｑｒ＝（１
７）ゲート回路８７４　、８７５　、８７６　、８７７
および８７９　、８８０は上記２式の論理を実現するグ
ー）　［ｉｗｌ路である。第５４図、第５５図はｍｏ、
　＋　ｍ。、モード及びｍｏ、＋　ｍ。、モードにおけ
るこれらのタイミングチャートを示す。

タイミングチャートかられかるように、φａ−ｙ８８１
゜φａ−ｖ８８２が与えられることにより、ラッチ８６
５の出力からＢ−Ｙｏｕｔ１２９信号が得られ、ラッチ
８６６の出力からＲ−Ｙｏｕｔ　１２８の信号が得られ
る。また、第５３図でＹｏｕｔ　１３９　、　Ｂ−Ｙｏ
ｕｔ　１２９　、　Ｒ−Ｙｏｕｔ　１２８およびφｍｏ
ａ　８６７の反転信号Ｄ／Ａコンバータのクロックφｌ
ｌＡ３８３は各々Ｄ／Ａコンバータ回路に導かれる。

前述の第１０図のブロック図において、ＹＯＬＩｔ１３
９はＤ／Ａコ／パータ１７００　Ｙ−ＤＡＣ１４０に導
かｉ【アナログ信号に変換される。同様にＲ−Ｙｏｕｔ
　１２８はＲ−ＹＤＡＣ２０００に導かれアナログ信号
に変換され、Ｂ−Ｙｏｕｔ１２９はＢ−ＹＤＡＣ２１０
０ニ導かれ７す０グ信号１：。

変換される。変換されたアナログ信号はバッファアンプ
回路１８００．２１００．２２００に導かれＤＣレベル
調整、ゲイン調整がほどこされ、アナログ変換された上
記輝度信号は輝度信号出力回％　１９００に専かれる。

色信号は色信号切換回路２３００に導かれる。

前述のアナログ切換信号ＤＧは両切換回路１９００　。

２３００に導かれており、信号ＤＧが　ｒｌＪの刈面（
二デジタル処理した画像信号を出力回路３２００に導き
、１）（１１６７が「０」の時、主画面信号Ｙ、Ｒ−Ｙ
、Ｂ−Ｙが切換回路出力（二導かれ１３０　、１３１　
、１３２は出力回路３２２０に導かれ、出力回路出力１
３３はＣＲＴ　１３４をドライブする。

（本発明の効果） 以上、記載から明らかなように本発明によれば、主画面
に副画面を挿入して映出するに際し、入イールドメモリ
を介し第１．第２の相関演算を行う為、画像データに対
する相関演算の種類を多く設定し得、画像の表示形態を
多モードにわた多設定し得る。この画像モードの選択の
自由度は表示画面の大きさに限らず、動画像或は静止画
像を表示するかの選択、ズームアツプした画像の表示を
行うか否かのモードの選択（二関しても言える。

また、主画面に副画面を挿入する場合の画像データは、
主画面の１水平期間内に、デジタル処理した副画面の１
水平期間に相当する画像データをフィールドメモリに書
き込むとともに副画面の複数水平周期（本実施例では２
水平期間）の画像データを読み出すので、ライン相関の
相関演算は複数ラインのデータを演算対象とし得る。こ
のことは水平方向の相関演算を行う場合にあっても、現
ラインのみならず他のラインの画像データをも相関演算
の対象とするので解像度の良い画像が得られる。

また、同期系についても主画面に副画面を挿入する場合
に、副画面の同期を主面の同期糸（二おきかえて画像処
理を行つ工いるので、挿入画の同期の乱れは発生しない
。更に、主画面、或は副画面自体の同期についても、供
給された同期信号が内部同期の引込み範囲内にあるか否
かの判別を行う。

引込み範囲内（＝ある場合は内部同期により同期させ、
引込み範囲外の場合については内部同期系を供給した同
期信号で一担リセットしこの後に内部同期系に移行する
回路構成としているので同期系を安定した状態に保ち得
る。

更には、相関演算を第１．第２の相関演舞に分離して行
うため、単一の演算により相関演算を行う場合にはフィ
ールドメモリの容量が大容量とならざるを得ないが、本
発明にあっては相関演糎に要するフィールドメモリの容
量は比較的小’８％ですむ。このことは、挿入する副画
面の表示伯１積を小さくした場合、画像データの棄却を
行うが、このデータの棄却がフィールドメモリの入出力
側で複数回行わ′れるので、フィールドメモリの容量が
少なくて済むことからも理解される。また、輝度信号と
色信号に対するフィールドメモリの回路構成を略同−構
成にしであるので、アドレス回路も略同−の回路構成に
し得えるので、本発明に係る画像信号処理回路は集積化
するに適する効果をも有する。

【図面の簡単な説明】

第１図は主画面に副画面を挿入することを示す一般的な
説明図、第２図及び第３図は従来の画像信号処理回路を
示すブロック回路図、第４図は本発明に係る画像信号処
理回路によって表示される画像表示位置を説明する説明
図、第５図は本発明に係る画像信号処理回路の第ｉの相
関演算回路を示す回路図、第６図、第７図は第５図に示
した回路の動作説明図、第８図は本発明に係る画像信号
処理回路の第２の相関演算回路を示す回路図、第９図は
その動作説明図、第１０図は本発明に係る画像信号処理
回路の全体を示す回路ブロック図、第１１図は第１０図
中の副画面タイミング信号発生回路の回路ブロック図、
第１２図は第１Ｏ図中の垂直同期検出回路を示す回路図
、第１３図はフィールドメモリ入力ラインメモリを示す
回路ブロック図、第１４図はラインメモリアドレス発生
回路を示す回路ブロック図、第１５図は第１４図の回路
のタイミングチャート、第１６図及び第１７図は副画面
の垂直タイミングを説明するだめのタイミングチャート
、第１８図は色信号マルチプレックスタイミングを説明
するタイミングチャート、第１９図は第１０図中の輝度
信号及び色値ぢフィールドメモリを示す回路ブロック図
、第２０図。 第２２図は第１１図の回路の詳細回路図、第２１図、第
２３図、第２４図、第２５図はその説明のためのタイミ
ングチャート、第２６図は第１の相関演算回路図、第２
７図はその説明図、Ｍ２Ｓ図は画像データのＳ／Ｐ　、
　Ｐ／８変換を行う回路を説明するだめの回路図、第２
９図はＰ／８変換のタイミング信号を発生する回路を示
す回路図、第３０図はそのタイミングチャート、第３１
図はツーイールドメモリアドレス発生回路を示す回路図
、第３２図はその説明のためのタイミングチャート、第
３３図はアドレスのスキップを説明するだめの説明図、
第３４図は主画面タイミング発生回路を示す回路図、第
３５図は垂直同期再生を説明するためのタイミングチャ
ート、第３６図は水平、垂直ドライブ信号発生回路を説
明する回路図、第３７図はその説明のためのタイミング
チャート、第３８図。 第３９図は主画面の垂直タイミングを説明するだめのタ
イミングチャート、第４０図は扉表示効果を行う回路、
′第４１図、第４２図はそれを説明するためのタイミン
グチャート、第４３図はフィールドメモリ読み出しアド
レス発生回路を示す回路図、第４４図は第４３図の詳細
回路図、第４５図。 第４６図はその説明のだめのタイミングチャート、第４
７図は第３８図の詳細回路図、第４８図はフィールドメ
モリの読み出し時におけるアドレススキップ説明するタ
イムチャート、第４’１図は相関演算の説明図、第５０
図は第２の相関演算を行う回路図、第５１図は色信号に
対する相関演算を行う回路を示す図、第５２図はそれを
説明するためのタイミングチャート、第５３図はデータ
の読み出しの速度変換を行う回路を示す回路図、第５４
図、第５５図はそれを説明するだめのタイミングチャー
トである。 １４２０・・輝度信号フィールドメモリ１４３０・・・
フィールドメモリ制御回路１４４０・・・フィールドメ
モリアドレス発生回路１６００・・・輝度信号出力バッ
ファ回路２７００・・・色信号出力バッファ回路２５２
０・・色信号フィールドメモリ ２８０６・・水平タイミング発生回路 ２８０８・・・ラインメモリアドレス発生回路２８００
・・副画面タイミング発生回路２８１１・・同期信号幅
検出回路 ２８１２・・・位相比較回路 ２８１３・・・位相比較パルス発生回路２８１４・・垂
直タイミング信号発生回路２８１７・・％データ縮小タ
イミング発生回路２８１８・・フィールドメモリ制御信
号発生回路２８２１・・・３省デ一タ縮小タイミング信
号発生回路２９００・・モード信号発生回路 ３０００・・・主画面タイミング発年回路３０２５・・
・スキップタイミング発生回路３０２６・・・スキップ
データ発生回路３０２８・・・バッファメモリ書込みク
ロック制御回路３１００・・フィールドメモリアドレス
発生回路（７３１７）　　代理人　弁理士　則　近　憲
　佑　（ほか１名）ｏｏｏｏｏｏｏｏｏｏ　　　　　ｏ
ｏｏｏｏｏｏｏ。 第９図 （Ｑ） ｏｏｏｏｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏｏｏｏｏ。 （Ｃ） ・■・−・■・ ・■・−・■・ 、ｃｄ） 閣・ −・ ■・ −・ 第４８図 （ａ） 第４８図 （ｂ） ＭＯ−ＭＯ２ｕ−ドｓ４　Ｈｄｏ−１、Ｖｄｏ−１７２
Ｍ２・Ｍ％＋　　（−ド椅　Ｈｄｏ　−１／２．　Ｖｄ
ｏ　−１７２第４８図 （Ｃ） 第４８図 （ｄ） Ｍ２　・Ｍｏ２　ｉ−Ｆ峙Ｈｄｏ−１，Ｖｃ＄ｏ＝　１
第４８図 （ｅ） Ｍｌｏ（−ドｄｆ　　Ｈｄｏ−２，Ｖｄｏｗａ２ＭＳ４
９図 （ａ）　Ｍｏ−Ｍｏ１ｔ−ｈ− ｎ　　９イシテ′り０　　Δ　　（）→−ど＼−（）　
　　　−一一−−−−−−−９，ｍ９（シｎ＋１９イ二
予−９ｏ　Δ　　０　　Δ　　０　　　−一う−ｍ＋＋
う４ン（ｃ）Ｍ＋て一ト１ 第父図 第５１図 ｍ２会”０１ 第５２図 第５３１’！’１ 第５４図 φトＹ 第５５図 φトｖ 手　　続　　補　　正　　書　（方式）１、事件の表示 特願昭５６　−ＩＪｌｉＳ！３４号 ２、発明の名称 ｉ１ｍ儂信−に！Ｉｌ＆壇回路 ３、補正をする者 事件との関係　轡　奸　　　　出願人 （３０７）　　東京芝浦電気株式会社 ４、代　理　人 〒１００ 東京都千代田区内幸町１−１−６ 昭和６’Ｆ年３月２３日（発送日） ６補正の対象 ７、補正の内容 （１）本願添付明細書（藤３Ｎ＋乃至鍋１３３画）の浄
書。（内容に変爽なし） 〔り本ｓｔｍ付図面の浄書。（内容に変喪なしン以　　
　に （ニー）

Claims (1)

1. 【特許請求の範囲】 主画面の同期系に従って主歯−の画幅あるいは全面にｌ
   Ｉ＆１１画面の画像を挿入する吠１−偽号処理回路にお
   いて、少くとも主画面の水−’Ｆ　ＰＩ期ｉＩ１号と水
   平フライバックＩＨ号によってＴｏｌｌ　御され水平周
   波数のｎ倍（ｎは　の整数）σ】クロック信号を発振す
   る発振器と、 前記発振器出力′４！：１水平期間針数する銅ｌσ）カ
   ウンタと、 前記第１のカウンタの所定比カケ入力とし１垂直期間計
   数可能な＃２０カウンタと、到来する主画面同期曽号な
   検出する歩出同期検出回路と、 前記第３のカウンタの所定出力が尋かれ細配検出慣号に
   対する比較ノ（ルスおよび＾ｉｔ　Ｖ、　Ｍ　２のカウ
   ンタの自己りナツト／＜ルス％：祐尖する自己リセット
   パルス発生回路と、 前記比較パルスと垂直検出信号の位相差を検出し所定の
   条件下で前記第２のカウンタに引込み（１号あるいは自
   己リセット信号を発生する垂直同期引込回、路と、 前記ｗ４１のカウンタ出力に同期して所定巾の水平ドラ
   イブ信号′ｌｔ得る水平ドライブ信号発生ｊＩｊＵ路と
   、前記第２のカウンタ出力に同期して所定巾の垂直ドラ
   イブ信号を得る手段と、 副−画情＠Ｖ表示装置の全面に映出するモード信号を得
   る手段とを有し、前記ｉ−ド偏号によ−り強制的ＶＣ＃
   記発振器の制御ｌループを切り７リ一ラン二ング発振と
   するとともに、前記第２のカウンタを自己リセット動作
   とｋすことＶ％黴とする映像信号処理回路。 （以下余白） 明細店の浄書（自立に及更なし）