JPS58602B2 - 自動零補償装置 - Google Patents

Description

【発明の詳細な説明】 この発明は例えば各種の測定において零点がずれている
場合にこれを自動的に補償する装置に関する。

例えば差圧変換器にて圧力差を測定する場合にその差圧
変換器としては本来はこれに与えられる肉圧力が等しけ
れは出力はゼロであるが、経年変化や、周囲温度変化な
どにより与えられる肉圧力が等しくても出力がゼロにな
らず、ゼロ点がずれることがある。

従って測定を行うごとに先ずゼロ点のずれを補償する必
要があり、これをいちいち手動で調整することは操作が
煩雑となり、また操作する者にそのような調整ができる
能力が要求され、誰れでもが測定できるものでない。

従ってそのようなゼロ点のずれは自動的に補償されるこ
とが望まれる。

このようにゼロ点のずれを自動的に補償する自動零補償
装置の従来のものは、第１図に示すように入力端子１１
の入力は増幅器１２を通じて可変抵抗器１３の一端１４
へ供給されると共に抵抗器１５を通じ、更にスイッチ１
６を通じて演算増幅器１７の反転入力端に供給される。

増幅器１７の出力端は抵抗器１８を通じて接地されると
共に帰還抵抗器１９を通じて反転入力端に接続される。

またこれ等出力端及び反転入力端間にコンデンサ２１が
接続される。

増幅器１７の非反転入力端は接地される。

抵抗器１５，１９の各抵抗値は等しく選定され、増幅器
１７の外部利得は１とされる。

よってスイッチ１６がオンにされると、増幅器１２の出
力電圧Ｖａに対し、増幅器１７の出力電圧は−Ｖａとな
り、この電圧−Ｖａがコンデンサ２１の両端に生じ、ス
イッチ１６をオフにするとこの電圧−Ｖａが保持される
。

つまり増幅器１７、コンデンサ２１はアナログメモリ２
２を構成する。

このメモリ２２の出力は可変抵抗器器１３の他端２３に
接続され、可変抵抗器１３の可動子は出力端子１４に接
続される。

可変抵抗器１３の可動子を中点に設定すれば出力端子２
４の出力はゼロになる。

増幅器１７にはオフセット電圧があり、これを含めて出
力端子２４がゼロになるように可変抵抗器１３の可動子
を調整しておく。

測定に当っては測定入力をゼロとしておき、スイッチ１
６をオンにしてその時の増幅器１２の出力をメモリ２２
に記憶し、その後スイッチ１６をオフにして測定に入れ
ば、検出器、増幅器などのドリフトなどによりゼロ点が
ずれていても、そのずれは自動的に補償された測定出力
が出力端子２４に得られることになる。

この従来の自動零補償装置においては、経年変化や周囲
温度変動によりメモリ２２の利得が１よりずれると正し
い補償ができなくなる。

同様にメモリ２２のオフセット電圧がずれるとこれが出
力端子２４に直接税われる。

更に電源を入れてから全体が安定するまでは時間が比較
的長くなり、それまでスイッチ１６をオフにすることは
できない。

この発明の目的はアナログメモリの利得を１にする必要
がなく、これが変化しても正しい補償をすることができ
、更にドリフトの影響を受は難くしかも安定化する時間
が著しく早い自動零補償装置を提供することにある。

この発明によれば入力信号とアナログメモリの出力との
差が加算回路にて取出され、その加算回路の出力を出力
端子へ供給すると共に、その出力を基準値、例えばゼロ
レベルと比較回路で比較し、これにて出力のゼロ点から
のずれが検出され、これが上記アナログメモリに記憶さ
れる。

測定の初めにアナログメモリに記憶した後、そのメモリ
の入力側又は比較回路の入力側を切離して測定に入れば
よい。

このように帰還制御によりアナログメモリに初期のずれ
が記憶されるため、メモリの利得に無関係に補償するこ
とができ、かつ安定化が早い。

例えば第２図に第１図と対応する部分に同一符号を付け
て示すように、増幅器１２の出力は加算回路２５の一方
の入力へ供給され、その加算回路２５の出力は出力端子
２４へ出力として供給されると共に比較回路２６の一方
の入力へ与えられる。

比較回路２６の他方の入力には基準値、この例ではゼロ
レベルが与えられ、出力端子２４の出力のゼロレベルか
らのずれが検出される。

その検出されたずれはスイッチ１６を通じてアナログメ
モリ２２に供給されてこれに記憶される。

このメモリ２２の出力は必要に応じて分圧回路２７にて
分圧されて加算回路２５の他方の入力へ与えられる。

この場合そのメモリ２２の出力は増幅器１２の出力と逆
極性とされる。

この構成において測定に当り、被測定信号を入力する前
にスイッチ１６をオンにすればその時の出力端子２４に
現われるゼロ点からのずれは比較回路２６に与えられ、
ゼロ点からのずれが比較回路２６で検出され、これがア
ナログメモリ２２に記憶される。

その後スイッチ１６をオフにして被測定信号を入力すれ
ば、その被測定信号は加算回路２５においてゼロ点から
のずれが補償されて出力される。

比較回路２６の利得を高くする程ゼロ点の追従精度がよ
くなる。

第２図の具体例を対応する部分に同一符号を付けて第３
図に示す。

入力端子１１の信号はＲＣの低域通過ろ波器２８により
雑音が除去されて増幅器１２ａ、１２ｂの縦続接続より
なる増幅器１２へ供給される。

前段の非反転増幅器１２ａにおいてコンデンサ３０によ
りろは効果があり雑音が除去される。

後段の反転増幅器１２ｂの出力加算回路２５へ供給され
る。

加算回路２５の出力はスイッチ２９を通じて出力端子２
４へ供給され、また前段増幅器１２ａ出力側は抵抗器３
１及び３２を通じて加算回路２５及びスイッチ２９の接
続点に接続され、抵抗器３１．３２の接続点は出力端子
２４に接続される。

抵抗器３１の抵抗値は抵抗器３２のそれより充分大に選
定され、スイッチ２９がオフとされると増幅器１２ａの
出力が出力端子２４に得られ、低感度出力が得られるよ
うにされている。

比較回路２６を構成する演算増幅器の電源に接続された
可変抵抗器３３を調整してスイッチ１６がオンで比較回
路２６のオフセットが存在しても出力端子２４の出力が
ゼロになるようにされる。

比較回路２６の出力側はスイッチ１６を通じてアナログ
メモリ２２の演算増幅器１７の反転入力側に接続され、
スイッチ１６と比較回路２６の接続点は抵抗器１９を通
じてメモリ２２及び分圧回路２７の接続点に接続される
。

メモリ２２の記憶コンデンサとしてコンデンサ２１ａ、
２１ｂの並列接続が使用される。

リレー３４を付勢し、その接点３４ａをオンにし、電源
端子３５の電圧を接点３４ａを通じ、更に抵抗器及びコ
ンデンサの低減通過ろ波器３６を通じてトランジスタ３
７のベースへ供給される。

トランジスタ３７が導通し、そのコレクタ側に挿入され
たリードリレーのコイル３８に電流が流れ、その接点、
つまりスイッチ１６がオンにされる。

接点３４ａを通じてトランジスタ３９のベースに端子３
５の電圧が与えられ、トランジスタ３９の反転出力がト
ランジスタ４１のベースに与えられ、そのトランジスタ
４１のコレクタに挿入されたリードリレーのコイル４２
によりスイッチ２９が制御される。

従ってスイッチ１６とスイッチ２９とは逆に動作するこ
とになる。

また接点３４ａにチャタリングが発生してもこれはろ波
器３６で除去されるためスイッチ１６がオフになる時、
上記チャタリングの影響を受けず、正しい値がアナログ
メモリ２２に保持される。

分圧回路２７の分圧比は例えば５０分の１とされる。

以上述べたようにこの発明の自動零補償装置によれば帰
還ループによりゼロ点のずれをアナログメモリ２２に記
憶するため、電源の投入後の動作が安定状態になるまで
の時間が早く、第１図に示したものにおいてははゞ１０
分程程度かかったが第３図の例では直ちに使用可能な状
態となった。

更にメモリ２２及び比較回路２６の各利得を一定にする
必要がなく、温度変化や経年変化により利得が変化して
もスイッチ１６をオンにすれば必ず出力端子２４の出力
がゼロになるように動作するため、正しい補償が得られ
る。

更に製造時において比較回路２６のオフセットの影響を
除去するように調整すればよく第１図においてはメモリ
２２の利得を１にすると共に可変抵抗器１３も調整する
必要があり、これを比較して調整工数が少ない。

更に分圧回路２７を使用する場合はメモリ２２の出力が
リークなどで変化してもその変化は分圧回路２７により
その分圧比だけ小さくされ、それだけ長期にわたり正し
く補償でき、また増幅器１７としてＭＯＳＦＥＴよりな
るものを使用する必要がない。

なお入力がゼロの時ゼロとなるように補償する場合のみ
ならず入力が任意の値である時、その値に対する変化を
検出する場合にその初期入力をメモリ２２に記憶させて
検出することができる。

同様にゼロ点に対するずれのみならず、任意の一定値を
基準とすることもでき、その基準値を比較回路２６の基
準入力に与えればよい。

【図面の簡単な説明】

第１図は従来の自動零補償装置を示すブロック図、第２
図はこの発明による自動零補償装置の一例を示すブロッ
ク図、第３図はその具体例を示す接続図である。 １１：入力端子、１６：スイッチ、２２：アナログメモ
リ、２５：加算回路、２６：比較回路、２７：分圧回路
。

Claims (1)

【特許請求の範囲】
1. １ 入力信号が一方の入力として供給され、二つの入力
   の差を得る加算回路と、その加算回路の出力と基準値と
   の差を検出する比較回路と、その比較回路の出力がスイ
   ッチを通じて供給され、出力を上記加算回路へ他方の入
   力として供給するアナログメモリとを有する自動零補償
   装置。