JPS586479A - レ−ダ情報デ−タの処理方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はレーダ情報データの処理方法に関し、更に詳細
には、第１走査フオーマツトからのデータを異なる走査
フォーマットに変換してオペレータにとってより便宜な
モニタに変換済データを表示することに関する。このよ
うな変換はレーダセンサに関し極座標の走査フォーマッ
トを有するトポグラフィツクピクチャ （ｔｏｐｏｇｒａｐｈｉｃ　ｐｉｃｔｕｒｅ　）型のも
ノテヨク変換後の極座標はデカルト座標に変形されて、
適宜（７）　ＩＪ　７　Ｌ／　ッシコＬ／−ト（ｒｅｆ
ｒｅｓｈ　ｒａｔｅ）を有する高解像度ラスクー走査モ
ニタに表示される。

本発明は、レーダメモリからの変換済データをラスター
走査モニタへと移すことにも関する。

更に、本発明は上記方法を実施する装置にも関する。

本発明は極座標フォーマットに関したレーダセンサから
のレーダ像（ｒａｄａｒ　ｐｔｃｔｕｒｅ　）をデカル
ト座標フォーマットを有する同等内容の像に変換するこ
とに関連して記述するが、本発明は必ずしもレーダ像に
関連していない系や、変換済データのモニタ表示用追加
処理にも適用できるのはもらろんである。

レーダ図式位置像Ｄａｄａｒ　ｐｌａｎ　ｐｏｓｉｔｉ
ｏｎｐｉｃｔｕｒｅ　）の追跡は、一般に、図式位置指
示器（ＰＰ　ｌ　）上で一個又は複数のレーダアンテナ
に同期して回転する一連のラジアルスィーブ（ｒａｄｉ
ａｌ　ｓｗｅｅｐ）により行なわれる。その場合、エコ
ー信号即ち物標信号は長残光性螢光体の輝点として現わ
れ、その残像はメモリ機能として働く。

このようなＰＰＩ像をより高度でより安定した輝度のも
のに変換する種々の技術が既に提案されている。「フィ
リップス　テレコミユニ今一ション　レビュー」　（第
３１巻、第２号、１９７９年５月）中のジエイ・ギーテ
ｖ　（Ｊ　、　Ｇ　１ｅｔｅｍａ）著の論文［レーダ像
のデジタル走査変換器」において、螢光体、両面型ター
ゲット（ｐｈｏｓｐｈｅｒ。

ｂｉｌａｔｅｒａｌ　ｔｕｒｇｅｔ）又はテレビカメラ
のメモリ機能を固体ランダムアクセスメモリ（ｓｏｌｉ
ｄ　−８ｔａｔｅ　ｒｉｌｎｄＬｌｌＩｌ　ａＣＣｅＳ
Ｓ　Ｍｅｍｏｒｙ）に替えることが提案されている。そ
のようなメモリの入出力速度を充分に高くすることが可
能ならば、解像度、正確性、安定性及びＭＴＢＦに優れ
ているとともに、合成器との組合せで広いラチチュード
（１ａｔｉｔｕｄｅ）を提供し、制御を容易にし、全像
内容を処理づる固体デジタル走査変換器に到達すること
が可能であると、同論文に述べられている。

同論文では、変換媒体を１６にモジュールのダイナミッ
クＭＯＳメモリで構成し、このメモリを５ビツトの容量
を各々有する１０２４ｘ　１０２４個のトポグラフィ的
記憶セル（ｔｏｐｏｇｒａｐｈｙ−ｒｅｌａｔｅｃｌｓ
ｔｒａｇｅ　ｃｅｌｌ　）で構成することが提案されＣ
いる。これは全部で約５Ｍｂとなり、３２０Ｘ　１６ビ
ツトワードのコンピュータメモリ容量に匹敵する。

しかしながら、同論文では二］ンピー１−夕に匹敵する
変換媒体は提案されているが、そのような数のデータを
充分な高速で、即ち、レーダビームの走査速度に合わせ
た速度で直らに処理できるコンピュータがないことに注
目すべきである。

イギリス特許第１，５２９，２８１号では、得られる時
間内で、表示モニタに書き込み、表示モニタからのデー
タで陰極線管モニタをリフレッシュするという問題の解
決法として、スイープデータバツフＦ　（ｓｗｅｅｐ　
ｄａｔａ　ｂｕｆｆｅｒ　）並びに表示メモリを幾つか
の部分に分け、走査変換と表示メモリへの書き込みとを
スイープデータバッファの各部分に関し同時に行なうと
いう技術を適用することが述べられている。

本発明の目的は上記した時間の問題を別のやり方で解決
することである。これについて、以下で従来技術との比
較において述べる。

レーダスイープバッファは０１個の記憶要素内に適宜記
憶された１つのスィーブからのデジタルレーダを含み、
各記憶要素はＩＩＩＩ　ビットの振幅情報を持つ。適宜
のサンプリングレート（ｓａｍｐｌｉｎｇ　ｒａｔｅ　
）でレーダビデオ信号をサンプリングすることによりレ
ーダデータはスイープバッファに供給され、ビデオ信号
は各サンプリング時において一１ビットのアナログ−デ
ジタル変換器を用いてデジタル形に変換され、デジタル
化したレーダビデオ信号はスィーブバッファ内の連続し
た場所に記憶される。

レーダは１秒あたりにパルスにて働き、走査器はＴｒｏ
ｔ秒あたり１回転で回転する。

スィーブバッファ内で保持されたレーダデータは、レー
ダ走査す位（ｒａｄａｒ　ｓｃａｎｎｅｒｂｅａｒｉｎ
ｇ　）の正弦・余弦関数値と入力用クロック信号を用い
て、定められた出発値からの×・ｙアドレスの増分のレ
ジスタに２個のレート掛算器（ｒａｔｅ　ｍｕｌｔｉｐ
ｌｉｅｒ　）を適用することにより、極座標からデカル
ト座標に変換される。レーダデータは一時に一画素に記
憶される。

前記座標変換器に接続される表示用リフレッシュメモリ
はＮ−Ｎ個のメモリ位置で構成され、それら各々はｍ２
ビツトの振幅情報を有する。

表示用リフレッシュメモリの内容は規則的に１ラインず
つ読み取られ、移されてＮ本の有効影像走査線（ａｃｔ
ｉｖｅ　ｐｉｃｔｕｒｅ　１ｉｎｅ　）を有する陰極線
管表示モニタをリフレッシュする。表示像は１秒につき
３度リフレッシュされる。リフレッシュ読み取り中、同
一のクロックサイクルでｎ個の画素が同時に読み取られ
る。

表示用リフレッシュメモリが書き込みにｑ１ナノセカン
ド、読み取りにｑ２ナノセカンドのサイクル時間を有す
る場合、レーダスイープバッファ、座標変換器及び表示
用リフレッシュメモリから成る上記の公知構成はリフレ
ッシュメモリに関し下記のような時間見込みとなる。

１つの表示像へのアクセス数：ｎａ＝−！ｉ表示リフレ
ッシュに占められる時間のパーセント：　　ｒｐ＝　　
１００−ｎａ−０２・１ｏ　　−ｊｌつのレーダスイー
プに対する書き込みアクセス数：ｎＩ 書き込みに占められる時間のパーセント：ｒｙ＝　　１
００−ｎ＋　　・Ｑ＋　　・１０　　　ｋ計算例として
Ｎ　＝　１０２４、ｎ−６４、Ｑ＋　＝　０２−５００
、　ｎ＋　　＝１０２４、ｋ＝２０００、ｊ　−６０と
仮定すると、 ｎミニ　１６３８４そしてｒｐ＝　４９．１５％、そし
て書き込みに使われる時間は ｒロー　１０２．４％ ｒｐと１口との合計が１００％を超えるから（約１５０
％）、この設計は、極めて妥当なこれら選択数値では機
能しない。

本発明に従って、走査変換されたデータを座標変換器か
ら出力された時に中間記憶装置にまず記憶し、次いでデ
ータバス（ｄａｔａ　ｂｕｓ）によって表示用リフレッ
シュメモＩＪに移せば（この場合データ移送は複数の画
素において並列に、即ち、一時に２個の画素で行なう）
、次の２つの利点が得られる。

（１）　　アクセス当たりの画素が多数なので、書き込
みアクセス数が減少される。

（２）各画素がアンテナ１回転当たり１回のみ更新され
るよう構成設計することができるので、書ぎ込みアクセ
ス数が減少される。

同じタイプのメモリに対し、表示リフレッシュ時間は一
定のままぐある。１秒当たりの書き込みメモリサイクル
数は 　　　Ｎ２ ｎｂ＝　不ｏｔ　”　ｚ となり、書き込みに占める時間のパーセントはｒｗ　＝
　　１００　−　ｎｂ　　−Ｑ＋　　　°　１０−９で
ある。

同じ計粋例に対して、 Ｚ　＝　４　、Ｔｒｏｔ　＝　２秒では、ｎ、＝　１３
１０７２ ｒン６．５５％ 全時間消費は ｒｍ＝　ｒ、＋　ｒ、、、　＝　５５．７％であり、臨
界値からはるが離れている。

中間バッフ７配憶装置の時間見込みは ’ｂｕｆ　＝　’Ｗ　＋ｒＷ である。

同じ数値の場合、設計機能させる、即ちｒｂｕｆ　　＜
　１００％とするためには少し速度増加させる必要があ
ることがわかる。

中間バッファ記憶装置は表示用リフレッシュメモリと同
じ容量のものとすることができる。

しかし高価なメモリ構成要素の場合、情報内容が変化し
ている表示域の、即ちレーダスイープ方向のバッファリ
ングができるのに充分なメモリのみをバッファ記憶装置
に有することにより、容量を減少させることができる。

これは表示リフレッシュメモリをＮ１　・Ｎ＋個のブロ
ックに、分けることによって達成できる。

この場合、各１０ツクはｔＪ−Ｕ個の画素であって 　　−− Ｉ Ｃある。

任意方位におけるレーダスイープによ、リアドレスされ
るブロック数の上限が２・Ｎ１個であることは幾何学的
に証明できる。

従って、中間バッフ？記憶￥装置の最小要件は２・Ｎ１
個のブロックと表示用リフレッシュメモリへのデータ移
送に適当な時間を与えるための少なくともＮ＋個のブロ
ックとを加えたものである。

要するに、本発明は、レーダセンサにより提供されるレ
ーダ情報データが、レーダセンサによって方位角とレン
ジの座標（ｒａｎｇｅｃｏｏｒｄｉｎａｔｅｓ　）とし
て決められる視域を所定第ル−ト（ｒａｔｅ）で走査す
るパターンに対応するアドレスに、ロイ化ビデオ信号と
してレーダ入力バッファに記憶され：レーダ入力バッフ
ァからのデータがメモリユニットに受領され；ラスター
走査表示装置に突環されるべき表示ラインパターンに対
応する位置に前記メモリユニット内に入力バッファから
読み出したデータを入れるようアドレスが走査パターン
と走査レートの関数として生成され；所定の第２レー１
−でラスター走査表示装置に示されるべくタイミングユ
ニットの制御のもとに、メモリユニット内に記憶された
データがビデオ出カニニットに移される、第１走査フオ
ーマツトから異なる走査フォーマットに変換されラスク
ー走査表示５Ａ置に表示されるレーダ情報データの処理
方法に関し、変換器アドレスを有するレーダデータの記
憶が複数の画素に対応する多数の正方形のブ［ｌツク（
ｓｑｕａｒｅ　ｂｌｏｃｋ）から成る中間記憶ユニット
内で行なわれること、レーダスイープが各ブロックを通
った後に、中間的に記憶されたデータブロックをリフレ
ッシュメモリから成るレーダメモリに送ること、及びデ
ータの前記移送を複数の画素について並列に行なうこと
を特徴とＪる。

中間記憶ユニット内の正方形ブロックの数に応じて、ブ
ロックへの充ｈ１４（レーダデータの書き込み）及び空
虚化（リフレッシコメモリへの移送）を幾つかのやり方
で行なうことができる。

中間記憶ユニット内のブロック数は、その数のブロック
とそれらに関連する多数の画素を同時にカバーするよう
スイープビームが走査域にわたってスイープさせられ；
スイープ−でカバーされる画素がもとのレーダどデＡ情
報を表わすデータで満たされ；走査動作中のスイープビ
ームが、レーダデータで満されるべき画素を含むブロッ
ク群の中に包まれているようにするため、充填プロセス
中のブロックがスイープに対して固定のままであるのに
対してスィーブの通りすぎてしまったプＩ」ツクはデー
タを読み出して空にした上でスィーブの前方位置に移動
させてスイープが進行してもブロック群の中に含まれる
ようにするという、移動可能なブロック群を構成するの
に充分であればよい。

若しくは、ブロック数はスイープビームの全スイープ位
置を充分カバーする程多くてもよく、この場合スイープ
ビームの動的包囲はほんの２．３のブロックに減らすか
又は全くなくしてしまうことができる。

極座標からデカルト座標への前記変換を行なうことは、
ベクトル値を一定周波数とみなし、その成分ＸとＹを前
記周波数とある比率をもった周波数として発生させるこ
とを伴なう。これらの比率は各々対応する正弦・余弦関
数値を表わし、読み取り専用メモリ表内に見出される。

レート掛算器を使用することは、更に、３つの周波数を
各カウンタに供給し、ベクトルカウンタがスィーブメモ
リ内のアドレスを指すのに対しＸカウンタとＹカウンタ
はブロックメモリ及びブロックポインタメモリ内のアド
レスを指すことを伴なう。

変換器データがブロックメモリ内に記憶された後、これ
らは、情報に含まれているデカルト座標が変換器データ
がレーダメモリのリフレッシュメモリに記憶されるアド
レスを構成するよう、レーダメモリに移される。

レーダメモリからモニタへのデータ移送をスピードアッ
プするため、変換器レーダデータが表示されるべきモニ
タの像線を表ねりレーダデータは表示されるビームの帰
線期間（ｆｌｙｂａｃｋρｅｒｉｏｃｌ）中にラインバ
ッファに移される。次いで、像線データは全有効水平走
査期間（ｆＯｔａｌａｃｔｉｖｅ　ｈｏｒｉｚｏｎｔａ
ｌ　１ｉｎｅ　ｔｉｍｅ　）中にモニタに移される用意
ができ、有効走査１１Ａ　（ａｃｔｕａｌｌｉｎｅ）上
の画素はラインバッファからモニタへとシフトされ、前
記水平走査中のリフレッシュメモリはモニタに表示され
るべき新しいデータの外部入力が可能にされる。

全有効水平走査期間に比べると帰線期間は短いが、−組
の像線をリフレッシコメモリからラインバッフ７７に移
しても問題はない。これは、１像線のみを表わケデータ
の酸が比較的少ないからである。ラインデータをライン
バッファから更にモニタへと移すの１よ＠線用間よりも
はるかに長い水平走査期間中に行なわれ、水平走査期間
がブロックメモリからの新しい変換器ビデオデータでリ
フレッシュメ・モリを更新（ｕｐｄａｔｅ　）するのに
利用される。

リフレッシュメモリからラインバッファへのデータ移送
を更にスピードアップするため、データは群をなして移
され、各群は同一の行アドレス（ｒｏｗ　ａｄｄｒｅｓ
ｓ　）を有するよう選択される。

それによって、各アドレスへのアクセス時間はページモ
ード内の読み取りにより減少され、検索及び移送時間は
モニタ表示ビームの帰線期間に対抗するようスピードア
ップされる。

本発明の全般的原理とそれに関した機能的詳細を示して
いる図面に関連し本発明を更に説明する。

走査変換器と合成器表示系のブロック図である第１図に
おいて、走査変換器１の機能は、レーダセンサとデータ
レート（ｄａｔａ　ｒａｔｅ　）に関した極座標等の特
定走査フォーマットを有する像を、同等内容であって、
比較的オペレータにとって便宜であり高解像度ラスクー
走査モニタに表示されるべきデカルト座標及び／又はデ
ータレート等の異なる走査フォーマットを有する像へと
変形することである。第１図に示した表示系の第１部分
を成す走査変換器１はレーダデータ（ビデＡ１同期及び
アンテプの角り向）を走査変換器ユニット２内ｒｘＳ’
ｙ座標に変換し、変換器レーダ情報は６０Ｈ７までのリ
フレッシュレートで高解像度のラスター走査モニタ４に
適宜表示するためレーダリフレッシコメモリ３に記憶さ
れる。レーダリフレッシュメモリ３に記憶されたデータ
はデジタル−アナログ変換器・モニタ同期発生器５を介
しモニタ４に移される。

第１図に示した表示系の別の部分は合成器り゛ルッシュ
メモリ６ａ、６ｂ、６ｃを含む合成器部６であり、その
内容はモニタ４に表示され、レーダ像に重なる。合成器
リフレッシュメモリ６ａ、６ｂ。

６ｃはバス系７（ＫＳ８００システムバス）から制御さ
れ、このバス系７にベクトル・ＡＳＣＵＳＣ上発生器８
が接続される。

モニタ４に表示される変換器レーダ信号の強度及び／又
はグレースケール（ｇｒａｙ　５ｃａｌｅ）はオペレー
タによってなされるセツティングにより変えることがで
き、オペレータ又は制御機能が種々のオペレーションモ
ード（例えば、レーダデータのみに表示や、連続ベクト
ル、断続ベクトル、ベクトル輪郭、断続ベクトル輪郭等
の合成器表示機能が重ねられたレーダデータの表示）間
で選択できる。

ベクトル及び文字（ｃｈａｒａｃｔｅｒ　）は種々のカ
ラー及び性質の種々の合成像メモリで発生することがで
き、オペレータは種々範囲の利得、距離環強度（ｒａｎ
ｇｅ　１ｎｔｅｎｓｉｔｙ　＞　、レーダビデオ切入、
クラッタ−制御、Ｘ及びＹ方向のオフセンタリング、レ
ンジスケール（ｒａｎｇｅ　５ｃａｌｅ　）選択、残光
選択をも選択できる。

第２図は、走査変換プロセスでの全モジュールを示した
簡略ブロック図である。走査変換での、レーダ情報が極
座標からデカルト座標（即ちＸ−Ｙ座Ｉ！りに変換され
る仕りがわ力Ｘる。

変換器は４個のイン／アウＦ−−モジュール、即ちレー
ダ入力モジュール９、アンテプ入カモジュール１０、ビ
デオ変換器出力１１、ビデオ変換器出力１２及び表示プ
ロセツ゛リモジュール１３ｈ１ら成る。上記［ジ２−ル
は表示系レーダメモ１）（第２図のブロック１４）に直
接又は間接に接続される。変換器レーダ像は上記したラ
スター走査モニタ４に表示される前にここに配憶される
。

第３図は変換プロセスの基本原理を示すブロック図であ
る。アナログ−デジタル変換器１５に供給されたアナロ
グビデオ信号は３ビットデジタル信号に変換されてから
スイープメモリ１６に記憶される。スイープメモリ１６
から変換器ビデオ情報はブ１−］ツクメモリ１７へ移さ
れるが、これについては以下で述べる。スイープメモリ
１１１らブロックメモリ口へのデジタル信号移送中に、
極座標からデカルト座標への変換が、アンテナからＳ／
［〕変換器１９を介し信号を受けるレート＋１）粋器１
８の使用によって行なわれる。Ｓ／Ｄ変換器１９からの
信号は中央処理装置（ＣＰＵ）２０へも送られ、前記レ
ーダデータに関連したデカルト座標に対応しモニタ表示
ユニットのラスター７オマツトとも一致するレーダメモ
リアドレスにブロックメモリデータが移されるようＣＰ
Ｕ２０がブロックメモリを制御してそこに記憶されてい
るデカルト座標をレーダメモリに移す。

第４図はレーダメモリ装置を示す図で、レーダメモリは
６４Ｘ６４個のブロックで構成され、各ブロックは１６
ｘ１６個の画素又は像点を有する。

従って、全体として約白万個の像点である。

第５図に示したのはブロックメモリ装置であり、第４図
に示したレーダメモリと同様の１Ｌコツク構造であるが
、全部で２５６個のブロックしか為さない。ブロックメ
モリ１７の各ブロックには１６ｘ１６個の画素があるの
で、全部で約２００．０００個の画素点となり、これら
はブロックメモリ内で満たず又は空にすることができる
。

第６図に示したのは１０２４個のレンジセル（ｒａｎｇ
ｅ　ｃｅｌ　ｌ　）を表示したスィーブメモリ１６の構
成である。０．７５．１．５．３．６．１２．２４及び
４８Ｎｍにて、このレンジセルは６．２５／２．６．２
５．１２．５．２５．５０．１００及び２００メートル
の距離を各々表わす。

極又はベクトル座標とデカルト座標との間の関係を示す
第７図により、ベクトルＲ（φ）に沿った点がＸＹ平面
にＸ及びＹ値で示され得ることがわかる。変換プロセス
においては、ベクトルＲ（φ）が一定周波数として発生
されるのに対し、その成分Ｘ　＝　ＲＳｉｎφ及びＹ　
＝　Ｒｃｏｓφは第８図に示す如くレート掛算器の使用
により生じさせることができる。ここで、Ｒを表わす周
波数は第ル−ト掛砕ｓ２５と第２レート掛算器２６に供
給される。第２レート掛算器２６は第２人力としてｓｉ
ｎφ値を有し、これは読み取り専用メモリー内のルック
アツプ表から持つ・（くることができる。従って第２レ
ート掛算器２６から出力はデカルト値Ｘ　＝　Ｒｓｉｎ
φであって、これは入力周波数を表わす周波数とは異っ
た周波数であり、出力はルックアツプ表から供給される
ｓｉｎφの値次第である。第９図に示すように、この周
波数信号がＸカウンタ２７に供給され、こ。

こで周波数信号がデジタルカウンタ値に変換されてブロ
ックメモリ１７ａ及びブロックポインタメモリ２９′内
の関連アドレスを指す。

第８図の第２レート掛算器２６からの出力、即ち周波数
値ｙ　＝　ＲＣＯ３φは同様にしてＹカウンタ２８に送
られ、ここで周波数信号がデジタル信号に変換されてブ
ロックメモリ１７ａとブロックポインタメモリ２９′内
の関連アドレスを指す。

これについては第１０図に関し更に論じる。

第９図に示したように、信号はＸカウンタ２１及びＹカ
ウンタ２８からブロックポインタメモリ２９′　に送ら
れ、後者は変換中はブロックメモリ１１占に対するポイ
ンタを呈する。このようなポインタはブロックがレーダ
メモリに移される場合にも生じ、この場合ブロックポイ
ンタメモリへのアドレスが第３図に示す如＜　ＣＰ　Ｕ
　２０内で生じる。

基本ベクトル周波数を表わすＲ信号はＲカウンタ２９へ
送られ、これがスイープメモリ１６ａ（第３図では１６
で表示）内のアドレスを指す。

上記したように、第３図及び第５図で示したブロックメ
モリ１７は２５６個の１［１ツク要素から成りそれらの
各々が１６Ｘ　１６個の画素に分かれ、全部で６５，０
ＯＯ１ｉｌの画素位置となる。これら画素点各々は３ピ
ツトの情報を記憶できるので、全部で２００，０００ビ
ツトがブロックメモリ１７に記憶できる。第１０図は、
１０ツクメモリ１７ｂの種々のブロックを、スイープメ
モリ１６ｔｌに断続的に記憶されるアノｌ」グレーダビ
デＡ信号を表わす走査スィーブに関連して、どのように
構成するかを概略的に示している。

ブロックメモリ１７ｂは、スイープ走査域が常にブロッ
クメモリ１７ｂ内に含まれるいくつかの又は全数のメモ
リブロックによりカバーされるよう構成されでいる。第
１０図にはスィーブメモリで表わしたスイー１１６ｂの
例が示されており、これは４つのブロック、即ち、ブロ
ックメモリ１７ｂ内の１０ツク８１〜Ｂ６を通る。スイ
ープメモリ１６ｂ内の位置Ａでのビデオは、ブロックＢ
２の、ＸＶ平面で画素１０−３に書き込まれる。

方位φを石する実際のスイープはブロックＢ４、ブロッ
クＢ５、ブロックＢ２及びブロックＢ３を通り抜ける。

方位φ±Δφでは、スィーブは他のブロックと画素を走
査する。

第１０図から更にわかることは、スイープが既にブロッ
クＢ１を走査し終え、従ってこのブロックが所要のビデ
オデータと走査フォーマットデータで「満たされて」お
り、空にされる、即ちその情報をレーダメモリ２１に移
される（第３図参照）ところである。走査が更に動くと
、ブロックＢ６に包含された領域に入るのでブロックＢ
６は「空」のブロックでなければならない。

ブロックメモリ内の２５６個のブロック全部を考えると
、成るブロックは空で、成るブロックはスイープで占め
られており、成るものは空になりつつあり、成るものは
満たされつつある。又、立上がり時にはポインタメモリ
は正しいポインタで初期化される。

上記で説明したように、スィーブでカバーされる画素は
もとのレーダビデＡ情報並びにそれに関連するデータを
満たされ、情報で満たされるべき画素を含むブロックは
走査動作中のスィーブビームを「移動可能」に包囲する
よう構成されている。古い換れば、充填プロセス中のブ
ロックは実際の方位間隔に対応するアドレスで保たれ、
従ってスイープでカバーされている間はブロックがスイ
ープに対し固定しているのに対し、スィーブの通って空
になったブロックは、スイープ包囲を保持するためスイ
ープ前方に「位置する」よう移動される、即ち別のアド
レスを与えられる。

この、スイープのまわりをブロックで包囲する機能は第
３図に示した中央処理装ｆｔ（ＣＰＵ）２０によって達
成され、この中央処理装置がアンテナから方位情報を受
ける。ブロックがスィーブでカバーされる方位間隔に対
応するよう、この方位情報が各ブロックのアドレスを決
める。

スィーブがブロックを通ってそのブロックが適当なデー
タで満たされると、そのデータはレーダメモリへ移され
、空になったブロックのアドレスが変更されてもう一度
前進スイーブによりカバーされる「用意」位置をとる。

立上がり時に、ＣＰ　Ｕ　２０はスイープセンター（ｓ
ｗｅｅｐ　ｃｅｎｔｅｒ）　、レンジ、残光、強度等の
コンソールボタンを読み取る。この情報は初期化の際に
イン／アウトモジュールに移される。ＣＰＵ２０は、前
記した如く、全ブロックアドレス及び対応する方位を含
むＣＰＵメモリの表も生み出す。この表はスイープセン
ターが動くたびに再生される。操業においてはＣＰ　Ｕ
　２０は各ｍｓで割り込み（１ｎｔｅｒｒｕｐｔ　）を
受ける。割り込みを受けると、ＣＰ　ＬＪ　２０はアン
テナを読み取る。

走査が通過した全ブロックのブロックアドレスはビデオ
変換器出力モジュールに出力される。

アドレスはブロックデータをブロックメモリからレーダ
メモリに移すのに用いられる。

第１１図に示したのは、第２図に参照番号１１で示した
如き、レーダ走査変換器システムのモジコールの１つで
あるビデオ変換器入力のブロック図である。このモジュ
ールはなかんずくア犬ログーデジタル変換回路、混信フ
ィルタ、ビデオサンプルメモリ、正弦・余弦関数回路及
びＸＹレート掛幹器を有する。距ＩＬサンプル選択、同
期フィルタ及び制御裂開に必要な回路も含まれる。

アナログ−デジタル変換器は８レベル（３ビツト）のビ
デオ信号をデジタル化するのに用いられ、変換器の利得
はスイープ利得とプリセット利得の組み合わせであり、
サンプル周波数は好ましは２４ＭＨｚ′ｃある。

サンプリング周波数はレンジスケールセツテング次第で
あり、これは入力サンプル選択回路を調節することによ
って達成される。

上記したように、距離環発生回路、混信フィルタ及びサ
ンプルメモリも含まれる。

各スィーブの始めで方位情報が得られて正弦ＲＯＭへの
入力として用いられる。方位データから正弦関数伯が得
られ、その余角から余弦量・数値が得られる。両値が記
憶される。方位データの最上位の２ビツトが象限を定め
る情報（ｑｕａｄｒａｔｕｒｅ−ｉｎｆｏｒｍａｔｉｏ
ｎ）へ解読される。これらの機能は第１１図に示した正
弦・余弦関数回路によって達成される。

前記したＸＹレート掛算器は変換用Ｘ周波数及び７周波
数を発生するのに用いられる。方位値の正弦が象限１と
３のＸ周波数と象限２と４の７周波数を決め、方位値の
余弦が象限２と４のＸ周波数と象限１と３の７周波数を
決める。

画周波数は０と２ＭＨ２の間で変化する。

サンプルメモリの最大読み取り周波数は好ましくは４　
Ｍ　１−Ｉ　Ｚで最大ＸＹ周波数が２　Ｍ　ｆ−（ｚな
ので、２つのビデオセルを組合わせる、即ち２つのビデ
オ値の大きい方を選択する必要が変換中時々ある。これ
は出力サンプル回路内で行なわれる。

同期フィルタモジュールは２個の同期フィルタを有し、
そのうち一方のフィルタは０．５ｎ＋ｓ毎に変換器同期
を司能とするようプリセットされ、他方は１１１Ｓ毎に
ＣＰＬＪ同期（同期割り込み）を可能とするようプリセ
ットされる。これは、変換器が２　Ｋ　Ｈｚを超える同
期全てを扱かずことになる。

可能になった（ｅｎａｂｌｅｄ　）同期はデータ収集の
ために２４Ｍ　ＨＺクロックに、正弦・余弦発生及びス
ィーブ変換のために１２Ｍ　Ｈｚに同調される。このモ
ジュールは選択されたバス平面からデータを得るための
レンジ選択及びインターフェイスの回路も有する。

上記した系の基本タイミングはモニタ４の同期から到達
される。そのうち１つがレーダリフレッシュメ七り３で
ある種々のリフレッシュメモリに含まれている情報は、
スイープ位置がその時どこにあるかに応じてビデオ信号
によりモニタ４へ移されねばならない。これに関して特
に第１２図と第１３図を参照する。第１２図は走査変換
器１からリフレッシュメモリ２，６ａ〜６Ｃ及び補助ブ
ロックを介したモニタ４へのデータの流れを示すブロッ
ク図であり、第１３図はモニタタイミンクを示す。

第１３図において、記号は下記を表わす。

ｔｈａ　＝全有効水平走査期間 ｔｈｂ　＝水平ブランキング期間 ｔＶｂ　＝垂直ブランキング期間 全有効水平走査期間を示す期間ｔｈａでは、自効走査線
上の画素はラインバッファ３０，６０ａ、６０ｂ。

６０ｃからモニタへと移される（第１２図参照）。

同時にリフレッシュメモリは表示データの外部入力の用
意ができている。

水平ブランキング期間を示す期間ｔｈｂでは、次のライ
ンの全画素（１０２４個まで）はリフレッシュメモリか
らラインバッファへと移される。

ラインバッファにデータが入っている時間中は、リフレ
ッシュメモリは外部入力を取り扱う。

言い換れば、変換器レーダデータを表示すべきモニタの
像線を表わすレーダデータは水平ブランキング期間中即
ち表示ビームの帰線期間中にラインバッフ戸へ移される
。この帰線期間は全有効水平走査期間に比べて非常に短
い。

リフレッシュメモリ間でラインバッファを用いることに
よりこの期間中にラインデータを迅速移送することがで
きるが、これはラインデータがリフレッシュメモリに記
憶された９壷の情報しか表わさないからである。リフレ
ッシュメモリとラインバッファ間のデータ移送を更にス
ピードアップするためには、データを群をなして移送し
、各群を同一の行アドレスを有するよう選択し、それに
より、データをページモードで読み取って各アドレス位
置へのアクセス時間を減少させ、帰線期間中の検索・移
送時間をスピードアップする。ベージモード読み取りは
例えばインテルメ上り２１１８エレメント（ｌ　ｎｔｅ
１Ｍｅｗ＋ｏｒｙ　２１１８　ｅｌｅｍｅｎｔ）を用い
て行なうことがて゛きる。

リフレッシュメモリとラインバッファ間の前述したデー
タ移送を行なう選択・タイミング手段は第１２図のブロ
ック３１で示す。

詳細タイミング図は第１４ａ図及び第１４ｂ図に示され
ている。ページモード作業の原理は、例えば、第１４ａ
図及び第１４ｂ図のタイミング図の第２群かられかる。

ここにおいて、ＲＡＤＯ−ＲＡＤ１７はアドレス情報を
示し、ＲＲＡＳ（１−）は行アドレスコントロール信号
（低）を示し、ＲＦＲＡＳ　（Ｈ）はエネイブル行アド
レス（高）を示し、ＲＣＡＳ　（Ｌ）は列アドレス情報
を示し、ＥＤＯ（Ｌ）はエネイブルデータアウト（低）
を示し、ＲＷＥ　（Ｌ）は書き込みエネイブル（高）を
示す。

これらの図かられかるように、信号ＲＥＲＡＳ（ト１）
はラインバッファ期間中一度しかシーノドしないのに対
し、ＲＣＡＳ　（Ｌ）は同じ期間中１６回シフトする。

尚、第１４ｂ図において、参照符号Ａはメモリリフレッ
シュ加算器Ｎ、Ｂはメモリリフレッシュ加算器Ｎ＋１を
夫々示す。

第１５図はフレッシュメモリの画素位置を示すものであ
り、第１６図はモニタ上の画素位置を示すものである。

画素がレーダリフレッシュメモリへ移されるとき、それ
らはモニタの画素位置の「同じ」位置に対応する位置に
記憶される。これがため、モニタラインデータをリフレ
ッシュメ［りからラインバッファへ、更には第２図に示
したビデオ出力を介してモニタへ移１ことが容易である
。

【図面の簡単な説明】

第１図は走査変換器と合成器表示系のブ［１ツク図、第
２図は表示系概略図、第３図は変換の基本原理を示すブ
ロック図、第４図はレーダモニタ装置の原理図、第５図
はブロックメモリ装置、第６図はスイープメモリ装置、
第７図は極座標とデカルト座標との間の関係を示す図、
第８図はレート掛紳器によるデカルト座標発生を示す図
、第９図はベクトルカウンタ、Ｘカウンタ、Ｙカウンタ
及びスイープメモリとブロックメモリとの間の相互接続
を示すブロック図、第１０図はスイープメモリと１０ツ
クメモリとの間の関係を示す図、第１１図はビデオ変換
器入力ブロック図、第１２図は走査変換器からレーダメ
モリのリフレッシュメモリを介したビデオモニタへのデ
ータの流れを示すブロック図、第１３図はモニタタイミ
ングを示す因、第１４ａ図及び第１４ｂ図は走査変換器
内の種々のブロックからのデータ移送の詳細タイミング
図、第１５図はリフレッシュメモリ内の画素位置を示す
図、そして第１６図はモニタ上の画素位置を示す図であ
る。 １・・・走査変換器、２・・・走査変換器ユニット、３
・・・レーダリフレッシュメモリ、４・・・ラスター走
査モニタ、５・・・デジタル−アナログ変換器・モニタ
同期発生器、６・・・合成器部、６ａ、６ｂ、６ｃ・・
・合成器リフレッシュメモリ、１・・・バス系、８・・
・ベクトル・ＡＳＣＩＩコード発生器、９・・・レーダ
入力モジュール、１０・・・アンテナ入力モジュール、
１１・・・ビデオ変換器入力、１２・・・ビデオ変換器
比ｈ、１３・・・表示プロセッサモジュール、１４・・
・表示系レーダメモリ、１５・・・アナログ−デジタル
変換器、１６．１６ａ−・・スイープメモリ、１６ｂ・
２イープ、１７゜１７ａ・・・ブロックメモリ、１８・
・・レート掛算器、１９・・・Ｓ／Ｄ変換器、２０・・
・中央処理装置、２５・・・第２レート掛算器、２６・
・・第２レート掛算器、２１・・・Ｘカウンタ、２８・
・・Ｙカウンタ、２９・・・Ｒカウンタ、２９′　・・
・ブ【コックポインタメモリ、３０・・・ラインバッフ
ァ、３１・・・選択・タイミング手段、６０ａ、６０ｂ
。 ６０ｃ・・・ラインバッファ、Ｂ１〜Ｂ６・・・１１０
ツク、ｔｈａ・・・全有効水平走査期間、ｔｈｂ・・・
水平ブランキング＠　＠　、　ｔｖａ　−・・垂直ブラ
ンキング期間。 特　　許　　出　　願　　人 アクシェ　セールスカーブ コングスバルク ボーペンファブリック ＦＩＧ、６ Ｘ＝Ｒ，ＳＩＮψ 第１頁の続き ０発　明　者　トウール・オールネ・トウールキルセン ノールウエー国エヌー３１５５オス ガルトストラン・トウールスヴ エイ９アー

Claims (1)

1. 【特許請求の範囲】 １）　レーダセンサにより提供されるレーダ情報データ
   が、レーダセンサにより方位角とレンジの座標として決
   められる視域を所定筒ル−トで走査するパターンに対応
   するアドレスに、量子化ビデオ信号としてレーダ入力バ
   ッフ７に記憶され、 レーダ入力バッファからのデータがメモリユニットに受
   領され、 ラスター走査表示装置に実現されるべき表示ラインパタ
   ーンに対応する位置に前記メモリユニット内に入力バッ
   ファから読み出したデータを入れるようアドレスが走査
   パターンと走査レートとの関数として生成され、所定の
   第２レートでラスター走査表示装置に示されるべくタイ
   ミングユニットの制御のもとに、メモリユニット内の記
   憶されたデータがビデオ出カニニットに移される、 第１走査フオーマツトから異なる走査フォーマットに変
   換されラスター走査表示装置に表示されるレーダ情報デ
   ータの処理方法において、 変換アドレスを有するレーダデータの記憶が複数の画素
   に対応する多数の正方形ブロックから成る中間記憶ユニ
   ット内で行なわれること、 レーダスィーブが各ブロックを通った後に、中間的に記
   憶されたデータブロックをリフレッシュメモリから成る
   レーダメモリに送ること、及び、 データの前記移送を複数の画素について並列に行なうこ
   とを特徴とする レーダ情報データの処理方法。 ２）　多数のブロック及びそれらに関連した多数の画素
   を同時にカバーするようスイープご−ムを走査域にわた
   ってスイープさせること、スイープでカバーされた画素
   をもとのレーダビデオ情報を示すデータで満たすこと、
   及び走査動作中のスイープビームが、レーダデータで満
   たされるべき画素を含むブロック群の中に包まれている
   ようにするため、充填プロセス中のブロックがスイープ
   に対して固定のままであるのに対してスイープの通りす
   ぎてしまったブロックはデータを読み出して空にした上
   でスイープの前方位置に移動させて、スイープが進行し
   てもブロック群の中に含まれるようにするという、移動
   可能なブロック群を構成することを特徴とする特許請求
   の範囲第１項記載のレーダ情報データの処理方法。 ３）　中間記憶ユニットのブロック数はスイープビーム
   の全スイープ位置を充分カバーできる程多いことを特徴
   とする特許請求の範囲第１項記載のレーダ情報データの
   処理方法。 ４）　レーダ系で発生したアナログビデオ信号の変換は
   スイープメモリ内に記憶されて、そこからビデオ情報が
   ブロックメモリへ移送され、第１走査フオーマツトから
   第２走査フオーマツトへの変換は前記移送中にレート変
   換器によって行なわれることを特徴とする特許請求の範
   囲第１項記載のレーダ情報データの処理方法。 ５）　レート変換器による極座標からデカルト座標への
   転換がベクトル値を一定周波数とみなして行なわれ、ベ
   クルトル値のＸ−Ｙ成分は前記周波数とある比率をもっ
   た周波数として発生し、その比率は読み取り専用メモリ
   族に見出される対応正弦・余弦関数値を各々表わすこと
   を特徴とする特許請求の範囲第４項記載のレーダ情報デ
   ータの処理方法。 ６）３つの周波数が各カウンタに供給され、ベクトルカ
   ウンタはスィーブメモリ内のアドレスを指すのに対しＸ
   カウンタ及びＹカウンタはブロックメモリ及びブロック
   ポインタメモリ内のアドレスを指すことを特徴とする特
   許請求の範囲第５項記載のレーダ情報データの処理方法
   。 ７）　ラスター走査モニタ上に表示されるべき像線を表
   わ（レーダデータが前記モニタの表示ビームの帰線期間
   中にラインバッファに移されること、及び全有効水平走
   査期間中に有効走査線の画素がラインバッフ？からモニ
   タへと移され、前記水平走査期間中のリフレッシュメモ
   リがモニタへ表示されるべき新しいデータの外部入力を
   可能にすることを特徴とする特許請求の範囲第６項記載
   のレーダ情報データの処理方法。 ８）　リフレッシュメモリからラインバッファへとデー
   タが群をなして移され、各群は同一の行アドレスを有す
   るよう選択され、それにより、ベージモード内のデータ
   を読み取ることにより各アドレス位置へのアクセス時間
   が減少し、帰線期間中の検索時間及び移送時間をスピー
   ドアップすることを特徴とする特許請求の範囲第７項記
   載のレーダ情報データの処理方法。 ９）　変換アドレスを有したレーダデータを記憶する、
   複数の画素に対応する多数の正方形ブロックから成る中
   間記憶ユニットを設け、レーダスイープが各ブロックを
   通った後で、中間的に記憶されたデータブロックをリフ
   レッシュメモリから成るレーダメモリに送り、前記デー
   タ移送を複数の画素において並列で行なうよう構成した
   ことを特徴とする第１走査フオーマツトから異なる走査
   フォーマットに変換されラスター走査表示装置に表示さ
   れるレーダ情報データの処理装置。 １０）中間記憶ユニットが動的ブロックメモリユニット
   から成り、該動的ブロックメモリユニットのブロックは
   走査作業中のスイープビームを包囲するよう制御され、
   従って充填プロセス中のブロックは前記包囲のためビー
   ムに対し同一アドレス位置を保持されるのに対し、スイ
   ープの通ったブロックは空にされ前記包囲を保持するよ
   うスイープ前方位置への移動をシュミレートするよう別
   のアドレスを与えられることを特徴とする特許請求の範
   囲第９項記載のレーダ情報データの処理装置。 １１）中間配憶ユニットのブロック数はスイープビーム
   の全スイープ位置を充分カバーできる程多いことを特徴
   とする特許請求の範囲第９項記載のレーダ情報データの
   処理装置。 １２）ビデオデータがスイープメモリを介しブロックメ
   モリに移されるときこれらビデオデータを変換するレー
   ト掛算器を設けることを特徴とする特許請求の範囲第９
   項記載のレーダ情報データの処理装置。 １３）レート掛算器から出力された周波数がブロックメ
   モリ内のアドレスを指す各カウンタに移され、ベクトル
   を表わす周波数はスイープメモリを介してブロックメモ
   リに接続される特定カウンタに移されることを特徴とす
   る特許請求の範囲第１２項記載のレーダ情報データの処
   理装ｕ０ １４）ブロックメモリはリフレッシュメモリとラインバ
   ッフ？を含むレーダメモリに接続され、ラインバッファ
   は変換済レーダデータを表示すべきモニタの像線を表わ
   すデータを受取るよう機能し、表示ビームの帰線期間中
   前記移送が行なわれるように構成することを特徴とする
   特許請求の範囲第１３項記載のレーダ情報データの処理
   装置。 １５）リフレッシュメモリからラインバッファへと群を
   なしてデータを移送するよう選択手段がリフレッシュメ
   モリに接続され、各群は同一の行アドレスを有するよう
   選択され、それによって、ページモード内のデータを読
   み取ることにより各アドレス位置へのアクセス時間を減
   少し、帰線期間中の検索・移送時間をスピードアップす
   ることを特徴とする特許請求の範囲第１４項記載のレー
   ダ情報データの処理装置。