JPS5864830A - 反響消去装置単位回路およびそれを用いた反響消去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電話回線で生ずるエコーを、送話者の通話信号
からフィルタを用いて合成した擬似エコーで相殺消去し
、エコーのない電話回線を提供する反響消去装置に関す
る。

周知のように２線式伝送路と４線式伝送路を、２線４線
変換器により結合して成る電話回線においては、主とし
て２線部分の加入者側を見たインピーダンスと２線４線
変換器内の平衡回路網のインピーダンスとの間の不整合
に起因して４線部分の受話信号の一部が送話側へ漏洩し
、遠端の通話者に帰一してエコーとして感知される。４
線部分の・伝搬遅延が長くなるとエコーは送話後しばら
く時間を経て感知されるので、通話が非常に困難となる
。反響消去装置はこのような問題を解決するためベル研
究所の５ｏｎｄｈｉらによって提案された方法で、受話
信号を入力とするトランスパーサルフィルタの出力でエ
コーを擬似し、この擬似エコーを符号反転して送話路へ
挿入することによシ、近端の通話者の送話信号は送話路
を通過するが、遠端の通話者のエコーは相殺消去されて
送話路を通過しないようにした−ものである。反響消去
装置の−、受話路を通過した受話信号は２線４線変換器
を経由し同装置の送話路にエコーとして到達するまでに
、伝送路の伝搬遅延と、主として２線４線変換点でのイ
ンピーダンス不整合に起因する時間軸上の波形の拡散を
余儀なくされる。然るに従来の反響消去装置は種々文献
に見られるように送話路、受話路の各入出力端子対を有
する′４端子対回路であるが、カス、ケート接続或は並
列接続等によって回路規模を増大することはできない。

従って上記伝搬遅延や波形拡散の生じ得るいろいろな量
に対処するためには反響消去装置の回路規模、特にトラ
ンスパーサルフィルタならびにその制御系の回路規模を
最悪ケースに対処し得るよう決定する必要があシ、反響
阻止装置等信の反響抑圧手段に比較し著しく大形化して
、経済性ならびに形状の点で劣るという欠点があった。

従ってＬＳＩ等の半導体集積回路の技術により小形化、
経済化を図ろうとしても、あまりにも所要回路規模が大
であるために、論理ダート数が実現不可能な値、或は実
現しても十分な歩留シによシ経済化を達成するには到ら
ない値に達し、実用に供し得ない場合が生ずるという欠
点があった。例えば上記伝搬遅延と波形拡散時間の和で
あるエコー経路遅延は国際電信電話諮問委員会（ＣＣＩ
ＴＴ　）で４０ｍ５がカバーすべき一つの目安とされて
いるが、もしトランスバーサルフィルタを構成するタッ
グ付き遅延回路の全遅延量がこれ以下であれば、不足分
に応じた伝搬遅延の遠方の地域にある通話者に対しては
エコーの相殺消去を達成し得ない状況にあシ、同時に４
０ｍ５のエコー経路遅延量をカバーし得るＬＳＩの所要
規模は約４０キロダートにも達し、現在の半導体集積回
路技術をもってしては実現不可能であるという問題があ
った。

従って、本発明の目的は、エコー経路遅延量の要求に応
じて、適当力数をカスケード接続することが可能な、小
規模にして低速動作が可能な反響消去装置単位回路を提
供することにある。

本発明の他の目的は、上記反響消去装置ユニットをエコ
ー遅延量に応じて複数個カスケード接続して、大規模な
一個の反響消去装置として動作するところの反響消去装
置を提供することにある〇本発明による反響消去装置単
位回路は、送話路および受話路の入出力端子とは別に、
該単位回路を構成する諸要素から演算データを取シ出す
ための出力手段、および諸要素へ演算データを与えるだ
めの入力手段を新設し、そして、その出力手段は時分割
、または時分割と空間分割の併用によシ、各データを出
力する集合回路として構成し、入力手段は、データバス
から所要のデータを選択して取入れる分離回路として構
成したことを特徴とする。

本発明の反響消去装置は、上記の単位回路を複数個用い
て、それらの入力手段および出力手段をデータバスによ
って相互接続して構成される。

そのように相互接続した本発明の反響消去装置の一態様
としては、反響消去装置単位回路を複数個設け、各々の
集合回路の出力が一つのデータバスに供給され、分離回
路の入力が一つのデータバスよシ供給される如く構成し
、各反響消去装置単位回路は互いにカスケード接続し、
終段の反響消去装置単位回路・に接続された一つのデー
タバスは初段の反響消去装置単位回路に接続された該一
つのデータバスに帰還する如く接続して、複数個の反響
消去装置単位回路の全体が同数の該タッグ付き遅延回路
を直列接続して成る一つの反響消去装置と同じ動作特性
を得る如く構成されている。

一本発明の説明全容易なら−しめるため、まず従来の反
響消去装置の一般的な構成を、第１図にょシ説明する。

１は送話路入力端子、２は送話路出力端子、３は受話路
入力端子、４は受話路出力端子、５はり〜 ッゾ付き遅延回路、６，７．８．９は各々第１゜２、・
・・、ｎ、（ｎ＋１）タップの係数荷重のための乗算回
路、１ｏは加算回路、１１は減算回路、１２．１３，１
４，１５．１６は各々分岐点、１７は分岐点１２に現れ
るエコー消去誤差のレベルが最小となる如く、分岐点１
２および１３で各々分岐された信号を入力として最適な
タップ係数を決定し、乗算回路６，７，８．９へ供給す
る係数回路、１８は分岐点１５における受話路入力信号
と、分岐点１６における送話路久方信号のレベルを比較
し近端の通話者の送話信号の有無を検出して、送話信号
があると判定したときは、係数回路１７にて最適なタッ
プ係数となるよう逐次修正され記憶されている係数の修
正動作を一時停止させ、乗算回路６，７，８．９の係数
を最新の値に固定する如く係数回路１７を制御するとと
もに、前記送語信号のレベルが低下し、遠端の通話者の
エコーが支配的であると判定したときは係数の修正動作
を再開させる如く係数回路１７を制御する送話検出回路
、１９は反響消去装置に接続される４線の電話回線、２
０は２線４線変換器、２１は近端の通話者の電話機、２
２は反響消去装置である。

而して第１図においては近端の通話者が電話機２１よシ
送話すると、この送話信号は２線４線変換器２０、電話
口゛線１９、送話路入力端子１、分岐点１６を経由し、
減算回路１１を通過して、送話路出力端子２より衛生回
線等の長伝搬遅延回線を介して、第１図の構成と点対称
な関係にあって電話機２１に対応する遠端の通話者に伝
達される。

他方遠端の通話者が送話すると、この送話信号は３に到
達して、近端の通話者に対する受話信号とな勺、分岐点
１３，１４．１５を経由し、受話路出力端子４よ〕電話
回線１９．２線４線変換器２０を経て電話機２１にて受
聴される。その際２４１４線変換器２０を介して受話信
号の一部成分は送話側にまわり込み、エコーとなって遠
端の通話者に向かって帰還しようとする。然るに分岐点
１４にて分岐した受話信号はタップ付き遅延回路５、乗
算回路６，７，８，９、加算回路１０から成るトランス
バーサルフィルタを経由し、送話路入力端子１に入力さ
れるエコーに酷似した擬似エコーとして加算回路１０よ
り出力される。減算回路１１の作用により、この擬似エ
コーが正負符号反転して送話路に加えられるため、送話
路入力端子１へ入力された送話路入力信号のうちエコー
は相殺消去されて、送話路出力端子２には近端の通話者
の送話信号だけが出力されることとなる。乗算回路６・
７・８，９等にかかるタップ係数の最適な値は受話路出
力端子４から電話回線１９．２線４線変換器２０を経て
送話路入力端子１に到るエコー経路のインパルス応答の
サンプル値であるが、各タップ係数が最適な値に調整さ
れない状態においては、エコーに対する擬似エコーの近
似誤差が大となシ、分岐点１２にはエコー消去誤差が現
れる。

係数回路１７はこのエコー消去誤差のレベルが最小とな
るようにタップ係数を逐次決定するので、エコー消去誤
差は次第に消失する。このように１１→１２→１７→１
０→１１の開ループは一種の負帰還ループを形成する。

もし近端の通話者から電話機２１よシ送話信号が入力さ
れると、分岐点１２を経てエコー消去誤差とともに係数
回路・１７に入力されるため、タップ係数が最適値から
乱され易くなる。送話検出回路１８は近端の通話者の送
話信号を検出すると直ちに係数回路１７を包む負帰還ル
ープを切り、タップ係数を直前の値に固定するので、実
際にはタップ係数は乱れない。

第１図の回路は閉じた形で結線されているので、同一構
成の回路をカスケード接続しても、各回路は独立して動
作するため、全体で一つの反響消去装置を構成すること
はできない。第２図は第１図の回路をｍ段カスケード接
続して成る回路を示し１、（１）、１（２）０１．９、
（ハ）、２（１）、２（２）１０．．２（ハ）＋　３（
１）＋　３””　、３”　＋４（１）　、　４（２）　
、・・・、４（ホ）は各々第１図の１．２，３．４に相
当する入出力端子であるが、第２図の回路全体でカバー
し得るエコー経路遅延は１段当たシのタップ付き遅延回
路の全遅延量に留まり、ｍ倍の遅延をカバーすることは
できないのである。

第３図は本発明の実施例であって、後述する反響消去装
置単位回路をｍ段（第３図ではｍ＝２）のカスケード接
続を行りった反響消去装置の概略を示すものである。ｌ
’、　２’、　３’、　４’およびｌ“、２〃。

３／／　、　４“は各々第１図の１．２．３．４に相当
する入出力端子、２２’、２・２〃は第１図の２２に相
当する反響消去機能のある単位回路、２３　、２３’は
データバスから所要のデータを分離選択する分離回路、
２４，２４′はデータを集合し、転送するための集合回
路、２５　、２５’および２６　、２６’は各々他殺へ
のデータ転送のための第１のデータバスの入力および出
力端子、２７．２７’および２８゜２８′は各々自段の
回路内部でのデータ転送のための第２のデータバスの入
力および出力端子、２９゜２９′は各々分離回路２３　
、２３’によって分離抽出されたデータを単位回路２２
’、　２２”に伝達するデータ入力線、３０　、３０’
は各々単位回路２２’、２２“によって演算されたデー
タ出方を集合回路２４゜２４′によって集合するために
伝達するデータ出ヵ線、３１　、３１’は第１のデータ
ノ々ス、３２　、３２’は第２のデータバスである。単
位回路２２′について言えば、単位回路２２′で演算さ
れたデータのうち再びその単位回路２２′の演算に直接
必要なものは第２のデータバス３２を介して、出力−子
２８から入力端子２７へ転送される。また、他の単位回
路２２“の演算に必要なデータは第１のデータフ４ス３
１”を介して端子２６から端子２５′へ転送される。単
位回路２２“についても単位回路２２′と同様である。

分離回路２３　、２３’はデータ・ぐス上に空間的に集
合されたデータ群、或は時分割的に多重化されたデータ
群の中から各々単位回路２２′。

２２“において必要ないくつかのデータを分離選択する
。また、これとは逆に集合回路２４．２４’は単位回路
２２’　、　２２“の演算結果の一部を空間的集合、或
は時分割多重化によりデータ／Ｊス上に配夕ＩＩし、端
子２６．２６’　、　２８　、２８’を介して転送する
。

第３図においては端子４“は端子３′へ、端子２′は端
子ｌ“へ各々接続されて、端子１’　、　２″、　３”
　、　４’７％各々第１図の端子１．２，３．４にそれ
ぞれ相当する入出力端子となる。なお、反響消去装置の
受話路は直通状態である必要があるから、端子３′と４
“の結線の代わシに端子３“と４′ヲ結線する構成も可
能である。

このようにして、単位回路の複数個をカスケード接続し
、単位回路２２’　、　２２“内の演算データをデータ
バス経由で互いに転送し合うようにすることによシ、第
３図の回路全体は第１図の反響消去装置２２のｍ倍の規
模の１個の反響消去装置として動作する。第１図におい
て遅延回路５の有するタップ数にタップ間隔（ナイキス
ト間隔）相当の遅延時間（例えば電話回線では１２５μ
１１）を乗じて成る遅延回路５の全遅延量は受話路出力
端子４から、電話回線１９．２線４線変換回路２０、電
話回線１９を順に経て、送話路入力端子ｌに到る、いわ
ゆるエコー経路の伝搬遅延ならびにエコーの波形拡散時
間の和であるエコー経路遅延を越えるものである必要が
ある。何故ならば、タップ付き遅延回路５は擬似エコー
を合成するに必要な受話信号の過去の値を記憶している
訳であり、もしタップ付き遅延回路５の全遅延量、換言
すれば遅延回路５のメモリ量が不十分なものである場合
は、分岐点１４を通過した受話信号に対するエコーがエ
コー経路遅延によって遅れて送話路入力端子ｌに到達し
た頃には、このエコーを相殺消去するに必要な、分岐点
１４を通過［、た頃の受話信号の成分が遅延回路５上を
通シ過ぎて、最早遅延回路５には記憶されておらず、消
失してしまっている７５）らである。このため反響消去
装置２２に接続される可能性のあるすべてのエコー経路
に対し反響消去装置２２が反響消去装置として動作する
ためには、エコー経路遅延の存在可能々最大値を力・り
−するタッグ数（ｎ＋１）を用意する必要がある。

第１図の構成では、所要タップ数が犬なるときには反響
消去装置２２の演算量がほう太となる結果、演算処理速
度を高速化する必要があり、高価な演算素子を使用しな
ければならないと力・、回路規模が太き（ＬＳＩ等で実
現するのが困難であるとｔ・、最悪値で設計されたタッ
プ数は比較的短力）い伝搬遅延のエコー経路に対して過
大となり、不当に高いコストが要求される等の問題があ
る。他方、本発明による第３図の構成では単位回路２２
′。

２２“のタップ数を各々（ｎ＋１）タップとすると、カ
スケード接続てれた回路全体が第１図の回路と同様に゛
して動作する場合の等価なタップ総数は（２ｎ＋１）タ
ップとなり、ｎが大ならばタップ数はほぼ２倍になる。

但し、単位回路２２’　、　２２”内の演算処理速度は
（ｎ＋１）タップの場合と同一であり、カスケード接続
ｍに依存しないため、前述の問題はすべて解決される。

単位回路のタップ数（ｎ＋１　）はｂろいろな用途の中
の最小の要求値をカバーする適当な大きさに設定され、
所要タップ数の大なるエコー経路に対してはカスケード
接続される単位回路数を多く、また所要タップ数の小な
否エコー経路に対してはこの単位回路数を少なく設定す
ることによシ、要求に見合った適切な回路規模の反響消
去装置を提供することができる。即ち第３図は単位回路
の数がｍ　＝　２の場合を示しているが、データノ々ス
２６′および入出力端子３“、２“を逐次別の単位回路
にカスケード接続していけば、ｍ〉３となる多数の単位
回路を接続して成る１個の反響消去装置を得ることがで
きる。

第３図の方法のもう一つの利点は単位回路の構成がすべ
て同一種類であるから、低速動作で十分なエコー消去動
作が達成できる利点と合わせて、単品種大量生産が基本
条件であるＬＳＩ化に非常に適していることである。

なお、第３図においては第２のデータバス３２゜３２′
のように同一単位回路内に転送するデータバスと、第１
のデータバス３１　、３１’のように他殺の単位回路に
伝送するデータバスを別個に設けたが、端子２８と２７
′、および端子２８′と２７を各々直結し、実質的にデ
ータバス３１　、３１’に統合したデータバスを用いる
構成も可能であり、この場合には同一単位回路内に転送
するデータは他殺の単位回路を直接通過し、自段の分離
回路から抽出される。

第４図および第５図は、第３図の構成において、カスケ
ード接続のために要した単位回路２２′。

２２“等の具体的構成を示すものである。なお、これら
の第４図および第５図における各回路への入出力端子の
取り出しの構成は、さきに本発明者等によりなされた発
明（特願昭５５−１６０１１０号「反響消去装置」）の
構成を示すものであって、この構成に集合回路および分
離回路を結合したものが、本発明の単位回路である〇 第４図の回路は第１図の反響消去装置２２と同様なエコ
ー消去機能を有しているが、送受話路の入出力端子以外
に第３図の２９　、２９’および３０゜３０′に相当す
る演算データの入出力端子を設け、反響消去のための演
算処理機構の適切な切り分けを行うことにより、カスケ
ード接続可能にして、各単位回路は低速にて処理可能な
反響消去装置を構成した点において、構造が全く異なっ
ている。

その結果、第１図の回路にては達成し得ないカスケード
接続が可能となる全く新しい効果が得られる。例えば第
１図のタップ付き遅延回路５のタップ数ヲ（ｎ＋１　）
タップとするとき、前述のように、反響消去装置２２と
同じ回路を２個カスケード接続しても回路全体の等価な
タップ総数は依然として（ｎ＋１）タップであり、第３
図のようなカスケード接続の効果が得られないばかりか
、２段目に接続された回路の送話路入力側には受話信号
との相関関係が殆ど消失した１段目の回路の送話路出力
が供給されるから、２段目の回路の中の係数回路がエコ
ー消去誤差のレベルを最小ならしめる如く動作しない場
合がある。第４図の構成によれば、このような問題は生
じない９ 第４図においては、１，２．３．４は各々第３図の１’
、　２’、　３’、　４’に相当する送話路および受話
路の入力および出力端子、２９°、３０°は各々第２図
の２９．３０に対応するデータ入力および出力端子、５
°は第１図の５に相当するタップ付き遅延回路、６°は
６，７，８．９等に相当する乗算回路、１０’は１０に
相当する加算回路、１１°は１１に相当する減算回路、
１８°は１８に相当する送話検出回路、３３は自乗回路
、３４は加算回路、３５は除算回路、３６は乗算回路、
３７は累算回路である。単位回路内の各回路とデータ入
力端子２９°およびデータ出力端子３０°との接続関係
は、第５図により詳細に示されている。なお、第５図に
は送話検出回路１８は省略して示されている。

第５図に示すように、出力端子３８は遅延回路５°の最
初のタッグに対する乗算回路６１に、出力端子４０は遅
延回路５°の最後のタップに、出力端子４４は最初のタ
ップの自乗回路３３．に、入力端子４５および４６は最
初のタップ以外の夕、ゾの自乗回路出力を加算する加算
回路３４に、出力端子４７は該加算回路３４に、入力端
子４８および４９は除算回路３５に、入力端子５０は加
算回路１０２に、出力端子５１は除算回路３５に、入力
端子５２は各タッグ別の乗算回路３６．〜３６ｎ＋１に
、それぞれ接続され、所望のデータを入力しあるいは出
力することができる。

受話路入力端子３に入力された受話路入力信号（意、１
：１　＝０　＊　１　＊　２　ｔ・・・）は遅延回路５
°に蓄積され、累算回路３７に累算され記憶されている
タップ係数（ｈｊ：　ｊ＝Ｏｔｉ２ｔ・・・、ｎ）とと
もに乗算回路ｅにて乗算され、時点ｉにおいて端子３８
．３９には各々以下のような演算デー・・りＹ。、　ｙ
、　ｉ：出力される。

Ｙｏ＝ｋｏｒ、　　　　　　　　　”・・”　（１）Ｙ
、＝Σｂｊｘｌ−ｊ　　　　　　　　・・・川　（２）
ｊ＝１ 捷た端子４０．４１の各出力−、Ｅｌはカスケード接続
時において次式で与えられる。

Ｘｎ＝　ｘ　Ｈ−ｎ ここにｙ、は端子１への入力信号であり、端子４２に出
力される。

自乗回路３３には（ｘｌ）が入力され、端子４３および
４４には各々 ＳＱ　＝　”ｉ２−・・（６） なるＳ、　、　Ｓｏが出力される。

第６図は、第４図および第５図に示すような単位回路を
カスケード接続する際の接続関係の一例を示すものであ
る。初段の端子ｙは終段の４°相当の端子へ（第６図に
は図示されていない）、その他は端子４０が次段の端子
３′（またはそれに相当する端子）へ接続される。また
初段の場合は、端子４５に端子４４が接続され、２段目
以降の場合は端子４４と端子４５の間は開放される。端
子４６は１段目の場合のみ開放され、２段目以降の場合
は前段の端子４７に相当する端子が端子４６に接続され
る。端子４３．４５．４６への各入力は加算回路３４に
て加算され、端子４７に出力される。

終段の端子４７″への出力Ｓａは、カスケード段数をｍ
段とするとき、 である。適当な段数にある回路の端子４８．４９に相当
する端子には各々終段の４７．４１に相当する端子が接
続される。また初段の場合のみ端子３８が端子５０に接
続され、２段目以降では端子３８′と端子５０′の間が
開放される結果、終段における端子４１“（端子２“）
に現れる出力Ｅｌｎは１段目の端子１°に相当する端子
への入力をｙ。ｉとするとＥｍ　＝　　ｙｏｉ　　−（
ｙｏｉｙ１＋・　＋ｙ、）＝＝ｙｏｉ−、Σ　ｈｊｘｌ
−ｊ　・・・　（８）Ｊ＝０ と表せる。而して帥記の端子４８”　、　４９’に入力
されたデータは各々Ｓａ、　Ｅｍであり、除算回路３５
の除算により端子５１〃には に＝α”ｒ、／ｓａ　　　　　　　　　　　　−−（９
）なる係数ｋが出力され、すべての段の端子５２゜５２
’１５２“に供給される。ここにαは負帰還ループの利
得であり、ｋはタップ係数修正量に対する倍率を与える
。即ち乗算回路３６の乗算によ＃）を段目の乗算回路３
６の出力端子５３には（Δｈ　Ｚ、Ｊ　＝ｋ　ｘ　ｒ−
ｊ： なるタップ係数修正量が出力され、累算回路３７で逐次
累算・されて、累算回路３７から乗算回路６゜へ修正さ
れたタップ係数が供給される。このようにして各段の回
路のタップ係数は自動調整されて、終段の回路の端子γ
に相当する端子に現れる出力Ｅｍの中のエコー成分は次
第に減衰する。然るに各段の回路はカスケード接続され
ても、１タップ間隔に相当する時間内で行う演算量が一
定であう、第４図に２重線で示すベクトル演算は各段で
並列に行われ、単線で示す１次元の演算は全段で瞬時に
行われるので、タップ数ｎの値を適切に選べば演算速度
は低速に保たれる。しかもカスケード接続された全体の
回路がカバーし得る全遅延量は（ｍｎ）タップ相当の時
間に等しく、ｍの値を適用回線に応じて選べば、近距離
から長距離にわたる各種エコー経路に対し、単品種の単
位回路を用いて所望のエコー消去動作を得ることができ
る。

第４図において送話検出回路１８°はカスケード接続さ
れる各段毎に設けられ、その制御出力は累算回路３７へ
供給され、制御出力が論理レベル１１＃のときに、累算
回路３７は固定されて１乗算回路３６の出力による係数
の修正は一時停止される。また制御出力が論理レベル“
０″のときに乗算回路３６の出力による累算回路３７の
係数の修正が再開される。送話検出回路１８°の出力は
端子５４にも出力され、終段以外各段の端子５４はそれ
ぞれの次段の端子５５に接続される。一方送話路入力信
号入力端子５６には初段の端子４２相当の端子が接続さ
れ、送話検出回路１８°にて送話信号の検出が行われる
。送話信号の有無判定の基準−重畳するエコーが受話信
号の関数であることから、受話信号に依存する。受話信
号は受話路入力信号・にワー入力端子５７を経て自乗回
路３３より、または受話路入力信号入力端子５８を経て
タップ付き遅延回路５°の入力よりそれぞれ供給される
。端子５６．５７または５６．５８からの入力によシ送
話信号があると送話検出回路１８°が判定したときは、
論理レベル″１”が端子５５への入力と論理積演算によ
シ乗算されて、送話検出回路１８’の制御出力として出
力される。送話検出回路１８°の入力を端子５７から入
力する場合は積分検出、端子５８から入力する場合は瞬
時検出によシ、送話信号が検出される。

第４図のデータ入力端子２９°、データ出力端子３０°
のうち第３図の端子２５．２７から分離される端子、お
よび端子２６．２８に集合される端子は各々 ２５に対し、４°、４６，４８，４９．５２．５５．５
６゜２７に対し、４５　、５０　。

２６に対し、３’　、４０，４１，４２，４７，５１．
５４゜２８に対し、３８．３４ がそれぞれ対応している＠ 第７図は第３図の分離回路２３．２３’の具体的構成の
一例を示すものである。この分離回路は、端子２５に入
力される時分割で多重化されたデータ群から所望のデー
タを分離するための？−）回路７６．７７．７８，７９
，８０．８１と、端子２７から入力される時分割で多重
化されたデータ群から所望のデータを分離するためのデ
ート回路８２．８３とを有している。各ダート回路は、
所望のデータに相当する時間中ｆ−）回路を通過状態と
し、それ以外の時間中ｆ−）回路を阻止状態とするため
のグートノクルス入力端子８４　、８５　。

８６．８７．８８．８９．９０．９１と、通過したデー
タを出力する端子４６．５２，４９．４８゜５６．５５
，４５．５０（これらは、第４図の同番号の入力端子に
対応する）とをそれぞれ有している。

第７図の分離回路は、データ・ぐスがら２個の入力端子
への空間分割と、各入力端子からの時分ｉ多重入力デー
タをｒ−）回路により分離する時分割とを併用した構成
のものであるが、入力端子を１個とし、出力端子の数だ
けのｒ−ト回路を用いて、時分割のみのインタフェース
回路として構成することもできる。

第８図は第７図の分離回路の動作を説明するだめの図で
、端子２５，８４．４６における各信号を時間軸上に示
したものである。

入力端子２５から入力される時分割多重データ９２から
、ダート回路７６のダート入力端子８４に所望のデータ
の属するタイムスロットにデートノソルス９３を加える
ことによって、端子４６に所望のデータ９４が分離して
出力される。ダート回路７６のみならず、他のｆ−）回
路についても同様に、所望のタイムスロットにダートが
開かれ、所望のデータが分離される。

第９図は、第３図の集合回路２４．２４’の具体的構成
の一例を示すもので、この集合回路は、入力端子４１．
４２．４０，４７，５１．５４（これらは第４図の出力
端子４１，４２，４０．４７゜５１．５４にそれぞれ対
応）からのデータを時間軸上の所定のタイムスロットに
挿入し、出力端子２６から送信するための送信タイミン
グを決定する位相調整回路９５　、９６．９７　、９８
．９９　。

１００と同様に入力端子３８．４１からのデータを出力
端子２８から送信するための送信タイミングを決定する
位相調整回路１０１，１０２とを備えている。

また、各位相調整回路°は、入力されたデータの読み取
９を行うための読み取り・ヤルスの入力端子１０　ａ　
、　１０４　、１０５　、１０６　、１０７．１０８゜
１０９．１１０と、読み取られたデータを所定の時間に
出力するための読み出し・母ルスの入力端子１１’ｌ、
１１２，１１３，１１４，１１５，１１６゜１１７．１
１８と、共通のクロック供給端子１１９゜１２０．１２
１，１２２，１２３，１２４，１２５゜１２６とを備え
ている。而して、このような構成の集合回路において、
適当な時刻に到着したデータが、位相調整回路によ多位
相を調整されて、時間軸上の所定のタイムスロットに相
当する時間に出力されて、他のデータ群とぶつかり合う
ことなく、データバス上に転送される。

第１０図は第９図の集合回路の動作を説明するための図
で、各端子４１，４２，４０，１１９゜１０３．１０４
，１０５，１１１，１１２，１１３゜２６における信号
波形を時間軸上で示したものである。転送すべきデータ
１２７，１２８，１２９は、反響消去単位回路内の演算
終了後に、端子４１．４２．４０へ供給されたため、時
間軸上でデータバス上の所定のタイムスロットからはず
れた位置にある。クロックパルス１３０のタイミングは
第９図の１１９〜１２６の各端子で同一である。読み取
ジノ臂ルス１３１，１３２，１３３は、データ１２７，
１２８，１２９と同じ時間帯をカバーする時間に（ある
いは常時）、端子１０３゜１０４．１０５等に加えられ
るもので、各データに同期している。読み出しノ母ルス
１３４，１３５゜１３６は読み取られた各データを時間
軸上の所定のタイムスロットに配置して、位相調整回路
９５゜９６．９７等から出力端子２６へ読み出すだめの
パルスである。従って、出力端子２６カ≧らは、入力さ
れたデータ１２７，１２１，１２９が所定のタイムスロ
ットに配置されたデータ１３７，１３８゜１３９として
出力される。

第１０図において、データ１２８を例にとシ、もう少し
詳しく説明すると、データ１２４は端子４２に入力され
ると、端子１０４に供給された読み取り・ぐルス１３２
により位相調整回路９６内部に読み込まれて、一時的に
同回路９６内のレジスタに記憶される。次に、端子１２
０に供給されたクロックパルス、および端子１１２に供
給された読み出し・母ルス１３５の論理積によシ決定さ
れる時間に、逐次に、記憶されたデータが読み出されて
、データ１３８として出力端子２６から出力される。

他の入力されるデータ１２７，１２９．・・・等につい
ても、データ１２８と同様に調歩されて、出力端子２６
．２８等に、それぞれ、データ１３７゜１３８．１３９
・・・のようにデータノぐ−ストのフレ・−ム、クロッ
クに対応したビットとともに所望のタイミング条件を満
たすデータ群が出力され、このようにしてデータの時分
割的集合・が達成される０第１，１図は第４図の送話検
出回路１８°の具体的構成を示している。第１１図の送
話検出回路は受話路入力信号の情報を第４図の受話蕗入
カ信号ノソワー入力端子５７から検出し、自乗回路３３
にて求メられたタップ付き遅延回路５°のタップ出方の
自乗和、換言すればその遅延回路５°にてカバーされる
時間窓内の受話路入力信号の・ぐワーを基準にして、送
話路入力信号入力端子５６よシ入力される送話路入力信
号の中で遠端の通話者のエコーが支配的であると断定し
得る程に送話路入力信号が十分なノ４ワーを有していな
い場合は論理レベル“０″を制御出力として、また逆に
エコーが支配的であるとは断定し得ない程に送話路入力
信号が十分な／ＩＰワーを有している場合は論理レベル
“１”を制御出力として出力する。５９は送話路入力信
号の・そワー、例えば前記時間窓と同じ長さの時間窓内
の送話路入力信号の自乗和、或は前記時間窓の長さに相
応する積分時定数を有した積分値を求めるノＪ？ワー検
出回路、６０は受話路入力信号ノｆワー入力端子５７へ
の入力を一時記憶し、パワー検出回路５９タイミング回
路、６１はタイミング回路６ｏの出力に比較し、送話路
入力信号パワー検出回路５９の出力が十分なレベルを有
していない時に論理レベル゛０”を、また十分なレベル
を有しているときに論理レベル“１”を出方する比較回
路、６２は一定時間内の比較回路６１の出方の累積値、
または成る積分時定数での比較回路６１の出力の積分値
が一定値以上に達してｈるときに論理レベル′″１″を
、逆に達していないときに論理レベル″０＃を各各制御
出力として出方する制御回路、６３は制御回路６２の出
力と入力端子５５からの入力との論理積をとシ、カスケ
ード接続時にいずれかの段ノ制御出力力！″′０”であ
る場合を除いて、論理レベル″１”を出力し、すべての
段の累算回路３７に供給して、各荷重係数修正回路の係
数修正動作を禁止するとともに、その他の場合は論理レ
ベル″０”を出力してすべての段の係数修正動作を再開
させるよう動作する論理回路である。

第１１図においてに等妖路入方信号の情報を第４図の受
話路入力信号Ａ’　７−人力端子５７がら検出したが、
受話路入方信号入方端子５８には自乗回路３３の演算を
施す前の情報が得られるから、−その端子５８から検出
しても前記と同じ動作が可能である。この場合には回路
６ｏけノやワー検出回路５９と同一構成のノｆワー検出
回路とする。またこの種の積分検出によらず、瞬時的な
ピーク検出による方法も、受話路入力信号の情報を入力
端子５８から検出する場合には可能である。？−り検出
を利用する場合は第６図の／ＩＰワー検出回路５９゜６
０は各々、同一時間窓長、例えばタッグ付遅延回路゛５
°の有する全遅延量と同じ長さの時間におけるピーク値
を検出するピーク検出回路とすれば、積分検出の場合と
同じ動作が可能である。

第１２図は第４図の送話検出回路１８°の別の具体的構
成を示している。第１２図は送話検出回路をカスケード
接続された各段毎に設ける点で第１１図と同様であるが
、送話路入力信号の中で遠端の通話者のエコーが支配的
であるか否かにより一近端の通話者の送話信号の有無を
判定する動作を、カスケード接続された回路全体で１回
しか行われない点で異なる。即ち、６４は送話路入力信
号の・母ワー（またはピーク値）を検出する・ぐワー検
出回路（またはピーク検出回路）、６５は受話路入力信
号の・ぐワー（またはピーク値）ｆ：検出するタイミン
グ回路またはパワー検出回路（またはピーク検出回路）
であり、６６は他の段の単位回路の６４　、　’６５に
相当する回路の出力である・切−（またはピーク値）の
加算値（または最大値）、制御出力を分離する送話検出
用分離回路、６７゜６８は各々回路６４．６５の出方で
あるノ４ワー（またはピーク値）と対応する６６の分離
出方との加算（または最大値選択）を行うレベル検出回
路、６１’　、６２’は各々第１１図の６１．６２に相
当する回路、６９はカスケード接続された単位回路群の
中のいずれか一つの段にて判定され、出方された制御回
路６２′の制御出方をすべての段に空間分割的または時
分割的に供給する制御出方挿入回路、７０はレベル検出
回路６７．６８および制御出力挿入回路６９の各出力を
集合する送話検出用集合回路、７１は第４図の累算回路
３７へ制御出力を供給するための分岐点である。而して
第８図においては比較回路６ｒ、制御回路６２′による
送話検出動作はすべての段の・やワー検出回路６４゜６
５に相当する回路の出力が集約されるいずれか一つの段
（例えば終段の単位回路）でのみ行い、その結果得られ
る制御出力は制御出力挿入回路６９を介して指定のタイ
ムスロットでデータバス上に転送され、すべての段に供
給される。またレベル検出回路６７．６８の各出力は前
記いずれか一つの段に集約するため送話検出用集合回路
７０を介してデータバス上に転送される。このようにし
て第８図の回路によっても第４図の送話検出回路１８°
に相当する回路を構成することができる。

第１３図は本発明の別の実施例であって、閉ループを形
成するデータバスを１個保有して、各単位回路は分離回
路と集合回路を介してすべてこのデルタバス上に連結さ
れている。この例ではカスケード段数ｍ　＝　３である
が、その他の場合も同様な構成が可能である。ここに２
’２ａ、２２ｂ。

２２ｅは各々分離回路、集合回路全含む単位回路、Ｉａ
＋２ａ＋３ｍ＋４ａ、およびＩｂ、２ｂ。

３ｂ、４ｂ、および１　ｃ　ｒ　２　ｃ　＊　３　ｃ　
＊　４　ｃは各各第４図の１．２，３．４に相当する端
子、ＩＡ＋２Ａ　＃　３Ａ　＋　４Ａ　Ｉｄカスケード
接続された回路全体に関する第１図の１．２，３．４に
相当する端子、３１　ａ　＊　３　ｌ　ｂ　＋　３１　
、ｃは各々データバス、７２ａ。

７３ａ、および７２ｂ　、７３ｂ　、および７２ｃ。

７３ｃは各々データバスの人出方端子、７４は単位回路
に設けられたデータバス、２３　ａ　＊　２４１には各
々第３図の２．３．２４に相当する分離回路および集合
回路である。また単位回路２２ａについて言えば、５ａ
＊６ａ＋１０ａｐＨａ＊１８ａ＋３６ｍ、３７ｍは各々
第４図の５°、６°、１０’。

１１°、１８°、３６．３７に相当する回路であル、回
路間の結線ならびに各回路の動作は第３図およにかかる
共通の倍率、即ち式（９）によって表示される係数ｋを
与える倍率回路であシ、第４図の自乗回路３３、加算回
路３４、除算回路３５の機能を統合したものである。第
９図の例におｈては単位回路２２ｍが初段、単位回路２
２ｂが２段目、単位回路２２ｃが終段であるが、４端子
対回路のカスケード接続構成を簡明に示すため、送話路
入力信号は単位回路２２ａに、受話路入力信号は単位回
路２２ｃに供給される場合について示しである。

即ち端子ＩＡＫ入力され六送話路入カ信号は単位回路２
２ａ、２２ｂ、２２ｃにて、逐次遠端の通話者のエコー
の成分が差引かれて端子２ムに出力される。他方、端子
３Ａに入力された受話路入力信号は各段のタップ付き遅
延回路を経由し、各段の演算回路へ分配される。端子３
Ａと端子４ムとの間には遅延の増加が許容されないのが
通例であるから、初段のみ単位回路２２ｃＫ供給された
受話路入力信号が単位回路２２ｃ内のタッグ付き遅延回
路５ａｓ集合回路２４ｍに相当する回路を経由し、端子
７３ｅ→データバス３１ａ→端子−７２ａ→分離回路２
３°ａ→端子４ａの順序で端子４Ａにそのまま出力され
る。このように端子３Ａと端子４Ａの信号内容が同一で
あシ、且つ単位回路２２ａ　、２２ｂ　。

２２ｃ内の各減算回路１１ａに相当する減算には順序が
な込から、送話路入力信号を前記の１ａ→２　ａ−＋１
　ｂ−＋２４−ｓｌ　ｃ−＋２　ｃのみならず、１ｂ−
＋２１１−ｓｌ　ｃ−＋２ｃｍ＋ｌ　ａ−＋１　ｂ或は
１ｃ１２ｃ→１ａ→２ａ→１ｂ→２ｂの経路に供給する
ことも、また受話路入力信号を３ｃ→７３ｃ→７２ｃｍ
）４　ｃ−＋３　ｂ−＋７３　ｂ−＋３　］　ｃ→３１
　ｍ−＋７２　ａ−＋　４１１−＋　３　＠　→５　＠
および３　ｃ　−＞　７３　ｅ　→７２　ａ→４ａとす
るだけでなく、前述の送話路入力信号と同様、端子３　
ｂ　＃　’３　ａ等速中の端子へ供給して低段から端子
４Ａのように受話路出方信号をとシ出す方法も可能であ
る。

第１３図の例においては、式（８）の演算に関して、単
位回路２２ｍは　）’ｏ　ｉ　　（Ｙｇ　＋’Ｙ１　）
　　を、単位回路２２ｂは　ｙ。ｌ−（Ｙｏ十Ｙ１＋Ｙ
２　）　＠、単位回路２２ｃは　ｙ。ｉ　　（Ｙｏ＋Ｙ
１　＋Ｙ２＋Ｙ３　）　ヲ、各々分担し、年子２Ａには
”ｍ　（ｍ　＝　３　）が出力される。またタップ付き
遅延回路５ａは受話路入力信号（、ｉ）を記憶し、外部
クロックにょシ書き込み、読み出しが行われて、タップ
付き遅延回路として動作する。乗算回路６ａは式（１）
或は（２）のｈ　ｊ　Ｘ　ｉ　−ｊなるたたみ込み演算
を、加算回路１０ａはその累算を、減算回路１１ａは式
（８）の減算を、乗算回路３６ａは式α１のタップ係数
修正量の演算を、累算回路３７ａはタップ係数の修正な
らびに記憶を、倍率回路７５ａは式（９）の倍率演算を
各々行っている。

を示し、カスケード接続段数の如何に拘らず、各単位回
路内の演算処理量が一定で、低速に保たれることを表し
ている。演算過程は第１３図の端子ＩＡ　、　３ＡＫ加
わる入力信号がディジタル量であることを前提とする。

ここに１はｉ番目の時点ＴＯは１サンプリング間隔（ナ
イキスト間隔に等しい、例えば１２５μｓ）である。５
　ａ　＋　６ａ、１．０ａ、ｌｌａ。

３６ａ、３７ａ、７５ａｔ１８ａは各は第１３図の対応
する回路を表し、実線で示した時間帯において前記の演
算処理（記号Ｃ）、ならびにデータの入力（記号■）お
よび転送（記号Ｔ）が行われる。各単位回路のタイムチ
ャートは当該タップ付き遅延回路に関連する演算処理に
のみ大部公費されておシ、カスケード接続段数ｍが増加
してもタイムチャートは不変である。このような処理上
の利点は第１３図のように各種演算機構の適切な切シ分
けを行つ九ために初めて可能となっている。

第１５図は本発明によシ試作した反響消去装置のカバー
し得るエコー経路遅延量ＴＩ、Ｐをカスケード接続段数
ｍに対し示したものである。この例では単位回路のタッ
プ数ｆ　ｎ　＝　８０とし、電話帯域０、３〜３．４　
ｋＨｚに対するサンシリ７７周波数８ｋＨｚである。各
単位回路内部の演算処理に係るクロック周波数は約Ｉ　
ＭＨｚであり、ｍの値を大きくしても不変である。例え
ばｍ　＝　５に和尚する’ｌ’ｇｐ　＝ｍｎＴ（＝　４
００Ｔｏ　（５０ｍｓ　）をカバーし得る反響消去装置
を公知の方法で実現すると、回路規模を５倍に増加させ
るとか、演算処理速度を５倍に引上げるとかの必要があ
シ、上記試作装置においてもＴＥＰ　”ｎＴ６に対して
約１０キロゲートの規模を要することから、現今の超Ｌ
ＳＩ技術の限界１０〜２０キロゲートをはるかにしのぐ
回路規模とせざるを得ない。然るに本発明によれば力／
々−すべきエコー経路遅延量がいくらであろうとも、各
単位回路の規模は小さく且つ演算処理速度を低く維持で
きるため、反響消去装置のＬＳＩ化が容易に達成される
。

また、もし超ＬＳＩ技術が進歩してその限界が数十キロ
ゲートに達したとしても、そのような大規模なＬＳＩｔ
改めて単位回路として設定すれば本発明によりさらに大
なるエコー経路遅延量をカバーし得る訳であり、新たな
適用領域を開拓することができる。

第１６図は、本発明によシ試作した反響消去装置では、
カバーし得るエコー経路遅延量ＴＥＰ　を増、　加させ
ても、回路内部の演算処理に係るクロック周波数ｆ、が
一定に保たれるのに対し、公知の方法で同じＴＥＰを得
るにはｆ。を増加させる必要があることを示している。

公知の方法でｆｏに多少の幅があるのは一括演算のため
省略し得る各単位回路の共通部分の演算について、省略
する演算量が演算手順の工夫に依存するためである。逆
に乗算回路の時分割多重使用等で公知の方法による反響
消去装置の回路規模の縮小を図るような場合には・ｆ。

を第１６図の公知の方法によるｆｏと示した値よシ、多
重化した分、だけさらに引上げざるを得ない。このよう
に本発明によシクロツク周波数の低減を図シ得るのは、
第１４図に示したように、本発明による反響消去装置で
はカスケード接続された各段の単位回路で大部分の演算
が併行して行われ、演算が終了した部分についてはパ、
ファメモリ等で演算結果を一時記憶し、単位回路間で歩
調を合わせた後データ転送を各単位回路で一挙に行う方
式％式％ 第１７図は前記試作装置の基本性能であるエコーリタン
ロス改善量ＥＲＬＥ（Ｅｃｈｏ　Ｒｅｔｕｒｎ　Ｌｏｓ
ｓＥｎｈａｎｃｅｍｅｎｔ）　　を示している。Ｌｓｉ
ｎは送話路入力端子に到達した遠端の通話者のエコーの
レベルを表している。エコー経路には実回線に準じて構
成した試験回線を用い、この中にはディジタル回線（μ
法則、１５折線、μ＝２５５．８ビ、ト符号化、５４　
Ｋｂ／ｓ／回線）が１リンク分含まれる。

第１６図においてはｍ＝１．ｍ＝４と変えカスケード接
続を行ってもＥＲＬＥはほとんど不変であ気劣化しない
。またＥＲＬＥの飽和値は約３２　ｄＢに達しており、
公知の世界の最高実績的２７ｄＢ’にしのいでいる。こ
のように高いＥＲＬＥ　を得られたのは、各単位回路の
規模を十分に小さくでき、余裕の一部を演算語長の拡大
に割当てることによシ、演算精度を非常に高くすること
ができたためである。

本発明によシ得られる効果は以下のように要約される。

（１）単位回路のカスケード接続にょシ、カバーし得る
エコー経路遅延量を増大させることができる。ｍ段カス
ケード接続した単位回路群の全体で、単位回路１個分の
ｍ倍に相当するエコー経路遅延をカバーする反響消去装
置を提供することができる。

（２）単位回路のカスケード接続段数ｍの値の如何に拘
らず、各単位回路内の演算処理速度を低く維持できるの
で、大規模の反響消去装置の実現が容易である。

（３）上記利点により、その波及効果として、ＬＳＩに
適した回路構造の反響消去装置を提供することができる
。何故々らば、 ■　単位回路が一種類であるから、量産化が容易である
。従って製造時には歩留シの向上によシ低コスト化およ
び高信頼化が図れる。

■　単位回路の規模を適切に選べば、ｍの値の選択によ
り所要規模が小さい音声伝送機器から、所要規模の大き
い衛星回線、国際回線等、さらには所要規模が極端に大
きいハウリング防止装置に到るまで広範囲な用途に供し
得る反響消去装置を提供することができ、汎用化が図れ
る。

■　単位回路の演算処理速度が低いので、ＬＳＩ設計が
容易である。従って比較的少ないリスクでＬＳＩ化を図
ることができる０

【図面の簡単な説明】

第１図は反響消去装置の一般的な回路構成を示す図、第
２図は第１図の回路ｆｍ段カスケード接続して成る回路
の構成図、第３図は本発明の反響消去単位回路をカスケ
ード接続した反響消去装置の実施例のプロ、り図、第４
図および第５図は本発明による反響消去単位回路におい
て集合回路および分離回路を除いた反響消去部の回路構
成図、第６図は第５図の単位回路をｍ個（ｍ＝３）カス
ケード接続する際の結合関係の一例を示す図、第７図は
本発明における分離回路の構成の一例を示す図、第８図
はその分離回路の各端子の信号のタイミングを示す図、
第９図は本発明における集合回路の構成の一例を示す図
、第１０図はその集１合回路の各端子の信号のタイミン
グを示す図、第１１図は送話検出回路の構成図、第Ｉ２
図は送話検出回路の別の構成図、第１３図は本発明の別
の実施例を示す図、第１４図は演算処理のタイムチャー
トを示す図、第１５図および第１６図は本発明により試
作した反響消去装置の効果を説明するための図、第１７
図は本発明にょシ試作した反響消去装置の性能への波及
効果を示す図である。 １・・・送話路入力端子、２・・・送話路出力端子、３
・・・受話路入力端子、４・・・受話路出力端子、５°
・・・タップ付き遅延回路、６°・・・乗算回路、１０
’・・・加算回路、１１°・・・減算回路、１８°・・
・送話検出回路、１９・・・電話回線％２０・・・２線
４線変換器、２１・・・電話機、２２・・・反響消去装
置、２２’　、　２２”、・・単位回路、２３　、２３
’・・・分離回路、２４　、２４’・・・集合回路、３
１　、３２　、３１’　、　３２’・・・データノぐス
、３３・・・自乗回路、３４・・・加算回路、３５・・
・除算回路、３６・・・乗算回路、３７・・・累算回路
、２９°・・・２３よシ分離されたデータ入力端子、３
０’・・・２４へ集合されるデータ出力端子、５４・・
・１８°の出力端子、５５・−・５４に対する入力端子
、５６・・・送話路入力信号入力端子、５７・・・受話
路入力信号ノソワー入力端子、５８・・・受話路入力信
号入力端子、５９・・・パワー検出回路（またはピーク
検出回路）、６ｏ・・・タイミング回路（ｔたはピーク
検出回路）、６１・・・比較回路、６２・・・制御回路
、６３・・・論理回路、６４・・・パワー検出回路（ま
たは検出回路）、６５・・・タイミング回路またはパワ
ー検出回路（またはピーク検出回路）、６６・・・送話
検出用分離回路、６７・・・レベル検出回路、６８・・
・レベル検出回路、６１′・・・比較回路、６２′・・
・制御回路、６９・・・制御出力挿入回路、７０・・・
送話検出用集合回路、７５ａ、７５ｂ。 ７５ｃ・・・倍率回路、７６〜８３・・・ダート回路、
９５〜１０２・・・位相調整回路。 第１図

Claims (3)

【特許請求の範囲】
1. （１）　　タップ付き遅延回路と、各タップの出力を荷
   重する乗算回路と、該乗算回路の出力を加算する加算回
   路と、該加算回路の出力を正負符号反転し送話路に加え
   るための減算回路と、前記タップ付き遅延回路に入力さ
   れる受話路入力信号と前記減算回路の出力信号が互いに
   無相関となるように前記乗算回路の荷重係数を修正する
   荷重係数修正回路と、前記各タップの荷重係数のすべて
   に乗する倍率を与える倍率回路と、を有して、前記送話
   信号は前記減算回路を通過するが、前記エコーは前記加
   算回路の出力により前記減算回路にて相殺消去される如
   く適応的に動作する反響消去装置において、 前記タップ付き遅延回路の出力の一部と、前記乗算回路
   の出力の一部と、前記減算回路の出力と、前記倍率回路
   の出力等とを、時分割、または時分割と空間谷側の併用
   、により集合する集合回路を具備し、かつ 前記集合回路の出力および同様にして構成される他の段
   の集合回路の出力を伝送するデータバス上のデータの中
   から、前記加算回路へ入力すべきデータ、前記倍率回路
   へ入力すべきデータ、および前記荷重係数修正回路へ入
   力すべきデータ等の所望のデータを分離して、それらの
   各回路へ供給する分離回路を具備したことを特徴とする
   反響消去装置。
2. （２）　　タップ付き遅延回路と、各タップの出力を荷
   重する乗算回路と、該乗算回路の出力を加算する加算回
   路と、該加算回路の出力を正負符号反転し送話路に加え
   るための減算回路と、前記タップ付き遅延回路に入力さ
   れる受話路入力信号と前記減算回路の出力信号が、互い
   に無相関となるように前記乗算回路の荷重係数を修正す
   る荷重係数修正回路と、前記各タップの荷重係数のすべ
   てに乗する倍率を４える倍率回路と、送話路入力信号お
   よび受話路入力信号に基いてその送話路入力信号の中に
   近端の通話者の送話信号がある力）否力為を判定し、送
   話路入力信号の中に遠端の通話者のエコーが支配的であ
   ると判定される状態を除いて、荷重係数の修正を禁止す
   る送話検出回路とを有し、さらに、 前記タッグ付き遅延回路の出力の一部と、前記乗算回路
   の出力の一部と、前記減算回路の出力と、前記倍率回路
   の出力、前記送話路入力信号、送話検出回路の出力等を
   、時分割、まだは時分割と空間分割の併用、によシ集合
   し、１個または複数個のデータバスに供給する集合回路
   と、 前記データバスに到来するデータの中７５＼ら、前記加
   算回路へ入力すべきデータ、前言己荷重係数修正回路へ
   入力すべきデータ、および前言己送話検出回路へ入力す
   べき、他の段の送話検出回路力）らの、制御出力信号等
   の所望のデータを分離して、それらの各回路へ供給する
   分離回路と、 を有する反響消去装置を、データ・ぐスによって複数個
   縦続接続した反響消去装置において、送話路入力信号の
   中で遠端の通話者のエコー７５；支配的であるといづれ
   かの段の送話検出回路の出力により判定される場合以外
   の場合には、すべての段の前記荷重係数修正回路の係数
   修正動作を禁止する如く各段の送話検出回路が相互に結
   合されていることを特徴とする反響消去装置。
3. （３）　　タッグ付き遅延回路と、各タップの出力を荷
   重する乗算回路と、該乗算回路の出力を加算する加算回
   路と、該加算回路の出力を正負符号反転し送話路に加え
   るだめの減算回路と、前記タップ付き遅延回路に入力さ
   れる受話路入力信号と前記減算回路の出力信号が互いに
   無相関となるように前記乗算回路の荷重係数を修正する
   荷重係数修正回路と、前記各タップの荷重係数のすべて
   に乗する倍率を与える倍率回路とを有し、さらに、デー
   タ入力端子（７２）とデータ出力端子（７３）を有する
   １つのデータバス上 前記タップ付き遅延回路の出力の一部、前記乗算回路の
   出力の一部、前記減算回路の出力、および前記倍率回路
   の出力等とを時分割または時分害りと空間分割の併用、
   によシ集合し、前記１つのデータバスに供給する集合回
   路と、 前記１つのデータバス上に到来するデータの中から、前
   記加算回路へ入力すべきデータ、前記倍率回路へ入力す
   べきデータ、および前記荷重係数修正回路へ入力すべき
   データ等の所望のデー）を分離して、それらの各回路へ
   供給する分離回路とを有する反響消去装置を複数個（段
   ）設け、各段の反響消去装置のデータ出力端子を、次段
   の反響消去装置のデータ入力端子にそれぞれ接続し、終
   段のデータ出力端子を初段のデータ入力端子に接続した
   ことを特徴とする反響消去装置。