JPS5868344A - コ−ド化された信号を伝送する装置を有する通信交換装置用回路装置 - Google Patents
コ−ド化された信号を伝送する装置を有する通信交換装置用回路装置Info
- Publication number
- JPS5868344A JPS5868344A JP57164198A JP16419882A JPS5868344A JP S5868344 A JPS5868344 A JP S5868344A JP 57164198 A JP57164198 A JP 57164198A JP 16419882 A JP16419882 A JP 16419882A JP S5868344 A JPS5868344 A JP S5868344A
- Authority
- JP
- Japan
- Prior art keywords
- information
- complement
- comparator
- transmitted
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 4
- 230000000295 complement effect Effects 0.000 claims abstract description 38
- 238000003860 storage Methods 0.000 claims abstract description 15
- 238000012544 monitoring process Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 21
- 238000012432 intermediate storage Methods 0.000 abstract description 6
- 238000012360 testing method Methods 0.000 abstract description 2
- 238000006073 displacement reaction Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 abstract 1
- 230000000306 recurrent effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/14—Arrangements for detecting or preventing errors in the information received by using return channel in which the signals are sent back to the transmitter to be checked ; echo systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Hardware Redundancy (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は２進コード化された情報を、コードエレメント
毎にそれぞれ１つの心線を有する線路を介して伝送し、
かつ送信される情報を送信個所で記憶しかつ比較器に供
給すると同時に、送信後も線路を介して返信し、比較器
は返信された情報を受信しかつ記憶された情報と比較す
るようにし、また監視の正確度を高めるために、情報な
らびにその情報の反転によって形成されだ補数を用いか
つ情報と補数との比較を行う通信交換装置用例えば電話
交換装置用回路装置に関する。
毎にそれぞれ１つの心線を有する線路を介して伝送し、
かつ送信される情報を送信個所で記憶しかつ比較器に供
給すると同時に、送信後も線路を介して返信し、比較器
は返信された情報を受信しかつ記憶された情報と比較す
るようにし、また監視の正確度を高めるために、情報な
らびにその情報の反転によって形成されだ補数を用いか
つ情報と補数との比較を行う通信交換装置用例えば電話
交換装置用回路装置に関する。
斯様な形式の基本的回路装置はすでに１イツ連邦共和国
特許公開第２４２３２６０号公報によって公知である。
特許公開第２４２３２６０号公報によって公知である。
それによれば検査の目的で、複数の装置のうちで個別の
装置のアドレスを送信しかつ当該の個別の装置から送信
装置に返送する。更に制御された個別の装置に反転され
たアドレスを送信しがつ個別の装置から再び送信装置に
返送している。また送信されたアドレスを返送されたア
ドレスと比較し、また送信された反転アドレスを返送さ
れた反転アドレスと比較する。更に一方で送信されたア
ドレスと返送された反転アドレスとの間で、また送信さ
れた反転アドレスと返送されたアドレスとの間で、比較
を行う。斯様な公知の方法は、アドレスと反転されたア
ドレスとの往復の伝送に用いられる通信線路の障害と、
個別の装置におけるデコード化装置およびコード化装置
の障害と、前述の障害位置を標定することができる。
装置のアドレスを送信しかつ当該の個別の装置から送信
装置に返送する。更に制御された個別の装置に反転され
たアドレスを送信しがつ個別の装置から再び送信装置に
返送している。また送信されたアドレスを返送されたア
ドレスと比較し、また送信された反転アドレスを返送さ
れた反転アドレスと比較する。更に一方で送信されたア
ドレスと返送された反転アドレスとの間で、また送信さ
れた反転アドレスと返送されたアドレスとの間で、比較
を行う。斯様な公知の方法は、アドレスと反転されたア
ドレスとの往復の伝送に用いられる通信線路の障害と、
個別の装置におけるデコード化装置およびコード化装置
の障害と、前述の障害位置を標定することができる。
本発明の課題は、公知の方法に対して簡単な方法で構成
されかつ屡々反復される制御過程を行うのに好都合な条
件を有する回路装置を提供することである。
されかつ屡々反復される制御過程を行うのに好都合な条
件を有する回路装置を提供することである。
本発明によればこの課題は、常に反復する標準命令を表
わす情報から、それぞれ個々の情報をその補数と共に命
令記憶装置における関連する記憶素子の列に記憶し、線
路を介して情報を伝送した際、比較器は情報とその補数
とを、得た後例えば中間記憶した後、反転しかつ情報と
補数とを形成するビットをシフトし、それによって比較
器の内部で前記情報とその補数との両方の個所を交換し
、また比較器は、前記反転されかつシフトされた結果が
返信された情報および場合によっては返信された補数と
一致するがどうかを、検査するようにしたことによって
解決される。
わす情報から、それぞれ個々の情報をその補数と共に命
令記憶装置における関連する記憶素子の列に記憶し、線
路を介して情報を伝送した際、比較器は情報とその補数
とを、得た後例えば中間記憶した後、反転しかつ情報と
補数とを形成するビットをシフトし、それによって比較
器の内部で前記情報とその補数との両方の個所を交換し
、また比較器は、前記反転されかつシフトされた結果が
返信された情報および場合によっては返信された補数と
一致するがどうかを、検査するようにしたことによって
解決される。
次に本発明を図示の実施例につき説明する。
後で”命令発生器”として示す送信装置りは伝送母線Ｃ
を介して、後で”命令受信機”として示す受信装置Ｇに
接続されている。伝送母線Ｃは複数の桁の２進コード化
された制御命令を伝送するために用いられる。伝送母線
は８ビツトの情報を伝送するための８本の心線を有する
ものとする。
を介して、後で”命令受信機”として示す受信装置Ｇに
接続されている。伝送母線Ｃは複数の桁の２進コード化
された制御命令を伝送するために用いられる。伝送母線
は８ビツトの情報を伝送するための８本の心線を有する
ものとする。
命令記憶装置Ａに所定数の記憶行Ａ１〜Ａｎが設けであ
る。これらのそれぞれの記憶行は図示のようにそれぞれ
８ビツトの情報を記憶するために８つの記憶個所を有す
る。また伝送母線Ｃに接続された中間記憶装置Ｙも同様
に８つの記憶個所を有する。また比較器ＶのレジスタＵ
とＷもそれぞれ８つの記憶個所を有する。
る。これらのそれぞれの記憶行は図示のようにそれぞれ
８ビツトの情報を記憶するために８つの記憶個所を有す
る。また伝送母線Ｃに接続された中間記憶装置Ｙも同様
に８つの記憶個所を有する。また比較器ＶのレジスタＵ
とＷもそれぞれ８つの記憶個所を有する。
記憶行Ａ１〜Ａｎに、それぞれ記憶行毎に１つの制御命
令が固定記憶されている。命令発生器りは読取装置Ｂを
用いてそれぞれ命令記憶装置Ａの記憶行を制御し、かつ
そこに記憶された制御命令を公知のように伝送母線Ｃを
介して送信する。制御命令の個々のビットは伝送母線Ｃ
を介して、命令受信機Ｇの複数の情報を受信する装置に
供給される。それ故伝送母線Ｃは命令受信機Ｇの内部の
線路系Ｆで分岐されている。命令受信機Ｇの１つの受信
装置が示されており、かつＥ”で図示されている。この
受信装置は１つの制御命令を受信した際、その受信した
制御命令を、ループＬを介して中央の伝送母線Ｃに戻す
。それ故もとの送信された制御命令は伝送母線Ｃを介し
て命令受信機Ｇがも命令発生器りに返送される。
令が固定記憶されている。命令発生器りは読取装置Ｂを
用いてそれぞれ命令記憶装置Ａの記憶行を制御し、かつ
そこに記憶された制御命令を公知のように伝送母線Ｃを
介して送信する。制御命令の個々のビットは伝送母線Ｃ
を介して、命令受信機Ｇの複数の情報を受信する装置に
供給される。それ故伝送母線Ｃは命令受信機Ｇの内部の
線路系Ｆで分岐されている。命令受信機Ｇの１つの受信
装置が示されており、かつＥ”で図示されている。この
受信装置は１つの制御命令を受信した際、その受信した
制御命令を、ループＬを介して中央の伝送母線Ｃに戻す
。それ故もとの送信された制御命令は伝送母線Ｃを介し
て命令受信機Ｇがも命令発生器りに返送される。
読取装置Ｂによる読取過程と受信装置Ｅの受信過程と受
信装置Ｅによる返送過程とレジスタＵを用いた比較器Ｖ
による受信過程とを含めて、制御命令の伝送過程が誤り
な（行われていれば、返送された制御命令は送信された
制御命令に合致す−る。
信装置Ｅによる返送過程とレジスタＵを用いた比較器Ｖ
による受信過程とを含めて、制御命令の伝送過程が誤り
な（行われていれば、返送された制御命令は送信された
制御命令に合致す−る。
それぞれの制御命令の伝送過程が誤りなく行われている
かどうかを監視するために、レジスタＵとＷならびにイ
ンノセータＴおよびシフト装置Ｘを有する比較器Ｖが用
いられる。さらにこのために中間記憶装置Ｙが用いられ
る。
かどうかを監視するために、レジスタＵとＷならびにイ
ンノセータＴおよびシフト装置Ｘを有する比較器Ｖが用
いられる。さらにこのために中間記憶装置Ｙが用いられ
る。
これらの装置において、実際に４ビツトの情報から成る
制御命令が使用される。この４ビツトの情報はそれぞれ
記憶行Ａ１〜Ａｎの左側の部分に記憶されている。これ
らの記憶行の右側の部分にはそれぞれ制御命令の補数が
記憶されている。それ故記憶行には常に制御命令とその
補数とが一緒に記憶されている。制御命令の補数は公知
のようにその反転によって形成される。
制御命令が使用される。この４ビツトの情報はそれぞれ
記憶行Ａ１〜Ａｎの左側の部分に記憶されている。これ
らの記憶行の右側の部分にはそれぞれ制御命令の補数が
記憶されている。それ故記憶行には常に制御命令とその
補数とが一緒に記憶されている。制御命令の補数は公知
のようにその反転によって形成される。
補数を有する制御命令を、伝送母線Ｃを介して送信する
場合、前述のように読取装置Ｂを、命令記憶装置への当
該の記憶行、例えばＡ１に調節する。制御命令とその補
数との個々のビットは伝送母線Ｃの個々の心線を介して
送信され、受信装置Ｅで受信される。また制御命令と補
数とは８ビツトの情報の収容のために設けられた中間記
憶装置Ｙにも供給される。
場合、前述のように読取装置Ｂを、命令記憶装置への当
該の記憶行、例えばＡ１に調節する。制御命令とその補
数との個々のビットは伝送母線Ｃの個々の心線を介して
送信され、受信装置Ｅで受信される。また制御命令と補
数とは８ビツトの情報の収容のために設けられた中間記
憶装置Ｙにも供給される。
それぞれの制御命令に対する送信過程が行われた際、そ
の制御命令は変えられずに受信装置ＥからループＬを介
して伝送母線Ｃに返送され、かつ伝送母線Ｃを介して命
令受信機Ｇから命令発生器りに返送され、かつここでレ
ジスタＵに書込まれる。また制御命令の４つのビットは
、比較器ＶのレジスタＵの左側の部分に記憶され、かつ
制御命令の補数の４つのビットは右側の部分に記憶され
る。次に中間記憶装置Ｙの記憶内容は伝送母線Ｃを介し
てイン・々−タＴに伝送される。、インノ々〜りＴは制
御命令のそれぞれの２進値と制御命令の補数のそれぞれ
の２進値とを逆の数値に変換する。制御命令と補数とを
記憶する際、先ず制御命令の４ビツトがイン・々−タＴ
の左側の部分に記憶されかつ制御命令の補数の４ビツト
がイン・マークＴの右側の部分に記憶される。そしてイ
ンノ々−タＴは制御命令の反転されたものと補数の反転
されたものとを、シフトレジスタとして構成されたレジ
スタＷに転送する。そこでこのシフトレジスタの左側の
部分に制御命令の反転されたものが生じかつ右側の部分
には補数の反転されたものが生ずる。その後シフト装置
Ｘで交換を行う。シフト装置又はシフトレジスタＷに記
憶された全情報のそれぞれのビットを４つの記憶個所だ
け右側にシフトする。この場合シフト装置はシフトレジ
スタＷの右側の部分に対して、即ちシフト過程でシフト
レジスタＷから得られる補数の反転値である４つのビッ
トを取出し、かつこれらのビットを再びシフトレジスタ
の左側から供給する。このシフト過程は、シフトレジス
タの右側の部分に制御命令の反転値が生じかつシフトレ
ジスタの左側の部分に補数の反転値が生ずるまで継続し
て行なわれる。ここで制御命令の補数の反転値は制御命
令と同じものである。制御命令の反転値はその補数と同
じである。そこで前述のようなすべての過程が誤りなく
行われると、比較器ＶのレジスタＵとシフトレジスタＷ
とに同じ全情報が対応して生ずる、即ちレジスタＵのそ
れぞれの桁のそれぞれのビットは、／フトレジスタＷの
それぞれの桁のそれぞれのビットに等しい値を有する筈
である。これを検査するために８つの一致回路が設けて
あり、そのうちの１つだけを”Ｋ”で示す。この８つの
一致回路の出力側はまた８つの入力側を有する１つの一
致回路に接続されており、これらの一致回路を用いて、
一方でレジスタＵかつ他方ではシフトレジスタＷのすべ
ての８つのビットが一致していることが検査される。
の制御命令は変えられずに受信装置ＥからループＬを介
して伝送母線Ｃに返送され、かつ伝送母線Ｃを介して命
令受信機Ｇから命令発生器りに返送され、かつここでレ
ジスタＵに書込まれる。また制御命令の４つのビットは
、比較器ＶのレジスタＵの左側の部分に記憶され、かつ
制御命令の補数の４つのビットは右側の部分に記憶され
る。次に中間記憶装置Ｙの記憶内容は伝送母線Ｃを介し
てイン・々−タＴに伝送される。、インノ々〜りＴは制
御命令のそれぞれの２進値と制御命令の補数のそれぞれ
の２進値とを逆の数値に変換する。制御命令と補数とを
記憶する際、先ず制御命令の４ビツトがイン・々−タＴ
の左側の部分に記憶されかつ制御命令の補数の４ビツト
がイン・マークＴの右側の部分に記憶される。そしてイ
ンノ々−タＴは制御命令の反転されたものと補数の反転
されたものとを、シフトレジスタとして構成されたレジ
スタＷに転送する。そこでこのシフトレジスタの左側の
部分に制御命令の反転されたものが生じかつ右側の部分
には補数の反転されたものが生ずる。その後シフト装置
Ｘで交換を行う。シフト装置又はシフトレジスタＷに記
憶された全情報のそれぞれのビットを４つの記憶個所だ
け右側にシフトする。この場合シフト装置はシフトレジ
スタＷの右側の部分に対して、即ちシフト過程でシフト
レジスタＷから得られる補数の反転値である４つのビッ
トを取出し、かつこれらのビットを再びシフトレジスタ
の左側から供給する。このシフト過程は、シフトレジス
タの右側の部分に制御命令の反転値が生じかつシフトレ
ジスタの左側の部分に補数の反転値が生ずるまで継続し
て行なわれる。ここで制御命令の補数の反転値は制御命
令と同じものである。制御命令の反転値はその補数と同
じである。そこで前述のようなすべての過程が誤りなく
行われると、比較器ＶのレジスタＵとシフトレジスタＷ
とに同じ全情報が対応して生ずる、即ちレジスタＵのそ
れぞれの桁のそれぞれのビットは、／フトレジスタＷの
それぞれの桁のそれぞれのビットに等しい値を有する筈
である。これを検査するために８つの一致回路が設けて
あり、そのうちの１つだけを”Ｋ”で示す。この８つの
一致回路の出力側はまた８つの入力側を有する１つの一
致回路に接続されており、これらの一致回路を用いて、
一方でレジスタＵかつ他方ではシフトレジスタＷのすべ
ての８つのビットが一致していることが検査される。
本発明を用いれば、゛１ビットの誤りだけでなく例えば
その都度の誤りの場合にパリティ・チェックを用いては
できない複数のビットの誤りを、検出することができる
。それにもかかわら用いることによって、実現できる。
その都度の誤りの場合にパリティ・チェックを用いては
できない複数のビットの誤りを、検出することができる
。それにもかかわら用いることによって、実現できる。
またその場合伝送過程が誤りなく行われているのを監視
する比較器の動作も自動的に監視されるようになる。
する比較器の動作も自動的に監視されるようになる。
図は本発明による装置の実施例゛の要部を示すブロック
図である。
図である。
Claims (1)
- １．２進コーｒ化された情報を、コードエレメント毎に
それぞれ１つの心線を有する線路を介して伝送し、かつ
送信される情報を送信局で記憶しかつ比較器に供給する
と同時に、送信後も線路を介して返信し、前記比較器は
返信された情報を受信しかつ記憶された情報と比較し、
また監視の正確度を高めるために、情報ならびにその情
報の反転によって形成された補数を用いかつ情報と補数
との比較を行う通信交換装置用回路装置において、常に
反復する標準命令を表わす情報から、それぞれ個々の情
報をその補数と共に命令記憶装置における関連する記憶
素子の列に記憶し、線路を介して情報を伝送の際、比較
器は情報とその補数とを得た後、反転しかつ情報と補数
とを形成するビットをシフトし、それによって比較器の
内部で前記情報とその補数との両方の個所を交換し、ま
た比較器は、前記反転されかつシフトされた結果が返信
された情報と一致するかどうかを、検査するようにした
ことを特徴とする回路装置。 ２、送信される情報と前記情報の補数とを、線路を介し
て送信した後受信装置によって受信してから、再び受信
装置から線路を介して返信するようにした特許請求の範
囲第１項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE31379044 | 1981-09-23 | ||
| DE3137904A DE3137904C2 (de) | 1981-09-23 | 1981-09-23 | Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Übertragung codierter Signale |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868344A true JPS5868344A (ja) | 1983-04-23 |
Family
ID=6142435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164198A Pending JPS5868344A (ja) | 1981-09-23 | 1982-09-22 | コ−ド化された信号を伝送する装置を有する通信交換装置用回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0075310B1 (ja) |
| JP (1) | JPS5868344A (ja) |
| AT (1) | ATE17978T1 (ja) |
| DE (1) | DE3137904C2 (ja) |
| FI (1) | FI75073C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2156183B (en) * | 1984-03-16 | 1987-05-20 | Plessey Co Plc | Digital line termination unit command interface |
| DE3723115C1 (en) * | 1987-07-13 | 1989-03-16 | Telefonbau & Normalzeit Gmbh | Test and measuring device for digital signals |
| US5155735A (en) * | 1988-03-31 | 1992-10-13 | Wang Laboratories, Inc. | Parity checking apparatus with bus for connecting parity devices and non-parity devices |
| US5029183A (en) * | 1989-06-29 | 1991-07-02 | Symbol Technologies, Inc. | Packet data communication network |
| JP3351175B2 (ja) * | 1995-06-15 | 2002-11-25 | 三菱電機株式会社 | 通信制御方法および装置 |
| DE4332145A1 (de) * | 1993-09-17 | 1995-03-23 | Siemens Ag | Verfahren zur einkanaligen Übertragung von Datentelegrammen und Einrichtung zur Durchführung des Verfahrens |
| GB2313747A (en) * | 1996-05-30 | 1997-12-03 | Motorola Ltd | Data transmission verification |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097214A (ja) * | 1973-12-25 | 1975-08-02 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523279A (en) * | 1968-04-17 | 1970-08-04 | Bell Telephone Labor Inc | Data transmission error checking arrangement |
| FR1583211A (ja) * | 1968-04-18 | 1969-10-24 | ||
| DE2423260A1 (de) * | 1974-05-14 | 1975-11-20 | Siemens Ag | Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen |
| AT335005B (de) * | 1975-01-22 | 1977-02-25 | Leinfellner Helmut Ing | Fehlererkennendes ubertragungssystem fur informationen mittels impulszugen vorgegebener lange |
| US4070648A (en) * | 1976-06-18 | 1978-01-24 | Ncr Corporation | Computer to computer communication system |
| GB2032736B (en) * | 1978-10-24 | 1982-09-08 | Standard Telephones Cables Ltd | Data transfer system |
-
1981
- 1981-09-23 DE DE3137904A patent/DE3137904C2/de not_active Expired
-
1982
- 1982-09-20 AT AT82108690T patent/ATE17978T1/de not_active IP Right Cessation
- 1982-09-20 EP EP82108690A patent/EP0075310B1/de not_active Expired
- 1982-09-22 JP JP57164198A patent/JPS5868344A/ja active Pending
- 1982-09-22 FI FI823258A patent/FI75073C/fi not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097214A (ja) * | 1973-12-25 | 1975-08-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI823258L (fi) | 1983-03-24 |
| ATE17978T1 (de) | 1986-02-15 |
| EP0075310B1 (de) | 1986-02-12 |
| FI75073B (fi) | 1987-12-31 |
| FI823258A0 (fi) | 1982-09-22 |
| DE3137904C2 (de) | 1985-10-31 |
| FI75073C (fi) | 1988-04-11 |
| EP0075310A1 (de) | 1983-03-30 |
| DE3137904A1 (de) | 1983-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0031499A2 (en) | Data processing apparatus adapted for memory readback checking | |
| US4414669A (en) | Self-testing pipeline processors | |
| US4271521A (en) | Address parity check system | |
| EP0006550A2 (en) | Self-correcting and reconfigurable solid-state mass-memory organized in bits | |
| US4801934A (en) | Method and apparatus for transmission of data with data reduction | |
| US3824547A (en) | Communications system with error detection and retransmission | |
| US4782529A (en) | Decryption of messages employing unique control words and randomly chosen decryption keys | |
| US3539998A (en) | Communications system and remote scanner and control units | |
| GB1081812A (en) | Data handling system | |
| US4144410A (en) | Multiplex communication system | |
| JPS5868344A (ja) | コ−ド化された信号を伝送する装置を有する通信交換装置用回路装置 | |
| US3763470A (en) | Circuit arrangement for error detection in data processing systems | |
| US5517514A (en) | Parity checking system with reduced usage of I/O pins | |
| US3533067A (en) | Error correcting digital coding and decoding apparatus | |
| US5077744A (en) | Method for error protection in telephone switching installations | |
| US3710327A (en) | Synchronous communications adapter | |
| JP2692773B2 (ja) | エラー訂正装置 | |
| JP2900781B2 (ja) | ケーブル接続異常検出回路およびその方法 | |
| US3801802A (en) | Information storage having monitored functions | |
| US3781797A (en) | Code processor output buffer verify check | |
| JPS613256A (ja) | メモリ試験方式 | |
| JP2958087B2 (ja) | 疎通試験回路 | |
| US3883857A (en) | Digit regeneration in two-out-of-five format code systems | |
| GB2087689A (en) | Transit exchanges of time division telecommunication systems | |
| JPH0254719B2 (ja) |