JPS5872371A

JPS5872371A - スイツチングレギユレ−タ

Info

Publication number: JPS5872371A
Application number: JP56169876A
Authority: JP
Inventors: Rihei Hiramatsu; 平松　利平; Hiroshi Takeshita; 紘竹下; Tokushige Inoue; 井上　徳成
Original assignee: Densetsu Kiki Kogyo Kk
Current assignee: Densetsu Kiki Kogyo Kk
Priority date: 1981-10-23
Filing date: 1981-10-23
Publication date: 1983-04-30
Also published as: JPS635990B2; US4481461A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、トランジスタを用いたスイッチングレギュレ
ータに係り、動作の安定、高能率化、高周波化および小
型化を可能としたものである。

一般に、この種スイッチングレギュレータは、原理的に
は、第１図および第２図に示すように、スイッチング用
トランジスタ（１）、平滑用リアクタ（２）、平滑用コ
ンデンサ（３）、転流用ダイオード（４）および制御回
路（５）から構成される。このうち第１図は、トランジ
スタ（１）を負荷と直列に挿入した直列形（いわゆる降
圧チョッパ型）であり、第２図はトランジスタ（１）を
負荷と並列に挿入した並列形（いわゆる昇圧ブースタ型
）である。

第１図に示す原理図の実用回路が第３図に示される。こ
の第３図では、主トランジスタ（１）の増幅率を増大す
るため、補助トランジスタ（６）とダーリントン接続す
るか、コンプリメンタリ接続とし、さらに、−電源端子
（−）との間には′、さら（二制御トランジスタ（７）
を挿入して十と−の電源端子（＋１（−）間に対する電
圧猶度を得るようになっている。

さらに大出力に対しては、第４図に示すように、主トラ
ンジスタ（１）のペース・エミッタ間に、変成器（８）
を挿入して、この変成器（８）の巻線比（二よって主ト
ランジスタ（１）の電流増幅率を増大したり、また電位
を自由に分離したりして主トランジスタ（１）の全体と
しての利用効率を増大している。

しかしながら、第４図に示す方策をとっても、以下に示
すような欠点があり、本発明は、その欠点を完全に克服
したものである。

まず、第４図に示す回路の欠点を解析する。第５図（ａ
）　（ｂ）　（ｃ）　（ｄ）はそれぞれ第４図の主トラ
ンジスタ（１）のコレクタ電圧（Ｖｃ　）、コレクタ電
流（Ｉｃ）、ペース電流（■ｂ）およびエミッタ・ペー
ス間電圧（Ｖｅｂ）を示し、また、（Ｔｏｎ）（Ｔｏｆ
ｆ）は主トランジスタ（１）のオン期間とオフ期間、（
Ｔｏ）は制御トランジスタ（７）のオンによる主トラン
ジスタ（１）のペース電流供給期間、（Ｔｓ）は制御ト
ランジスター（７）のオフ後の主トランジスタ（１）の
蓄積時間をそれぞれ示している。

第４図の回路は、（Ｔｏｎ）（Ｔｏｆｆ）期間を、制御
回路（５）にて制御して出力電圧を制御するものである
が、この場合、第５図（ｄ）について検討すると、主ト
ランジスタ（１）のエミッタ・ベース間電圧（Ｗｅ　ｂ
　）は、同時に変成器（８）の２次側電圧である。この
電圧時間積、つまり、図中正負の斜線部分ビ）（０）は
、正確に等量でなければならない。例えば、エミッタ・
ペース間電圧（Ｖｅｂ）の正印加時と負印加時の電圧が
等しければ、Ｔｏｎ′、Ｔｏｆｆｌ　　となる。ここで
、ペース回路を工夫すれば、図中点線の特性のようＥＴ
ｏｆｆ２時まで短縮できるが、Ｔｏｎに対しては、Ｔｏ
ｆｆ、が制御可能な限界である。この場合も、第５図（
ｄｌに示すように時間積ピ）（ハ）は等量である。いず
れにしても、このように、変成器（８）を正負非対称で
使用するのは、種々の障害が生ずる。具体的にはＴｏｆ
ｆ１時間後のＴｒ　時間は、変成器（８）は負方向；：
飽和してエミッタ・ペース間電圧（Ｖｅｂ）が零（−な
るはずである。しかし、実際には、図中点線（二て示す
ように、エミッタ・ベース間電圧（Ｖｅｂ）が振動し、
これが第５図但）の点線で示すように主トランジスタ（
１）のコレクタ電流（Ｉｃ）を誘発し、主トランジスタ
（１）を不安定；二動作させることとなる。

以上の説明は、直列形の場合について説明したが、第２
図のような並列回路に変成器を挿入した場合についても
同様である。

本発明は折角の変成器を利用するから；二は、上述の欠
点を克服して１００％その特質を活用しようとするもの
である。

以下、本発明の一実施例を図面；＝ついて説明する。

第６図は、本発明の第１実施例を示す直列形（いわゆる
降圧チョッパ型）回路で、電源端子（１１（１１）のう
ち＋側端子α〔に、２個のスイッチング用主トランジス
タαり０のコレクタがともに接続され、また、エミッタ
がともに出力側に接続され、さらに、これらの主トラン
ジスタθ２（１３のペース間に、変流器Ｉの２次巻線６
句を接続するとともに、この２次巻線α勺の中点とペー
ス間に、ダイオード（１６）とコンデンサａ肴の並列回
路を挿入する。前記変流器０噌）の１次巻線α咎の両端
には、抵抗Ｑ９（イ）、増幅用トランジスタｅ２’；Ｊ
＠、抵抗＠Ｑ４）を介して制御回路（ハ）のトランジス
タ＠勾に結合されている。この制御回路内は例えば、型
名８０３５２４　　の付されたパルス巾制御ＩＣからな
り、１８０度の位相差で交互にパルスを出力する前記ト
ランジスタ（イ）罰の他に、比較入力端子−、インバー
ト入力端子翰、アース端子側を有し、さらに、図示しな
いが電圧調整器、発振器、フリップフロップ、比較器、
誤差検出アンプ、過電流比較器などを有する。

前記制御回路（ハ）のトランジスタ＠匈のコレクタには
、２個のダイオード０１）Ｃ３３を接続し、これらのダ
イオードＣ３１）　Ｃ３Ｓ６の共通アノードは、制御ト
ランジスタ（至）のペースに接続するとともに、抵抗（
財）を介して補助電源（ハ）の＋側に接続する。前記制
御トランジスタ（ハ）のコレクタは、カソードを共通に
したダイオード＠０ηを介して前記変流器α４の１次巻
線０８１に接続する。なお、（２）は平滑用リアクタ、
（至）は平滑用コンデンサ、（４■は転流用ダイオード
、（４υは出力電圧検出抵抗、（４２（４３は出力端子
である。

つぎに、この第６図の回路の作用を第７図に基づいて説
明する。

第７図において、（ａ）は、主トランジスタＨＱ□□□
のエミッタ・コレクタ間電圧（Ｖｅｃ）　、（ｂＨＣ）
は、それぞれ主トランジスタα２（Ｉ３のコレクタ電流
（Ｉｅ）、（ｄ）（ｅ）はそれぞれ主トランジスタＨＱ
３のペース電流（Ｉｂ）、（ｒ）は変流器０４の２次出
力電圧（Ｖｃｔ）　（１次側も相思）、（ｇＨｈ）はそ
れぞれ主トランジスタ（１２１０３１のペース電圧（ｖ
ｂ）、（＋）０）はそれぞれ制御回路（ハ）内蔵のトラ
ンジスタ（イ）（５）のエミッタ・コレクタ電圧（Ｖｅ
　ｃ　、）である。

（１）　（Ｊ　）からも明らかなように、トランジスタ
（２ｅ＠の出力は、１８０度ずれ、かつ対称形であり、
また、（’ｒｔ　　’ｒｔ）はトランジスタ（イ）の導
通期間、（ＴＩ　　’ｒｓ）はトランジスタ勾の導通期
間である。

今、（Ｔ、　　Ｔ２）間において、トランジスタ（イ）
が導通ずると、トランジスタ２１）、抵抗翰を介して変
流器α４の１次巻線ａ８に電圧、電流が供給され、これ
が２次巻線ａりに誘起されて、第６図に点線で示すよう
（二、一方の主トランジスタ（１２＋にペース電流（Ｉ
ｂ）を供給する。この間、抵抗（ロ）を介して制御トラ
ンジスタ（至）へ流れるべきペース電流は、ダイオード
０υを介してトランジスタ（２０に流れるので、制御ト
ランジスタ器には流れず遮断状態を継続する。（Ｔ２）
時に至り、トランジスタ（イ）が遮断すると、その時点
ではトランジスタ（２ηも遮断状態にあるので、制御ト
ランジスタ（至）には抵抗ｏａを介してペース電流が供
給されて、変流器０４の１次巻線α咎が飽和し短絡状態
となる。すると、第６図におけるペース電流（Ｉｂ）は
第７図（ｄｌの（’１’、−’ｒ、）間のように逆流す
る。これにより、主トランジスタ０２の蓄積時間、遮断
特性は極めて早くなり、そのスイッチング特性は理想的
な状態にまで改善される。

（Ｔ、）に至り、主トランジスタα２の遮断が完了して
（Ｔｍ　　ＴＩ）期間に入ると、変流器（１４）ノｆ次
巻線Ｑ８１の短絡は継続される。このとき、第６図にお
けるコンデンサＱ７）の両端電圧（Ｖ　ｆ）が残留して
いるので、主トランジスタ０２０３は、第７図（ｇ）（
ｈ）の（’ｒｓ−工４）、（Ｔ６Ｔｚ）間のように、エ
ミッタ・ベース間が逆バイアス電圧によって保持される
。このことは、休止期間中の雑音電圧その他による不安
定動作を防止する上で非常に重要である。（ＴＩ）　を
二至り、他方のトランジスタ勾が動作すると、その後は
、（ＴＩ）時における一方のトランジスタ（ハ）の動作
開始後と全く同様に推移する。つぎの（’ｒ＋）時に至
ると、再び一方のトランジスタ（ホ）の動作が開始し、
以後前述の動作が繰返される。

第８図は、本発明の第２実施例を示す並列形（いわゆる
昇圧ブースタ型）回路で、この回路においても、主トラ
ンジスタα３Ｑ３のスイッチング動作は、第６図の第１
実施例の場合と全く同様に効果的に作動する。

第９図は、本発明の応用例の第３実施例を示すものであ
る。この例では、変流器Ｉに、さらに巻線（４４）　（
４９を設けて、主トランジスタｔｉ２　＜１３のコレク
タ電流の帰還を施こしである。この回路もまた、第６図
および第８図の場合同様、トランジスタＱ２＋　＜１３
＋の遮断時に変流器α（が短絡さｈているので、応用可
能であることを示している。さらに、この第９図におい
ては、制御回路（ハ）による変流器Ｉの２つの巻線（４
４（４９への制御方式において、第６図および第８図と
若干異なるが、その基本動−作は全く同様である。

さらに詳しくは、第１０図の（’ｒ、−’ｒ、　’）間
においては、トランジスタ＠を通じて、変流器α４に、
第１０図（Ｃ１のような電圧（Ｖｃ　ｔ　１　）が供給
され、（Ｔ、−Ｔ、）間においてトランジスタなりが導
通すると、トランジスタ翰と並列なダイオード０７）を
通じて変流器（１４）は短絡され、（Ｔ、−Ｔ、−’ｒ
、）間は、トランジスタＱ１）■が変流器Ｉの短絡を保
持する。（ＴＩ）に至り、トランジスタ罰が導通し、ト
ランジスタ（ハ）が遮断される。すると、トランジスタ
（２１）を通じて変流器α尋に第１０図（ｃ）のような
電圧（Ｖｃｔ、）が供給される。したがって、第７図の
特性と全く同様の動作を繰返す。

本発明は上述のように、少なくとも２個の主トランジス
タに、変流器の２次巻線を結合し、この変流器の１次巻
線を制御回路の交互に開閉する２個のトランジスタに結
合し、変流器を正負対称に利用できるため、コレクタ電
流の帰還や変流器の休止期間中の短絡など、トランジス
タのスイッチング動作を理想的に行なうための総べての
処置が可能となり、結果として、動作の安定、能率の向
上、高周波化、小型化が可能となるというすぐれた効果
を有するものである。

【図面の簡単な説明】

第１図は直列形スイッチングレギュレータの原理的電気
回路図、第２図は並列形スイッチングレギュレータの原
理的電気回路図、第３図は第１図の実用回路図、第４図
はさらに変成器を挿入した実用回路図、第５図は第４図
の各部の出力波形図、第６図は本発明によるスイッチン
グレギュレータの第１実施例を示す電気回路図、第７図
は第６図の各部の出力波形図、第８図は本発明の第２実
施例を示す電気回路図、第９図は本発明の第３実施例を
示す電気回路図、第１０図は第９図の各部の動作説明図
と出力波形図である。 α３Ｑ３・・・主トランジスタ、α４・・・変流器、α
つ・・・２次巻線、（１６＋・・・ダイオード、０η・
・・コンデンサ、錦・・・１次巻線、（ハ）・・・制御
回路、（ハ）＠（至）・・・トランジスタ、（至）・・
・平滑用リアクタ、Ｃ３１・・・平滑用コンデンサ、顛
・・・転流ダイオード。特詐出願人　　電設機器工業株式会社第　　１　　　図第２図フ第　　３　　図第４図第　　５　　図

Claims

【特許請求の範囲】

（１）　　スイッチング用主トランジスタ、平滑用リア
クタ、平滑用コンデンサおよび転流用ダイオードで主回
路を構成し、出力電圧を検出増幅した制御回路の出力で
前記主トランジスタを開閉制御するようにしたものにお
いて、前記スイッチング主トランジスタは、少なくとも
２個を互いに並列に接続し、前記制御回路は、休止期間
の一部が互いに一致し、かつ１８０度の位相差で交互に
パルスを出力する２個のトランジスタを具備し、前記主
トランジスタのペース・エミッタ間に、変流器の２次巻
線、ダイオード、コンデンサを挿入し、変流器の１次巻
線の両端に、前記制御回路の２個のトランジスタを結合
するとともに、この２個のトランジスタが共に遮断時に
短絡するスイッチング素子を結合してなることを特徴と
するスイッチングレギュレータ。
（２）主トランジスタは、負荷と直列に挿入した降圧チ
ッッパ型からなる特許請求の範囲第１項記載のスイッチ
ングレギュレータ。
（３）主トランジスタは負荷と並列に挿入した昇圧ブー
スタ型からなる特許請求の範囲第１項記載のスイッチン
グレギュレータ。