JPS5872797U - メモリ制御装置 - Google Patents

メモリ制御装置

Info

Publication number
JPS5872797U
JPS5872797U JP16701581U JP16701581U JPS5872797U JP S5872797 U JPS5872797 U JP S5872797U JP 16701581 U JP16701581 U JP 16701581U JP 16701581 U JP16701581 U JP 16701581U JP S5872797 U JPS5872797 U JP S5872797U
Authority
JP
Japan
Prior art keywords
memory
static
dynamic
cycle
dynamic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16701581U
Other languages
English (en)
Inventor
右近　仁嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16701581U priority Critical patent/JPS5872797U/ja
Publication of JPS5872797U publication Critical patent/JPS5872797U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、従来方式１、第２図は従来方式２のそれぞれ
ブロック図、第３図は本考案実施例のブロック図、第４
図はアクセス特性を考慮しない場合の５ｔａｔｉｃ　／
Ｄｙｎａｍｉｃ−ＭＳのアクセス状態タイムチャートを
示す図、第５図は本考案実施時、すなわちアクセス特性
を考慮した場合の５ｔａｔｉｃ　／Ｄｙｎａｍｉｃ−Ｍ
Ｓのアクセス状態タイムチャートの一例を示す図である
。７ 図において、１・・・・・・Ｕｎｉｔ部、３，４・・・
・・・主記憶部。

Claims (1)

    【実用新案登録請求の範囲】
  1. リフレッシュサイクルを要するダイナミック型メモリ素
    子を搭載したダイナミックメモリと、リフレッシュサイ
    クルを要しないスタテイク型メモリ素子を搭載したスタ
    テイクメモリが混在実装され、ダイナミックメモリのリ
    フレッシュサイクル中にスタテイクメモリへの並列アク
    セス可能なメモリ制御装置において、メモリサイクルを
    要求する複数ユニット各々のスタテイクメモリへのアク
    セス履歴を記憶する手段と、ダイナミックメモリがリフ
    レッシュサイクル中のユニットアクセス権の選択時に、
    上記記憶されているアクセス履歴を考慮して選択を行な
    う手段を有することを特徴とするメモリ制御装置。
JP16701581U 1981-11-11 1981-11-11 メモリ制御装置 Pending JPS5872797U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16701581U JPS5872797U (ja) 1981-11-11 1981-11-11 メモリ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16701581U JPS5872797U (ja) 1981-11-11 1981-11-11 メモリ制御装置

Publications (1)

Publication Number Publication Date
JPS5872797U true JPS5872797U (ja) 1983-05-17

Family

ID=29959138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16701581U Pending JPS5872797U (ja) 1981-11-11 1981-11-11 メモリ制御装置

Country Status (1)

Country Link
JP (1) JPS5872797U (ja)

Similar Documents

Publication Publication Date Title
JPS6034648U (ja) マイクロコンピユータにおけるメモリ・ページング・システム
JPS6034649U (ja) メモリ・アクセス・システム
JPS5872797U (ja) メモリ制御装置
JPS63107042U (ja)
JPS60155099U (ja) 記憶制御装置
JPH0273258U (ja)
JPS6324747U (ja)
JPS6030008U (ja) シ−ケンス制御装置
JPS62162760U (ja)
JPS60123051U (ja) 共有メモリの制御装置
JPH0280862U (ja)
JPS58155041U (ja) Ｂｕｓモニタ−装置
JPS60164252U (ja) データ処理装置
JPS60153349U (ja) コンピユ−タ装置
JPS6144974U (ja) 画像メモリ装置
JPS60166899U (ja) 記憶装置
JPS6353137U (ja)
JPS59108945U (ja) 伝送記録装置
JPS62121652U (ja)
JPH022750U (ja)
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路
JPS59155629U (ja) Ｇｐｉｂ型コントロ−ル回路
JPS60116539U (ja) デ−タ処理システム
JPS5874195U (ja) プログラムタイマ装置
JPS6244353U (ja)