JPS5873122A - 回路構造体の形成方法 - Google Patents

回路構造体の形成方法

Info

Publication number
JPS5873122A
JPS5873122A JP57135811A JP13581182A JPS5873122A JP S5873122 A JPS5873122 A JP S5873122A JP 57135811 A JP57135811 A JP 57135811A JP 13581182 A JP13581182 A JP 13581182A JP S5873122 A JPS5873122 A JP S5873122A
Authority
JP
Japan
Prior art keywords
pattern
resist
layer
radiation
microcircuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57135811A
Other languages
English (en)
Other versions
JPS6219054B2 (ja
Inventor
アレツク・ニゲル・ブロウア−ス
ロバ−ト・ベンジヤミン・ライボウイツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5873122A publication Critical patent/JPS5873122A/ja
Publication of JPS6219054B2 publication Critical patent/JPS6219054B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G03F7/0957—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer with sensitive layers on both sides of the substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2045—Electron beam lithography processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、サブミクロン寸法の電子回路構造体の形成方
法に係る。
先行技術 寸法の減少は典型的にはコストの低下反ひ性會シの向上
を達成するので、電子的装置、構成素子反び回路の物理
的寸法を出来る限り減少させることが有利である。超小
型電子的装置はりソグラフイ技術を用いて製造されそし
て犬、部分が相互接続されている。連続的工程に於て、
所望の多層集積型電子的構造体を形成するために、所望
の材料より成る複数の薄いパターン層が相互に重ねられ
る。
集積型電子回路次構成する各構成層は典型的には異なる
パターンを有している。構成層をパターン化するために
、レジスト層が用いられる。レジスト層それ自体が、始
めに所望のパターンの活性線のブメγ射線にさらされて
から露光領域(ポジティブ型レジスト)又は非露光領域
(ネガディプ型レジスト)のいずれかに於て現像される
(選択的に食刻される)ことによって、パターン化され
る。パターン化された構成層を形成する1つの方法(リ
フト・オフ方法)に於ては、パターン化されたレジスト
層は、構成層の付着中にマスクとし゛て働く。
他の方法にY・ては、パターン化されたレジスト層は、
先に付着された下の構成層をパターン化するための食刻
マスクとして働く。いずれの方法に於ても、パターン化
されたレジスト層は通常、表面上に次の構成層がもう1
つのレジスト層を用いて形成される前に除去されねばな
らない。
この方法の特徴は、各露光パターンを先に形成された構
成層のパターンと再整合する必要があることである。連
続的なパターン露光の閂には、多層構造体を露光装置か
ら取出す必要がある々1理工程(例えば、レジスト層の
現像、レジストの除去、レジストの付着、構成層の食刻
等)が行われるので、個々のレジスト層(始めの層を除
く)ヲパターン状に露光する前に、多層構造体が再整合
される必要がある。その再整合は典型的には、各−光パ
ターンを多層構造体−Fの整合マークに関して整合させ
ることによって行われる。それらの再整合の精度は、能
動装置が幾つかの連続的な構成層により形成されている
場合に、特に厳密さを要求される。小さな誤った整合で
も、装置の特性に影響を与え得る。この問題は、能動装
置の物理的寸法が減少されるに従って、より大きくなる
。
極めて小さい多層装置の製造に於ては、層の厚さに関し
て矛盾した条件が要求される結果、もう1つの問題が生
じる。パターン化された構成層は層材料が存在していな
い領域のパターンである。
従って、その表面は極めて不均一である。利殖さ/ れるべき次の層(パターン化されていない構成層又はレ
ジスト層)も実質的に平旧な表面を有する様に形成され
るべき□である。これは、次の層が比較的厚い場合には
、より良い結果となる。しかしながら、次の層に於ける
パターン解像度は典型的には、層の厚さが増すに従って
低下する。従って、解像度の点では、より9々い層が必
要とされ、平坦な表面が61まれる場合には、より厚い
層が必要とされる。
それらの表面形態に関する条件は、整合に関する条件と
ともに、多層装置構造体の寸法が減少さ゛れ得る程J1
1″を著しく制限している。分離された線の構造体が8
0人の細い線幅で形成され(A、N。
Broers等による29 Appl、Phys、Le
tt、 596(1976)参照)そして単一層の密な
ノくターン(等しい線幅7(びスペースを有する)が1
50大の細い線幅で形成されているが(A’、、 N、
 Broers等による”250^ Linewidt
hs with PMMAElectron  Re5
ist”、 33  Appl、Phys、Lett。
392(1978)参照)、動作し得る多層装置は約1
500^ の最小線幅でしか形成されていない。
この相違は主として、多層装置構造体が従来のリオグラ
フイ方法を用いて1度に1層宛形成される場合に遭遇す
る、上記のもう1つの問題によるものである。超薄型の
基板の使用及び汚染レジスト(contaminati
on  resist )の使用の如き、単一層構造体
の解像Fを増すために極めて有用であった技術は、通常
の多層リン・グラフィ方法に衿て用いられる様には容易
に拡張され得ない。超薄型の基板は極めてもろ(、従っ
て超薄型(膜)の基板を用いたすべての多層方法に於て
は、歩領りの問題が生じることが予想され得る。汚染レ
ジストの除去(その様なレジストが通常の多層方法に於
て用いられる場合に必要とされる処理工程)は、実用的
な処理工程としては未だ開発されていない。
多層装置構造体が単一層のためのりソグラフイを用いて
達成された場合と同一の線幅、即ち80^乃至150ス
又は・それ以下の線幅で形成され得るならば、装置の製
造に於て大きな進歩が達成される。その寸法の領域に於
ては、装置の寸法が、個々の材料の粒子の寸法に近づき
、又量子力学的トンネリング及び電子の散乱の如き物理
的方法に含まれる距離に近づく。従って、当技術分野に
於て全く新しい装置が得られる。
本発明の要旨 本発明の方法は、中間的再整合を何ら必要とせず、又表
面の平坦性の達成を含む中間層の付着を何ら必要とせず
に、極めて小さい多層超小型回路構造体を形成するだめ
の両側リングラフィを達成する。基板を露光装置から中
間的に取出すことなく、超小型回路パターンが露光装置
により薄い基板の両側に限定され、一方の側の超小型回
路パターンはその側に入射したパターン化のだめの放射
線により限定され、他方の側の超小型回路パターンは上
記の薄い基板を貫通したパターン化のだめの放射線によ
り限定される。
1実施例に於ては、同一の放射線パターンが薄い基板の
両側に同時に超小型回路パターンを限定する。他の実施
例に於ては、各側に各々の超小型回路パターンを限定す
るために異なるノfir射僚パターンが用いられる。後
者の場合、テ;・い基板の両側が同一の放射線パターン
に対して同時に感応しなくてもよい。これは、2つの放
射純パターンの特性を異ならせることにより又は1度に
基板の片側だけをパターン化のだめの1p、射線に対し
て感応させることにより行われる。好ましいパターン化
のための放射線は電子ビーム放射線であり、超小型回路
パターンを限定する好ましい方法は汚染レジストを用い
る方法である。1度に薄い基板の片側だけに電子ビーム
により行われる汚染レジストの制御された付着は、汚染
材料を1.1更に基板の片側だけに供給することによっ
て行われる。
本発明の好実施例 薄い支持膜即ち基板の反対側にリソグラフィ・パターン
を限定するために、パターン化のだめの放射線が薄い材
料層を貫通し得ることを利用して、自己整合されたパタ
ーン層を有する極めて小さい多層超小型回路構造体を形
成し得ることが解った。
好ましくは、支持膜即ち基板が、その両側に配置された
リソグラフィ・パターン層により形成された能動装置の
中心層となる。
本発明の方法の実施に於て用いられ得る薄い支持膜即ち
“窓″状基板については、例えば米国特許第39718
60号の明細書、Proc、 N1nthInt、 C
ong、 k5n Elect′ron Micros
copy。
Toronto、第3巻、第343頁乃至第654頁(
t、978年)に於げるA、 N、 Bro、erl等
による”High Re5olution Elect
ron BeamFabrication Using
 STEM’と題する文献、及び44 Amer、 I
n5t、 Phys、 Proc、 289 (197
8年)に於けるA、 N、 Broers等による”H
ighgesolution Electron Be
am Lithographyand Applica
tions to Superconductiqgl
)evices” と題する文献に記載されており、そ
れらはすべて本明細書に引用されている。窓状基板は、
例えば、シリコン・ウエノ・を薄膜で被覆してから、そ
のM喚の嗅で覆われた窓が残される様にシリコンを選択
的に食刻することによって形成される。好ましい膜は2
00乃至2000Åの厚さを有する窒化シリコン又は酸
化シリコンより成る。
第11図に於て、支持膜即ち基板10の−L側に超小型
回路層12が被覆され、下側に超小型回路層14が被覆
される。支持膜即ち基板10並びに層12及び14の材
料は(かなりの程度に厚さもλ最終的な装置構造体に望
まれる材料及び厚さに従って選択される。層12上にレ
ジスト層16が付着され、層14 、I−(物理的には
1層14の下)にもう1つのレジスト層18が付着され
る。次に、この構造体全体が、この場合には単一のビー
□ム21により表わされている活性線の放射線の所望の
パターン20で照射される。当業者に明らかな如く、放
射線のパターンは、マスク(投影型、接触型、又は近接
型)を用いることによって又は微細なビーム(マスク走
査又はベクトル定食)で書込むことによって形成され得
る。一般的には、放射線は、電子ビーム或はイオン・ビ
ームのhqき任意の型のが1子ビーム、又は可視光、紫
外光或はX線放射線のl(0き任意の型の電磁放射線で
あり得る。
If射録パターン20は多層構造体を貫通して、レジス
ト層16中に対応するパターン22を露光し、レジスト
層18中に対応するパターン24を露光する。実際には
、レジスト層16及び18の間には成る程度の散乱及び
用語の相違を生じることが予想され、従ってそれらの露
光されたパターン22文び24は実際のこの種の多層構
造体に於て全く同一であると考えるべきではない。しか
しながら、説明のために、パターン22反び24は実質
的に同一である様に示されている。
説明のため、レジスト層16及び18は放射線パターン
の少くとも1つの放射線構成要素に対して感応するが、
レジスト層16はネガティブ型そ(7てレジスト層18
はボレテイブ型であるものと仮定する。レジスト層16
及び18の現像後(必ずしも同一・の現像液中でなくて
もよ(、又必ずしも同時でなくてもよい)、第1.2図
に示されている構造体が得られる。レジスト層16は、
レジスト・パターン26を形成するために照射されたパ
ターン22の領域を除くすべての領域に於て除去されて
おり、レジスト層18はレジスト・パターン26に対し
て実質的に相補的であるレジスト・パターン28.を形
成するために照射されたパターン22の領域に於てだげ
除去されて(・る。
次に、この構造体が食刻されて、層12及び14がそれ
らを被覆しているレジスト層により保護されていないす
べての領域に於て除去される。両側が同時に食刻される
必要はなく、又両側が同様にして食刻される必要もない
。好ましい食刻方法はイオン・ビームを用いた方法であ
る。両側を食刻した結果、第1.3図に示されている構
造体が11+もれる。超小型同格パターン3oはレジス
ト・パターン26に対応i−て形成されており、もう1
つの超小型回路パターン32はレジスト・パターン28
に対応して形成されている。超小型回路パターン30及
び32は実質的に相補的である。それから、レジスト層
が適当な溶剤で完全に除去されて、第14図に示されて
いる装置構造体が得られる。実質的に相補的である2つ
の超小型回路パターン30及び62が中間層即ち基板1
0の両側に形成されていることに注目されたい。これは
、電界効果型トランジスタの如き成る種の超小型回路装
置のだめの幾何学的構造である。両方の超小型回路パタ
ーンは、中間的再整合を何ら必要とせずに同一の放射線
源(実際には同一の放射線パターン)により限定されて
いる。論理的には、所望ならば、後続の工程に於て片側
又は両側に更に超小型10回路層が加えられ得る。実際
には、当技術分野に於て今日入手し得る薄い膜の基板は
比較的もろく、従ってより丈夫な膜の基板が開発される
迄は更に両側にリソグラフィを用いることは非実際的で
あり得る。更にリソグラフィイが必要でない場合i/(
は、それらのレジスト層・は除去される必要がないこと
は明らかである。
第2図は、レジスト層16及び18が両方ともネガティ
ブ型であった場合に生じる最終的構造体を示している。
この場合の超小型回路パターン34及び36は実質的に
同一であり、自動的に相互に自己整合されている。トン
ネル接合装置のhrlき、成る種の超小型回路装置構造
体も、この幾何学的構造を有している。
第3図は、始めに第1.1図に示された多層構造体に入
射しそして貫通する放射線パターン40を生ぜしめるだ
めにマスク38火用いた場合を示している。マスク38
は、多層構造体に接触して、或は近接して(近接型マス
ク)、又は遠く静隔されて(投影型マスク)配置され得
る。マスクと多層構造体とが遠く離隔して配置された場
合に(は、マスクを多層構造体−Eに結像させるだめに
、マスクと多層構造体との間に1つ又はそれ以Iユのレ
ンズ素子が挿入され得る。第3図に示されている如く、
放射線源41かも放出されたI々射−のエネルギ特性を
変えるために、フィルタ69が薄膜多層構造体と放射線
源41との間に挿入され得る。これは、例えば、他のレ
ジスト層がパターン化されている間、生じた放射線が成
るレジスト層に影響を与えることを選択的に防ぐために
用いられ得る。
又は、匍J?FIl+−ド線46を経て源41のエネル
ギ特性夕直接制御することも可能である。それらのリー
ド線は、例えば、電磁エネルギ放射体の温度(従って、
発光スペクトル)又は帯電粒子ビームの場合には加速電
圧を制御し得る。
第4図は、汚染レジYトを用いた両側リソグラフィのだ
めの装置を概略的に示している。薄い喚50がシリコン
支持体54中の食刻された窓52ヲ覆っている。その様
な構造体の形成については、例えば、先に引用された文
献に記載されている。
この1kK II状基板は、電子ビーム58がその情に
ぶつかる峰な位置に於て電子ビーム・チェンバ56内に
味着されている。上記膜の上方のチェノごく空間60は
、任意の簡便な方法により膜の下方のチェンバ空間62
から分離されている。図に於ては、上部と下部とが、窓
状基板それ自体により分離されている。実際には、別個
の仕切り手段が用いられる様に、ぺ状基板は図示された
ものよりも1月当に小さいことを坤解されたい。
上部チェンバ空間60と下部チェンバ空f662とはチ
ェンバ56内で連結されていないが、別個の排気口64
叉び66がチェンバ空間60文び62と連結している。
チェンバが排気される閂、嘆50を損傷しない様に、空
間60反ひ62中の圧力は等しくなければならない。両
方のチェンノく空間中の圧力を等しくするだめに、排気
される間、バルブ68(l−1:開放されている。電子
ビーム・チェンバ56全体を排気するために真空ポンプ
70.72反び74が用いられる。排気される空間はす
べて連結されている(少くとも〕(ルブ68が開放され
ている間は)ので、1つ又は2つの真空ポンプを用いて
もよいことは明らかである。
炭化水素を含む蒸気(carbonaceous va
por)78の第1の源76はバルブ80を経て上部チ
ェンバ空間60と連結している。炭化水素を含む蒸気8
4の第2の源82はバルブ86を経て下部チェンバ空間
62と連結している。嗅50を加熱するために加熱素子
88及び反射器90が配置されている。
両側11ソグラフイは第4図に示されて(・る装置を用
いて次の様に(〜て行われる。始めに、上部及び下部チ
ェンバ空間が排気される。最適には、汚染物ケ蒸発させ
るために、膜が加熱され得る。それから、炭化水素を含
む蒸気が暎の片側に供給される。第4図に於ては、蒸気
が−E部チェンバ空間だけに供給されている。圧力を等
しくする必要がない場合には、バルブ68は閉鎖され得
る。真空ポンプが動作している場合には、バルブ68は
圧力を等しくするために開放されている必要がある。
いずれにしてイ1、蒸気は膜の他の側には供給されず又
は他の側に達しない様にされる。蒸気が膜の一方の側に
供給されるとき、電子ビーム58は一方のパターンを書
込む。電子ビームが膜にぶつかる領域に於て、炭化水素
を含む材料が蒸気から付着して、甜ゆる汚染レジスト・
パターンを形成する。嗅50は極めて薄いので、電子ビ
ームは最小の散乱しか生じずに膜を貫通する。膜の他方
の側には蒸気が存在していないので、他方の側には汚染
レジスト・パターンは形成されない。
一方の汚染レジスト・パターンが完成された後、」−記
課程が暎の他方の側に於て反、、= 、、%−jtて、
4・51つの汚染レジスト・パターンが形成される。L
記一方のレジスト・パターンが形成さ机た側の蒸気が除
かれる。これは、膜を幾分加熱して真空ポンプ装置によ
って行われ得る。又、単に関連するバルブを用いて蒸気
の供給をターン・オフさせてから、その側の蒸気をすべ
て使用又は付着してI〜まり様に充分な時間の間、喫の
不要領域に電子ビームを方向づけることによって残留蒸
気を空にすることも可能で、f;)る。一方のパターン
の男゛込が行われた側から蒸気が除去されそして他方の
側に蒸気が供給された後、もう1つのパターンが電子ビ
ームによって書込まれる。このときには、炭化水素を含
む材料は、一方の側でなく、他方の側((付着して、他
方の側のみにもう1つの汚染レジス]・・パターンが選
択的に形成される。
第51図乃至第54図は、この方法に於ける種々の時点
の膜を断面図により示している。それらの図に於ては、
第1.1図乃至第14図の場合と同様に後に食刻される
様に、暎50の−1−側に超小型[r′ll冠層92が
被覆されそして下側に超小型回路層94が被覆される。
一方の電子ビーム・パターンが照射される間、蒸気を−
F側だけに供給することにより、一方の汚染レジスト・
パターン96が付着される(第51図)。次に、他方の
電子ビーム・パターンが照’J寸される間、蒸気を下側
だけに供給することにより、他方の汚染レジスト・バタ
ー。
798が付着される(第52図)。次に、汚染レジスト
により保護されている領域以外のすべての領域に於て層
92及び94が除去される様に、両側が食刻される(第
5,6図)。汚染レジストを除去するだめの実際的技術
が開発された場合には、所望ならば、汚染レジストが除
去されて、第54図に示されている構造体が形成される
。
L側流ひ下側のパターンの限定は相互に依存せず全く自
由に行われ(それらが同−又は相補的である必要がない
)そして一方のツクターン及び他方のパターンを冒定す
る工程の間に暎が真空チェンバから取出されないために
嗅の中間的再整合が不要であることに注目されたい。所
望ならば、両側に蒸気を同時に供給することによって、
同’+M 7.r又は同一の汚染レジスト・パターン(
同一の側から見て)が同時に書込まれ得ることが明らか
である。
これは第6.1図に示されている。形成された最終的超
小型回路構造体(汚染レジストを除去した後)が第62
図に示されている。
以上に於て、本発明の方法を幾つかの実施例について述
べたが、それらは本発明の要旨及び範囲を挽脱すること
なく変更され得ることは明らかである。例えば、両側の
露光中に源の放射線の特性が異っていてもよい。フィル
タを用いることにより又は源それ自体のエネルギ制御パ
ラメータを変えることによりエネルギ特性に相違を生せ
しめる他に、両側を露光するために異なる型の放射線を
用いることが論理的に可能である。例えば、−力の側に
汚染レジストが電子ビームで付着されそして他方の側に
レジスト・パターンが光学的に露光され得る。又、超小
型回路パターンの一方又は両方が、除去的食刻方法でな
(リフト・オフ方法を用いて、レジスト・パターンから
形成され得る。
リフト・オフ方法が用いられる場合には、支持嘆に隣接
する層は超小型回路層でなくレジスト層である。レジス
ト層中にレリーフ・パターンが形成された後、超小型回
路層がレジスト・パターン−Fに付着され、レジストに
の超小型回路層の一部をリフト・オフさせる様にレジス
ト・パターンが溶解される。この様にして、レジスト層
は超小型回路層中に相補的パターンを生ぜしめる。上部
パターン及び下部パターンを限定する工程の間に於て、
リングラフィを施される被処理体の中間的再整合を何ら
必要とせずに、両側リングラフィが行われ叫る点に於て
も、他の変更が行われ得ることは明らかである。本発明
の方法に従って、一般的には、gp4基板の一方の側に
入射した放射線でその側に一方の超小型回路パターンが
限定され、そして上14ピ基板の中間的再整合を必要と
せずに、上記基板ケ貫通した放射線で他方の側に他方の
超小型回路パターンが限定される、両面リソグラフィが
達成される。
【図面の簡単な説明】
第1.1図乃至第1.4図は、1つの放射線パターンと
一方がポジティブ型レジストでありそして他方がネガテ
ィブ型レジストである2つのレジスト層とを用いている
、本発明の方法による両側リングラフィを段階的に示す
図、第2図は両方のレジスト層がネガティブ型レジスト
である場合に得られた異なる結果を示す図、第3図は露
光のだめの放射線パターンを形成するためにマスクを使
用した場合を示す図、第4図は汚染レジストを用いた両
側リソグラフィを実施するための装置を概略的に示す図
、第5.1図乃至第5,4図は、2つの異なる電子ビー
ム・パターンを用いそして2つの異なる汚染レジスト・
パターンを用いている、本発明の方法による両側リソグ
ラフィを段階的に示す図、第6.1図乃至第6.2図は
汚染レジスl用いているもう1つの型の両側リングラフ
ィを示す図である。 10・・・・支持嗅即ち基板、12.14.92.94
・・・・超小型回路層、16.18・・・・レジスト層
、20.40・・・・放射線パターン、21・・・・単
一のビーム、26.28・・・・レジスト・パターン、
60.62.34.66・・・・超小型回路パターン、
68・・・・マスク、39・・・・フィルタ、43・・
・・制御リード線、50・・・・薄い膜、52・・・・
窓、54・・・・シリコン支持体、56・・・・電子ビ
ーム・チェンバ、58・・・・電子ビーム、60.62
・・・・上部及び下部チェンバ空間、78.84・・・
・炭化水素を含む蒸気、88・・、・・加熱素子、90
・・・・反射器、96.9B・・・・汚染レジスト・パ
ターン。 出 願人 インターナ7ョナル・ビン木ス・マシー/ズ
・コーポレーンヨン代理人 弁理士  岡   1) 
 次   生(外1名)

Claims (1)

  1. 【特許請求の範囲】 薄膜基板の一方の側に放射線で所望の第1の回路バター
    /を画成し、 上記一方の側に入射し上記薄情基板を貫通する放射線で
    −F記に膜基板の他方の側に所望の第2の回路パターン
    を画成することを含む 回路構造体の形成方法。
JP57135811A 1981-10-16 1982-08-05 回路構造体の形成方法 Granted JPS5873122A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/311,831 US4557995A (en) 1981-10-16 1981-10-16 Method of making submicron circuit structures
US311831 1981-10-16

Publications (2)

Publication Number Publication Date
JPS5873122A true JPS5873122A (ja) 1983-05-02
JPS6219054B2 JPS6219054B2 (ja) 1987-04-25

Family

ID=23208689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57135811A Granted JPS5873122A (ja) 1981-10-16 1982-08-05 回路構造体の形成方法

Country Status (5)

Country Link
US (1) US4557995A (ja)
EP (1) EP0077445B1 (ja)
JP (1) JPS5873122A (ja)
CA (1) CA1204882A (ja)
DE (1) DE3278837D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064517A (ja) * 2003-08-12 2005-03-10 Stmicroelectronics Sa 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法
JP2009545002A (ja) * 2007-03-30 2009-12-17 エルジー・ケム・リミテッド マイクロパターンが形成されたフィルムの製造方法及びこれにより製造されたフィルム
JP2012187891A (ja) * 2011-03-14 2012-10-04 Seiko Epson Corp 液体噴射ヘッドの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775945A (en) * 1985-12-11 1988-10-04 International Business Machines Corporation Print head motor control system with automatic drive parameter calculations
GB8714177D0 (en) * 1987-06-17 1987-07-22 Grace W R Ltd Printing plate manufacture
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
EP0318037A3 (en) * 1987-11-27 1990-07-25 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
US5040020A (en) * 1988-03-31 1991-08-13 Cornell Research Foundation, Inc. Self-aligned, high resolution resonant dielectric lithography
US4898804A (en) * 1988-03-31 1990-02-06 Cornell Research Foundation Self-aligned, high resolution resonant dielectric lithography
EP0361460A3 (en) * 1988-09-29 1990-08-01 Sony Corporation A method for forming a pattern
US5298988A (en) * 1992-06-02 1994-03-29 Massachusetts Institute Of Technology Technique for aligning features on opposite surfaces of a substrate
US5452166A (en) * 1993-10-01 1995-09-19 Applied Magnetics Corporation Thin film magnetic recording head for minimizing undershoots and a method for manufacturing the same
US6034752A (en) * 1997-03-22 2000-03-07 Kent Displays Incorporated Display device reflecting visible and infrared radiation
JP4211782B2 (ja) * 2003-11-25 2009-01-21 株式会社村田製作所 厚膜パターンの形成方法、電子部品の製造方法
WO2006076036A2 (en) * 2004-05-25 2006-07-20 The Trustees Of The University Of Pennsylvania Nanostructure assemblies, methods and devices thereof
US20060066803A1 (en) * 2004-09-30 2006-03-30 Aylward Peter T Substrate free flexible liquid crystal displays
WO2006119252A2 (en) * 2005-04-29 2006-11-09 University Of Rochester Ultrathin nanoscale membranes, methods of making, and uses thereof
EP1874443A4 (en) 2005-04-29 2009-09-16 Univ Rochester ULTRA-THAN POROUS NANOSCAL MEMBRANES, MANUFACTURING METHOD AND USES THEREOF
WO2007106868A2 (en) * 2006-03-14 2007-09-20 University Of Rochester Cell culture devices having ultrathin porous membrane and uses thereof
FR2921751B1 (fr) * 2007-10-02 2009-12-18 St Microelectronics Crolles 2 Procede de realisation de dispositif semi-conducteur a architecture asymetrique
WO2020050726A1 (en) * 2018-09-06 2020-03-12 Callaghan Innovation Apparatus for and method of manufacturing an article using photolithography and a photoresist

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1095665B (de) * 1959-01-12 1960-12-22 Hans Hoerner Verfahren zur fotomechanischen Herstellung von Hochdruckformen aus mehreren Kunststoffschichten
US3264105A (en) * 1962-05-31 1966-08-02 Western Electric Co Method of using a master art drawing to produce a two-sided printed circuit board
US3313626A (en) * 1962-08-01 1967-04-11 Russeli H Whitney Process of making a lithographic printing plate
DE2115823C3 (de) * 1971-04-01 1975-09-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von Mikrostrukturen auf einer Halbleiterscheibe
US3971860A (en) * 1973-05-07 1976-07-27 International Business Machines Corporation Method for making device for high resolution electron beam fabrication
US3964908A (en) * 1975-09-22 1976-06-22 International Business Machines Corporation Positive resists containing dimethylglutarimide units
FR2470393A1 (fr) * 1979-11-19 1981-05-29 Labo Electronique Physique Procede de realisation d'une structure planaire a grande frequence spatiale et de grande longueur
US4371598A (en) * 1981-07-06 1983-02-01 Motorola, Inc. Method for fabricating aligned patterns on the opposed surfaces of a transparent substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064517A (ja) * 2003-08-12 2005-03-10 Stmicroelectronics Sa 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法
JP2009545002A (ja) * 2007-03-30 2009-12-17 エルジー・ケム・リミテッド マイクロパターンが形成されたフィルムの製造方法及びこれにより製造されたフィルム
JP2012187891A (ja) * 2011-03-14 2012-10-04 Seiko Epson Corp 液体噴射ヘッドの製造方法

Also Published As

Publication number Publication date
CA1204882A (en) 1986-05-20
EP0077445A2 (en) 1983-04-27
US4557995A (en) 1985-12-10
EP0077445B1 (en) 1988-07-27
DE3278837D1 (en) 1988-09-01
EP0077445A3 (en) 1986-05-07
JPS6219054B2 (ja) 1987-04-25

Similar Documents

Publication Publication Date Title
EP0077445B1 (en) A method of forming an electronic circuit structure
KR100890665B1 (ko) 이중층 레티클 블랭크 및 이것의 제조방법
US6589354B2 (en) Method and apparatus for in-situ lithography mask cleaning
KR20050032581A (ko) 갭 결함을 가진 리소그라픽 템플릿을 형성하고 수리하는방법
US7041436B2 (en) Method for the manufacture of micro structures
JPH0142134B2 (ja)
US6110624A (en) Multiple polarity mask exposure method
JPS59227122A (ja) 電子リソグラフイ−マスクの製造方法及びその装置
US4122335A (en) Method and apparatus for mask to wafer gap control in X-ray lithography
JPS5819127B2 (ja) 微細パタ−ン形成方法
US7316872B2 (en) Etching bias reduction
US6645707B2 (en) Device manufacturing method
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
JPS62106456A (ja) 半導体装置の製造方法
JPS6354722A (ja) フオトリソグラフイ用ワ−キングマスクの製造方法
JPS5934632A (ja) X線マスクの製造方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPH05303210A (ja) パターン形成方法
JPH03235947A (ja) 位相シフト層を有するフォトマスクおよびその製造方法
JPH0210361A (ja) 分解能の高いパターン線画を得る方法
JPH0582421A (ja) 等倍転写用x線マスクの製造方法
JPH0344915A (ja) X線露光用マスクの製造方法
JPS59172727A (ja) 微細幅の厚膜パタ−ンの形成方法
JPH0330313A (ja) 微細パターン形成方法
JPS61154032A (ja) X線露光方法