JPS5873207A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5873207A JPS5873207A JP17223881A JP17223881A JPS5873207A JP S5873207 A JPS5873207 A JP S5873207A JP 17223881 A JP17223881 A JP 17223881A JP 17223881 A JP17223881 A JP 17223881A JP S5873207 A JPS5873207 A JP S5873207A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- current flowing
- field effect
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 34
- 230000005669 field effect Effects 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 2
- 241000345998 Calamus manan Species 0.000 claims 1
- 235000012950 rattan cane Nutrition 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract description 10
- 238000013459 approach Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型電界効果トランジスタを使用した発振回
路に関するものである。
路に関するものである。
従来、相補型電界効果トランジスタを使用した発振回路
は、第１図の回路図に示すような回路構成になっている
。この発振回路は、相補型構成であるので低電流の特性
を示しているが、その発振レベルが大きな場合には人、
出力共に電源電圧近くまで振幅が振れるため、発振を維
持する以上の電力が発振回路で消費されることになる。
は、第１図の回路図に示すような回路構成になっている
。この発振回路は、相補型構成であるので低電流の特性
を示しているが、その発振レベルが大きな場合には人、
出力共に電源電圧近くまで振幅が振れるため、発振を維
持する以上の電力が発振回路で消費されることになる。
一方、最近は電子回路の低消費電力化の要求が厳しく、
半導体集積回路装置においても、特に消費電力の比率の
大きい発振回路の低消費電力化への改善が要求されてい
る。
半導体集積回路装置においても、特に消費電力の比率の
大きい発振回路の低消費電力化への改善が要求されてい
る。
本発明の目的は、このような低消費電力化の要求を満し
た発振回路を提供することにある。
た発振回路を提供することにある。
本発明の発振回路祉、第１の相補型電界効果トランジス
タ対の入力端と出方端との間を、Ｒ１１抵抗と１８００
移相回路との並列回路で接続し、前記第１の電界効果ト
ランジスタ対の出方端と出方回路となるｊｌｌｚの相補
型電界効果トランジスタ対の入力端とを接続して構成さ
れる発振回路において、前記第１の電界効果トランジス
タ対の各ソーストこれらトランジスタへの電源供給端部
との間に挿入されて前記第２の電界効果トランジスタ対
の各トランジスタに流れる電流により制御されるＩＩＩ
の電流制御手段と、前記第２の電界効果トランジスタ対
の各ソースとこれらトランジスタへの電源供給端部との
間に挿入されて前記第１の電界効果トランジスタ対のト
ランジスタに流れる電流にょ多制御される第２の電流制
御手段とを備えることを特徴とするものである。
タ対の入力端と出方端との間を、Ｒ１１抵抗と１８００
移相回路との並列回路で接続し、前記第１の電界効果ト
ランジスタ対の出方端と出方回路となるｊｌｌｚの相補
型電界効果トランジスタ対の入力端とを接続して構成さ
れる発振回路において、前記第１の電界効果トランジス
タ対の各ソーストこれらトランジスタへの電源供給端部
との間に挿入されて前記第２の電界効果トランジスタ対
の各トランジスタに流れる電流により制御されるＩＩＩ
の電流制御手段と、前記第２の電界効果トランジスタ対
の各ソースとこれらトランジスタへの電源供給端部との
間に挿入されて前記第１の電界効果トランジスタ対のト
ランジスタに流れる電流にょ多制御される第２の電流制
御手段とを備えることを特徴とするものである。
本発明によれば、発振回路に用いられるトランジスタの
片方のチャンネルを流れる電流によって次段である波形
整形回路の同一チャンネル型のトランジスタを流れる電
流を制御すると共に、その波形整形回路を流れる電流に
よって前記発振囲路の同一チャンネル型のトランジスタ
を流れる電流を制御することにょシ、発振状ＩＩにおい
て発振回路と波形整形回路の同一チャンネルを流れる電
流の変化が逆になるので、発振回路の出方波形の大きさ
に従って発振回路の出方電流を制御することができ低消
費電力の囲路が得られる。
片方のチャンネルを流れる電流によって次段である波形
整形回路の同一チャンネル型のトランジスタを流れる電
流を制御すると共に、その波形整形回路を流れる電流に
よって前記発振囲路の同一チャンネル型のトランジスタ
を流れる電流を制御することにょシ、発振状ＩＩにおい
て発振回路と波形整形回路の同一チャンネルを流れる電
流の変化が逆になるので、発振回路の出方波形の大きさ
に従って発振回路の出方電流を制御することができ低消
費電力の囲路が得られる。
以下図面によシ本発明の詳細な説明する。
第１図は従来の発振回路の回路図である。入力端子１に
Ｐ型電界効果トランジスタ（以下、Ｐ−ＭＯＢという）
３のゲートおよびＮ型電界効果トランジスタ（以下Ｎ−
ＭＯ８という）４のゲートを接続すると共に、水晶振動
子などｉｇｏ’位相回路５の出力端を接続する。また、
出方端子２はこれＧ：、Ｐ−ＭＯＢ３の）’しく ン、
！：Ｎ−ＭＯ８４（Ｄ）”レインと、１８０＠位相回路
５０入カ端と、波形整形回路６０入力端（電界効果トラ
ンジスタのゲート）とに接続され、Ｐ−ＭＯＢ３のソー
ス、Ｎ−ＭＯＢ４のソース祉それぞれ正電源（＋ＶＩ）
Ｄ）、負電源（Ｖｓｇ） に接続される。なお、抵抗
１９は入出力端子１，２閏の帰還抵抗となっている。こ
の回路は前述のとおシ、大振幅動作時の電力消費を低く
抑えることが難しかり九。
Ｐ型電界効果トランジスタ（以下、Ｐ−ＭＯＢという）
３のゲートおよびＮ型電界効果トランジスタ（以下Ｎ−
ＭＯ８という）４のゲートを接続すると共に、水晶振動
子などｉｇｏ’位相回路５の出力端を接続する。また、
出方端子２はこれＧ：、Ｐ−ＭＯＢ３の）’しく ン、
！：Ｎ−ＭＯ８４（Ｄ）”レインと、１８０＠位相回路
５０入カ端と、波形整形回路６０入力端（電界効果トラ
ンジスタのゲート）とに接続され、Ｐ−ＭＯＢ３のソー
ス、Ｎ−ＭＯＢ４のソース祉それぞれ正電源（＋ＶＩ）
Ｄ）、負電源（Ｖｓｇ） に接続される。なお、抵抗
１９は入出力端子１，２閏の帰還抵抗となっている。こ
の回路は前述のとおシ、大振幅動作時の電力消費を低く
抑えることが難しかり九。
第２図は本発明の実ｔｉｓｎｏ回路図である。この実施
例は・入力端子１に接続されたＰ−ＭＯＢ３の代シにＰ
−ＭＯＢ １１ 、 Ｐ−ＭＯＢ ９ 、 Ｐ−ＭＯＢ
７のソース、ドレインを接続してつみ重ね・Ｎ −Ｍ
ＯＢ４の代）にＮ −ＭＯＢ １３ 、 Ｎ−ＭＯＢ
１５ 、 Ｎ−ＭＯＳｉ７のソース、ドレインを接続し
てつみ重ねた構成とし、波形整形回路６のＰ −Ｍ ０
８の代シにＰ−ＭＯＢ １２．Ｐ−ＭＯＢ１０．Ｐ−Ｍ
Ｏ８ｇ のソース１ ドレインを接続してつみ重ね、そ
の波形整形回路６ＯＮ−ＭＯ８０代カにＮ−ＭＯＢ １
４ 、 Ｎ −ＭＯＳｉ２、Ｎ−ＭＯＢ１８のソース、
ドレインを接続してつみ重ねた構成としている。＆お、
Ｐ−ＭＯＢ７゜８のゲート祉Ｐ−ＭＯ８ｍのソースに、
Ｐ−ＭＯＢ９゜１０のゲートはＰ−ＭＯＳｉ２のソース
に接続し、Ｎ−ＭＯＳｉ７，１８のゲートはＮ−Ｍ０８
１５Ｏソースに、Ｎ−ＭＯＢ１５，１６０ゲート紘Ｎ−
ＭＯ８１４のソースにそれぞれ接続している＠ この回路の動作は以下のとお夛である・発振の一状態と
して、Ｐ−ＭＯＢ１１が導通状態となシ、Ｐ−ＭＯＢ７
、Ｐ−ＭＯＢ９に電流が流れた場合、出力端子２の電位
がハイレベルに近づくためにＰ−ＭＯＳｉ２が非導通状
態に近づき、Ｐ−ＭＯ８８、Ｐ−ＭＯ８ＩＯに流れる電
流が小さくなる。Ｐ−ＭＯＢ７とＰ−ＭＯ８８およびＰ
−ＭＯＢ１０とＰ−ＭＯＢ ９ はカレントミラー構
成で正帰還がかかるようになっているので、Ｐ−ＭＯＢ
７およびＰ −ＭＯ８ｇ を流れる電流は増大するが、
Ｐ−ＭＯＢ１１およびＰ−ＭＯ８１２ｔｉ発振状態では
位相が１８０゜異なっているのでＰ−ＭＯＢ７およびＰ
−ＭＯ８８に流れる電流は同時に最大電流として流れる
ことができない。つまシ、Ｐ−ＭＯＢ７よシ出ロ端子２
に電流が流れ、この出力端子２の電位が、ハイレベル側
に近づくと、Ｐ−ＭＯＳｉ２が非導通状態に近づき、Ｐ
−ＭＯ８ｇを流れる電流が減少し、このためＰ−ＭＯＢ
７に流れる電流も増大することができなくな如、出力端
子２の電位がハイレベルに近づくとＰ−ＭＯＢ７を流れ
る電流は減少し始める。すなわち、Ｐ−ＭＯＢ９．Ｐ−
ＭＯＢ１０とはＰ−ＭＯ８１２を流れる電流によりて制
御される第１の電流制御手段となシ、Ｐ−ＭＯＳ７．Ｐ
−ＭＯ８ｇとはＰ−ＭＯａｌｌ を流れる電流によっ
て制御される第２の電流制御手段となる。これら電流制
御手段は、Ｐ−ＭＯ８構造７における電源供給端部、す
なわち同じトランジスタの基板との間に挿入される構造
になる０以上、Ｐ−ＭＯＳ側の動作を説明したが、Ｎ−
ＭＯＳ側の動作も同様となる。
例は・入力端子１に接続されたＰ−ＭＯＢ３の代シにＰ
−ＭＯＢ １１ 、 Ｐ−ＭＯＢ ９ 、 Ｐ−ＭＯＢ
７のソース、ドレインを接続してつみ重ね・Ｎ −Ｍ
ＯＢ４の代）にＮ −ＭＯＢ １３ 、 Ｎ−ＭＯＢ
１５ 、 Ｎ−ＭＯＳｉ７のソース、ドレインを接続し
てつみ重ねた構成とし、波形整形回路６のＰ −Ｍ ０
８の代シにＰ−ＭＯＢ １２．Ｐ−ＭＯＢ１０．Ｐ−Ｍ
Ｏ８ｇ のソース１ ドレインを接続してつみ重ね、そ
の波形整形回路６ＯＮ−ＭＯ８０代カにＮ−ＭＯＢ １
４ 、 Ｎ −ＭＯＳｉ２、Ｎ−ＭＯＢ１８のソース、
ドレインを接続してつみ重ねた構成としている。＆お、
Ｐ−ＭＯＢ７゜８のゲート祉Ｐ−ＭＯ８ｍのソースに、
Ｐ−ＭＯＢ９゜１０のゲートはＰ−ＭＯＳｉ２のソース
に接続し、Ｎ−ＭＯＳｉ７，１８のゲートはＮ−Ｍ０８
１５Ｏソースに、Ｎ−ＭＯＢ１５，１６０ゲート紘Ｎ−
ＭＯ８１４のソースにそれぞれ接続している＠ この回路の動作は以下のとお夛である・発振の一状態と
して、Ｐ−ＭＯＢ１１が導通状態となシ、Ｐ−ＭＯＢ７
、Ｐ−ＭＯＢ９に電流が流れた場合、出力端子２の電位
がハイレベルに近づくためにＰ−ＭＯＳｉ２が非導通状
態に近づき、Ｐ−ＭＯ８８、Ｐ−ＭＯ８ＩＯに流れる電
流が小さくなる。Ｐ−ＭＯＢ７とＰ−ＭＯ８８およびＰ
−ＭＯＢ１０とＰ−ＭＯＢ ９ はカレントミラー構
成で正帰還がかかるようになっているので、Ｐ−ＭＯＢ
７およびＰ −ＭＯ８ｇ を流れる電流は増大するが、
Ｐ−ＭＯＢ１１およびＰ−ＭＯ８１２ｔｉ発振状態では
位相が１８０゜異なっているのでＰ−ＭＯＢ７およびＰ
−ＭＯ８８に流れる電流は同時に最大電流として流れる
ことができない。つまシ、Ｐ−ＭＯＢ７よシ出ロ端子２
に電流が流れ、この出力端子２の電位が、ハイレベル側
に近づくと、Ｐ−ＭＯＳｉ２が非導通状態に近づき、Ｐ
−ＭＯ８ｇを流れる電流が減少し、このためＰ−ＭＯＢ
７に流れる電流も増大することができなくな如、出力端
子２の電位がハイレベルに近づくとＰ−ＭＯＢ７を流れ
る電流は減少し始める。すなわち、Ｐ−ＭＯＢ９．Ｐ−
ＭＯＢ１０とはＰ−ＭＯ８１２を流れる電流によりて制
御される第１の電流制御手段となシ、Ｐ−ＭＯＳ７．Ｐ
−ＭＯ８ｇとはＰ−ＭＯａｌｌ を流れる電流によっ
て制御される第２の電流制御手段となる。これら電流制
御手段は、Ｐ−ＭＯ８構造７における電源供給端部、す
なわち同じトランジスタの基板との間に挿入される構造
になる０以上、Ｐ−ＭＯＳ側の動作を説明したが、Ｎ−
ＭＯＳ側の動作も同様となる。
つまシ、Ｎ−ＭＯＳｉ２に電流が流れ、出力端子２の電
位がロウレベルに近づくとＮ−ＭＯ８１４１Ｎ非導通状
態に近づき、Ｎ−ＭＯ８１ｇおよびＮ −ＭＯＳｉ２を
流れる電流は減少する。このためＮ −ＭＯＳ１７を流
れる電流も出力端子の電位がロウレベルに近づくと減少
し始める。このため出力端子の発振状態の電位の振幅を
小さく設計できるととにな、６、ｉｓｏ”位相回路５で
消費される電力ならびにＰ−ＭＯＳ７．およびＰ−ＭＯ
Ｓ８を流れる最大電流を小さくおさえ、余分な電＃ｌｔ
減少させることができる。
位がロウレベルに近づくとＮ−ＭＯ８１４１Ｎ非導通状
態に近づき、Ｎ−ＭＯ８１ｇおよびＮ −ＭＯＳｉ２を
流れる電流は減少する。このためＮ −ＭＯＳ１７を流
れる電流も出力端子の電位がロウレベルに近づくと減少
し始める。このため出力端子の発振状態の電位の振幅を
小さく設計できるととにな、６、ｉｓｏ”位相回路５で
消費される電力ならびにＰ−ＭＯＳ７．およびＰ−ＭＯ
Ｓ８を流れる最大電流を小さくおさえ、余分な電＃ｌｔ
減少させることができる。
また、第３図の本発明の他の実施例の回路図に示すよう
に、Ｐ−ＭＯＳ７およびＰ−ＭＯ８ｇのソースに抵抗２
０を介して正電源ＶＤＤと接続すると共に、Ｎ−ＭＯＳ
ｉ２およびＮ−ＭＯＳｉ２ のソースに抵抗２１を介
して負電源Ｖｍａと接続することによ如、抵抗２０およ
び抵抗２１を流れる電流でＰ−ＭＯＳ７．Ｐ−ＭＯＳ８
を流れる電流、およびＮ −ＭＯＳｉ２．Ｎ−ＭＯＳｉ
２ を流れる電流に電流帰還をかけ、電源変動による発
振電流の変化を制御することがてきる。
に、Ｐ−ＭＯＳ７およびＰ−ＭＯ８ｇのソースに抵抗２
０を介して正電源ＶＤＤと接続すると共に、Ｎ−ＭＯＳ
ｉ２およびＮ−ＭＯＳｉ２ のソースに抵抗２１を介
して負電源Ｖｍａと接続することによ如、抵抗２０およ
び抵抗２１を流れる電流でＰ−ＭＯＳ７．Ｐ−ＭＯＳ８
を流れる電流、およびＮ −ＭＯＳｉ２．Ｎ−ＭＯＳｉ
２ を流れる電流に電流帰還をかけ、電源変動による発
振電流の変化を制御することがてきる。
以上で説明したように、本発明によれば回路の発振動作
中に流れる電流が増大すると波形整形回路を流れる電流
を増大させ、また波形整形回路を流れる電流が増大する
と発振回路を流れる電流を増大させる正帰還の電流手段
をＰ−ＭＯＢ＠およびＮ−ＭＯＳ側にそれぞれ備えるこ
とによシ、発振電流および出力端子に発生する出力電圧
をある設定値以下に抑えることができ、発振回路で消費
される電流を低減させることができ、発振回路の余分の
電流を減少させることができる。
中に流れる電流が増大すると波形整形回路を流れる電流
を増大させ、また波形整形回路を流れる電流が増大する
と発振回路を流れる電流を増大させる正帰還の電流手段
をＰ−ＭＯＢ＠およびＮ−ＭＯＳ側にそれぞれ備えるこ
とによシ、発振電流および出力端子に発生する出力電圧
をある設定値以下に抑えることができ、発振回路で消費
される電流を低減させることができ、発振回路の余分の
電流を減少させることができる。
第１図は従来の発振囲路部の回路図、第２図、第３図は
本発明の第１およびｊ１２の実施例ＯＭ路略図ある。 図において、ｌ・・・・・・入力端子、２・・・・・・
出力端子、５・・・・・・１８００位相回路、３，７．
８．９．１０．１１．１２・・・・・・Ｐ型電界効果ト
ランジスタ、４，１３，１４，１５゜１６．１７．１８
・・・・・・Ｎｌｌ電界効果トランジスタ、６・・・・
・・波形整形回路、１９・・・・・・帰還抵抗、２０．
２１・・・・・・抵抗である。 篤 ｌ 口 め Ｚ 図
本発明の第１およびｊ１２の実施例ＯＭ路略図ある。 図において、ｌ・・・・・・入力端子、２・・・・・・
出力端子、５・・・・・・１８００位相回路、３，７．
８．９．１０．１１．１２・・・・・・Ｐ型電界効果ト
ランジスタ、４，１３，１４，１５゜１６．１７．１８
・・・・・・Ｎｌｌ電界効果トランジスタ、６・・・・
・・波形整形回路、１９・・・・・・帰還抵抗、２０．
２１・・・・・・抵抗である。 篤 ｌ 口 め Ｚ 図
Claims (1)
- 第１の相補型電界効果トランジスタ対の入力端と出力端
との間を、帰還抵抗と１８０”移相回路との並列−路で
接続し、前記第１の電界効果トランジスタ対の出力端と
出力絡路となる第２の相補型電界効果トランジスタ対の
入力端とを接続して構成される発振回路において、前記
第１の電界効果トランジスタ対の各ソースとこれらトラ
ンジスタへの電源供給端部との間に挿入されて前記１１
２の電界効果トランジスタ対Ｏ各トランジスタに流れる
電流によ〉制御される第１の電流制御手段と、前記第２
の電界効果トランジスタ対の各ソースとこれらトランジ
スタへの電源供給端部との閏に挿入されて前記第１の電
界効果トランジスタ対Ｏトランジスタに流れる電流によ
）制御される籐２の電流制御手段とを備えることを特徴
とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223881A JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223881A JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873207A true JPS5873207A (ja) | 1983-05-02 |
Family
ID=15938173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17223881A Pending JPS5873207A (ja) | 1981-10-28 | 1981-10-28 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312911U (ja) * | 1986-07-10 | 1988-01-28 | ||
| JPH01170203A (ja) * | 1987-11-27 | 1989-07-05 | American Teleph & Telegr Co <Att> | 電子発振器 |
-
1981
- 1981-10-28 JP JP17223881A patent/JPS5873207A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312911U (ja) * | 1986-07-10 | 1988-01-28 | ||
| JPH01170203A (ja) * | 1987-11-27 | 1989-07-05 | American Teleph & Telegr Co <Att> | 電子発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
| US20090091372A1 (en) | System-on-a-chip and power gating circuit thereof | |
| JP2666759B2 (ja) | 半導体集積回路の入力バッファ回路 | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| JPH04229313A (ja) | バッファ回路 | |
| TWI262649B (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JP3948621B2 (ja) | インターフェース回路 | |
| JPH0865149A (ja) | 準静的無損失ゲート | |
| JPH0249519B2 (ja) | ||
| JPS5873207A (ja) | 発振回路 | |
| CN111835195A (zh) | 自适应电源电压调节电路 | |
| JP3565067B2 (ja) | Ｃｍｏｓロジック用電源回路 | |
| CN111984055B (zh) | 一种集成电路及其基准电压生成电路 | |
| JP3550954B2 (ja) | 高ヒステリシス幅入力回路 | |
| JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
| JP3227711B2 (ja) | 基準電圧発生回路 | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| JP4346223B2 (ja) | 差動増幅回路 | |
| JP3570897B2 (ja) | ドライバ回路 | |
| KR100457343B1 (ko) | 저소비 전류의 더블 버퍼 회로 | |
| JP2001148627A (ja) | 半導体集積回路 | |
| JP2964775B2 (ja) | 参照電圧発生回路 | |
| JPH0424813A (ja) | 定電圧回路 |