JPS5877225A - 半導体装置製造装置 - Google Patents
半導体装置製造装置Info
- Publication number
- JPS5877225A JPS5877225A JP56176683A JP17668381A JPS5877225A JP S5877225 A JPS5877225 A JP S5877225A JP 56176683 A JP56176683 A JP 56176683A JP 17668381 A JP17668381 A JP 17668381A JP S5877225 A JPS5877225 A JP S5877225A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- chambers
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3408—Silicon carbide
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマ気相法により非単結晶半導体層を積層
して形成する半導体装置を、多量かつ連続的に製造する
ための製−造装置に関する。
して形成する半導体装置を、多量かつ連続的に製造する
ための製−造装置に関する。
本発明はＰ型半導体層、工型（真性または実た３つの反
応室にて形成したＰ工Ｎ接合を少くとも１つ有する非単
結晶半導体を作製するための製造装置に関する。
応室にて形成したＰ工Ｎ接合を少くとも１つ有する非単
結晶半導体を作製するための製造装置に関する。
本発明はかかる各導電型の半導体層をそれぞれ独立に作
製するにあたシ、各室それ、ぞれにてバッチ式に作製す
るのではなく、コンベア上に配置された基板を第１１第
２、第３の反応室に漸次移相することによシ連続的に作
製することを目的としている。
製するにあたシ、各室それ、ぞれにてバッチ式に作製す
るのではなく、コンベア上に配置された基板を第１１第
２、第３の反応室に漸次移相することによシ連続的に作
製することを目的としている。
従来プラズマ気相法によＪｐ工Ｎ接合を有する半導体装
置を作製せんとする場合、１つの反応室にてＰ、工、Ｎ
層を形成する方法が知られている。しかる場合Ｐ層とＮ
層の作製のための不純物である■価、Ｖ価の不純物のポ
ウ素、リンが混合すると、非単結晶半導体特にアモルフ
ァス珪素においてはそれぞれの不純物が互いにホール、
電子の再結合中心となシ、これらキャリアのライフタイ
ムの減少をまねく。その結果、ダイオード特性が出す、
極端な場合はオーム性接触になってしまった。このため
これらのことがらを除去するため、本発明人の出願にな
る特許Ｍ（昭和５４年特許願１０４４５２号Ｓ５４．８
． ：Ｌ６被膜作製方法）が知られている。これはＰ型
半導体層を作製する第１の反応室と、工型半導体層を作
製する第２の反応室と、Ｎ型半導体を作製する第３の反
応室が同じ大きさでかつその間のシャッターは完全に開
または閉の状態にすることができる即ち完全に開の状態
にてひとつの反応室より隣シの反応室に基板を移し、ま
た完全に閉の状態にて各４本すｔｘ Ｊ ＊栃の半導体
層を作製せんとしたものである。
置を作製せんとする場合、１つの反応室にてＰ、工、Ｎ
層を形成する方法が知られている。しかる場合Ｐ層とＮ
層の作製のための不純物である■価、Ｖ価の不純物のポ
ウ素、リンが混合すると、非単結晶半導体特にアモルフ
ァス珪素においてはそれぞれの不純物が互いにホール、
電子の再結合中心となシ、これらキャリアのライフタイ
ムの減少をまねく。その結果、ダイオード特性が出す、
極端な場合はオーム性接触になってしまった。このため
これらのことがらを除去するため、本発明人の出願にな
る特許Ｍ（昭和５４年特許願１０４４５２号Ｓ５４．８
． ：Ｌ６被膜作製方法）が知られている。これはＰ型
半導体層を作製する第１の反応室と、工型半導体層を作
製する第２の反応室と、Ｎ型半導体を作製する第３の反
応室が同じ大きさでかつその間のシャッターは完全に開
または閉の状態にすることができる即ち完全に開の状態
にてひとつの反応室より隣シの反応室に基板を移し、ま
た完全に閉の状態にて各４本すｔｘ Ｊ ＊栃の半導体
層を作製せんとしたものである。
かかる反法においては、Ｐ層工、Ｎをそれぞれ完全に独
立して積層することができるため、ＰまたはＮ層を構成
する不純物の１層への混入もても、それぞれがバッチ式
の思想をぬぐい去ることができない。
立して積層することができるため、ＰまたはＮ層を構成
する不純物の１層への混入もても、それぞれがバッチ式
の思想をぬぐい去ることができない。
本発明人はさらにその後の半導体層の特性を調べた結果
、本発明人の出願になる独立３を式であるよりはむしろ
Ｐ層と１層とも刺子においてＰ型不純物が１層に飛しよ
うして混合してもよく、また１層とＮ層とも刺子におい
てＮ型不純物が１層に混合してもよいことが判明した。
、本発明人の出願になる独立３を式であるよりはむしろ
Ｐ層と１層とも刺子においてＰ型不純物が１層に飛しよ
うして混合してもよく、また１層とＮ層とも刺子におい
てＮ型不純物が１層に混合してもよいことが判明した。
すなわちＰ層の不純物がＮ層に混合しないことまた１層
中にてＰ層の不純物とＰ層の不純物とが互いに混合しな
いことが重要であることが判明した。特に太陽電池等の
光電変換装置においては、１層での内部電界を得るため
、との１層はいわゆるその電流の流れる方向において一
定のフェルミレベルを有せしめるのではなく、むしろＰ
層からＮ層へのフェルミレベルが連続的に増加してゆき
、その程度において内部電界を１層に発生させることが
、との１層中に光照射によシミ子・ホールをそれぞれＰ
層およびＮ層に分離し移すことに重要であることが判明
した。
中にてＰ層の不純物とＰ層の不純物とが互いに混合しな
いことが重要であることが判明した。特に太陽電池等の
光電変換装置においては、１層での内部電界を得るため
、との１層はいわゆるその電流の流れる方向において一
定のフェルミレベルを有せしめるのではなく、むしろＰ
層からＮ層へのフェルミレベルが連続的に増加してゆき
、その程度において内部電界を１層に発生させることが
、との１層中に光照射によシミ子・ホールをそれぞれＰ
層およびＮ層に分離し移すことに重要であることが判明
した。
本発明−の半導体装置はかかる思想に基づき、かつ３つ
の反応室が独立したバッチ式ではなく連続的に半導体層
をＰ型半導体層、工型半導体層（Ｐ−ｐ−ニーＮ−Ｎ）
、Ｎ７型半導体層を順次積層形成して多量１邊をさせん
とするものである゛。
の反応室が独立したバッチ式ではなく連続的に半導体層
をＰ型半導体層、工型半導体層（Ｐ−ｐ−ニーＮ−Ｎ）
、Ｎ７型半導体層を順次積層形成して多量１邊をさせん
とするものである゛。
さらに本発明はかかる一体化した３つの反応室を設ける
Ｋあたシ、その前に外部より減圧下に基板をｄ４する室
、かかる減圧下よりコンベアが配置されている第２室に
減圧下を移動する２つの予備室を設けたととによシー５
に連続的にコンベアにローテ゛イングすることを目的と
している。
Ｋあたシ、その前に外部より減圧下に基板をｄ４する室
、かかる減圧下よりコンベアが配置されている第２室に
減圧下を移動する２つの予備室を設けたととによシー５
に連続的にコンベアにローテ゛イングすることを目的と
している。
また本発明はかかる反応室より半導体が形成された基板
を外部にとシ出すにあたシ、コンベアが配置された第２
室、また外部にとシ出すための第１室に連続して第２室
を反応室とも連続して設けたいわゆる出口側にも２つの
予備室を設けたことを特徴としている。
を外部にとシ出すにあたシ、コンベアが配置された第２
室、また外部にとシ出すための第１室に連続して第２室
を反応室とも連続して設けたいわゆる出口側にも２つの
予備室を設けたことを特徴としている。
かかる２つの予備室は入口側、出口側のそれのみに設け
てもよいことはいうまでもない。
てもよいことはいうまでもない。
第１図は本発明人の出願になる前記した特許願に示され
た従来のＳ室式（ここではプラズマアニール工程を含む
ため４室）の反応室（３）、（４）声λ（５ｉとその前
、後に各々ひとつの予備室（１） （６）を設り けたものである。
た従来のＳ室式（ここではプラズマアニール工程を含む
ため４室）の反応室（３）、（４）声λ（５ｉとその前
、後に各々ひとつの予備室（１） （６）を設り けたものである。
予備室（１）に外部よシ大気圧で基板を配置し・ださら
にこの予備室（１）を減圧下に保ち、移相機構によシシ
ャッター（７０）を開けて、第１反応室（３）。
にこの予備室（１）を減圧下に保ち、移相機構によシシ
ャッター（７０）を開けて、第１反応室（３）。
に基板（’１０２） （ｘｏ４を配置し、反応性気体を
（３０２〕 （３５）よシ流し、励起室（３２）にて化学的に活性化
せしめた後μψ型型溝導体層形成する。この後シャッタ
ー０窃を開けて、基板を移した後、こシャッター（７３
）を完全に閉じた耐〒１半導体層。
（３０２〕 （３５）よシ流し、励起室（３２）にて化学的に活性化
せしめた後μψ型型溝導体層形成する。この後シャッタ
ー０窃を開けて、基板を移した後、こシャッター（７３
）を完全に閉じた耐〒１半導体層。
ズマアニールを行う。シャッター（７５）を開けて出口
側予備室（６）に基板を移す。以上をくりかえし行うこ
とによシ、この第１図に示された半導体装置は所定の厚
さ、導電型のＰ、 Ｉ、Ｎ層を形成せんとするものであ
る。電磁エネルギは励起ｊｊ召１ 室では（３３）によシ、また反応室は 誘導結合
方式にて基板、反応性気体にエネルギを与えている。
側予備室（６）に基板を移す。以上をくりかえし行うこ
とによシ、この第１図に示された半導体装置は所定の厚
さ、導電型のＰ、 Ｉ、Ｎ層を形成せんとするものであ
る。電磁エネルギは励起ｊｊ召１ 室では（３３）によシ、また反応室は 誘導結合
方式にて基板、反応性気体にエネルギを与えている。
と９−従来例においては、第１〜第３の反応室が莞全に
独立しているため、それぞれの反応性気体が互いに混合
することを防ぐことができる。
独立しているため、それぞれの反応性気体が互いに混合
することを防ぐことができる。
しかしバッチ式であるため、製造能力においては十分と
はいえず、これらを半導体層の特性も含めて考慮した多
量製造用の製造装置が求められていた。
はいえず、これらを半導体層の特性も含めて考慮した多
量製造用の製造装置が求められていた。
第２図は本発明の思想を入れた半導体装置製造装置の概
要を示す。
要を示す。
図面はプラズマを発生させる電磁エネルギの供給方式は
容量結合方式である。また反応性気体を上方よりその下
方に配置された基板の表面にふき下げるいわゆるたて型
の反応方式を採用している。しかしこの電磁エネルギを
与える方式は、第１図の従来例に示される如く、誘導よ
シ離れた位置で反応性気体を活性化、分解、反応せしめ
、この活性な反応生成物を基板表面上に形成する方式で
あってもよい。
容量結合方式である。また反応性気体を上方よりその下
方に配置された基板の表面にふき下げるいわゆるたて型
の反応方式を採用している。しかしこの電磁エネルギを
与える方式は、第１図の従来例に示される如く、誘導よ
シ離れた位置で反応性気体を活性化、分解、反応せしめ
、この活性な反応生成物を基板表面上に形成する方式で
あってもよい。
また反応性気体は第２図の上下を逆さにし、下方向より
上方向に流すいわゆるふき上げ方式であってもよい。か
かるふき上げ方式にあっては、ｌ〜１００μの大きさの
フレイク（薄片）が被形成面上に落下し、ピンホール等
を発生させる原因を除去することができ、さらに好まし
いものであった。
上方向に流すいわゆるふき上げ方式であってもよい。か
かるふき上げ方式にあっては、ｌ〜１００μの大きさの
フレイク（薄片）が被形成面上に落下し、ピンホール等
を発生させる原因を除去することができ、さらに好まし
いものであった。
本発明はこれらの反応性気体の導入方法また反応性気体
に電磁エネルギを与える方法を任意に選べるとともに、
３つの反応室を一体化せしめることによシ基板の移相を
連続的に行わしめうる方式を提案するものである。
に電磁エネルギを与える方法を任意に選べるとともに、
３つの反応室を一体化せしめることによシ基板の移相を
連続的に行わしめうる方式を提案するものである。
明 ・
さらに本発瀬はかかる連続被膜作製装置において、その
前方または後方に第１および第２予備室を設け、基板の
移相機構上への配置を円滑に行わしめることを目的とし
ている。
前方または後方に第１および第２予備室を設け、基板の
移相機構上への配置を円滑に行わしめることを目的とし
ている。
以下に図面に従って本発明の半導体装置製造装置の概要
を示す。
を示す。
実施例１
第２図は本発明の半導体製造装置の概要を示す。図面に
おいて入口側の予備室を構成する第１の一次以下Ｂ、Ｔ
Ｉという）、第２の室（２） （ＢＪｚ ・という
）、反応室を構成する第１の反応室（３）（以下Ｂ、Ｔ
３という）、第２の反応室（４）（以下ＢＪ４という）
、第３の反応室（５）（以下ＢＪ５という）、また出口
側の予備室を構成する第２の予備室（６）（以下ＢＪ６
という）、第１の予備室（７）（以下Ｂ、Ｔ７という）
よシ設けられている。゛これらのＢＪＩ〜７においては
、それぞれの室を分離様の＠Ｓ；ｆｃ１０）が設けられ
ている。
おいて入口側の予備室を構成する第１の一次以下Ｂ、Ｔ
Ｉという）、第２の室（２） （ＢＪｚ ・という
）、反応室を構成する第１の反応室（３）（以下Ｂ、Ｔ
３という）、第２の反応室（４）（以下ＢＪ４という）
、第３の反応室（５）（以下ＢＪ５という）、また出口
側の予備室を構成する第２の予備室（６）（以下ＢＪ６
という）、第１の予備室（７）（以下Ｂ、Ｔ７という）
よシ設けられている。゛これらのＢＪＩ〜７においては
、それぞれの室を分離様の＠Ｓ；ｆｃ１０）が設けられ
ている。
また入口側または出口側の第２の予備室（２）、（６）
と反応室を構成するＢ１０、ＢＪ４、ＢＪ５はシャッタ
ー （’ｙ１）、 （’７２）、 （’ｚｓ）、 （’
２４）が設けられ、このシャッタか＜（５９）、シャッ
ター６故に≧証か＜（６０）が設けられている。この間
かくは固定であっても、Ｂ１０・とＢＪ５用の各々の反
応性気体が混合しあわないように調整式であってもよい
。またこのシャッター（７１）〜（７４）はいわゆるゲ
イトパルプ方式ではなく、厚さが３〜ｌｏａｍ有し、ま
たその内部は水冷をされた反応性気体のそれぞれがＢＪ
間の移動に対する抵抗体として考えてもよい。
と反応室を構成するＢ１０、ＢＪ４、ＢＪ５はシャッタ
ー （’ｙ１）、 （’７２）、 （’ｚｓ）、 （’
２４）が設けられ、このシャッタか＜（５９）、シャッ
ター６故に≧証か＜（６０）が設けられている。この間
かくは固定であっても、Ｂ１０・とＢＪ５用の各々の反
応性気体が混合しあわないように調整式であってもよい
。またこのシャッター（７１）〜（７４）はいわゆるゲ
イトパルプ方式ではなく、厚さが３〜ｌｏａｍ有し、ま
たその内部は水冷をされた反応性気体のそれぞれがＢＪ
間の移動に対する抵抗体として考えてもよい。
操作方法を略記すると以下の如くである。
Ｂ 、ｙ １（１）に対しては、基板（１００）を外部
より配置させるには、この内部をαηより窒素を導入し
大気圧とした。そしてシャッター（５２）を開いて基板
をＢ Ｊｌ（’ｌ） Ｋ入れた。この後、窒素の導入を
中止し、ロータリーポンプ（１′！ＩＫより真空引きを
した。加えてＢ Ｊｚ（ｚ）−（ｙ）もロータリーポン
プ鵠α→α＄、（１７）、（１町（１’Ｓ、Ｋ＞、ａｌ
）により真空引きがされているためＢ Ｊｌ（１）にて
残留酸素を除去した後、シャッター（７４）を開き、Ｂ
、ｒ ２（２）１７）コンベチ了りなる移動機構上に
ＢＪＩの基板を移し配置した。基板は例えば一方の電極
をｓＹｏ、■Ｔｏ等によシ設けられたガラス基板（５〜
２０ ｃ ｍ’、代表的には１０ｃＪを図飾に垂直方向
に５〜４ｏまい１列に配列でき゛るように移す機構（８
）を設けた。特に多量生産においては−７−２０６ｍ例
えばｌｏｃｍの基板を基本とし、この中に例えば２０Ｘ
４０〜６０ｍｍの大きさのセルを１０〜２０ケ同時形成
をし半導体層を作シ、さらに裏面電極を形成させてしま
った後、ガラス切り等により切断する方式によりさらに
多量生産を行うことが可能である。
より配置させるには、この内部をαηより窒素を導入し
大気圧とした。そしてシャッター（５２）を開いて基板
をＢ Ｊｌ（’ｌ） Ｋ入れた。この後、窒素の導入を
中止し、ロータリーポンプ（１′！ＩＫより真空引きを
した。加えてＢ Ｊｚ（ｚ）−（ｙ）もロータリーポン
プ鵠α→α＄、（１７）、（１町（１’Ｓ、Ｋ＞、ａｌ
）により真空引きがされているためＢ Ｊｌ（１）にて
残留酸素を除去した後、シャッター（７４）を開き、Ｂ
、ｒ ２（２）１７）コンベチ了りなる移動機構上に
ＢＪＩの基板を移し配置した。基板は例えば一方の電極
をｓＹｏ、■Ｔｏ等によシ設けられたガラス基板（５〜
２０ ｃ ｍ’、代表的には１０ｃＪを図飾に垂直方向
に５〜４ｏまい１列に配列でき゛るように移す機構（８
）を設けた。特に多量生産においては−７−２０６ｍ例
えばｌｏｃｍの基板を基本とし、この中に例えば２０Ｘ
４０〜６０ｍｍの大きさのセルを１０〜２０ケ同時形成
をし半導体層を作シ、さらに裏面電極を形成させてしま
った後、ガラス切り等により切断する方式によりさらに
多量生産を行うことが可能である。
このＢ’ＪＩよ、９ ＢＪ２のコンベアへの基板のうつ
しかえは基板００のがなくなるまで自動的に行々われ、
基板（’ｌ ＯＯ）がなくなったらＢＪＩ（１）のみを
大気圧にして再びローティングすればよい。
しかえは基板００のがなくなるまで自動的に行々われ、
基板（’ｌ ＯＯ）がなくなったらＢＪＩ（１）のみを
大気圧にして再びローティングすればよい。
かくの如くにしてコンベア（４５）上に配置された基板
（１０１）はコンベアの苓方向への動きにつれて、Ｂ１
０（３）ＫてＰ゛型の半導体層を形成させた。
（１０１）はコンベアの苓方向への動きにつれて、Ｂ１
０（３）ＫてＰ゛型の半導体層を形成させた。
すなわち高周波電源（ハ）例えば１００ＫＨｚ〜３ＧＨ
ｚの周波数例えば１３．５６ＭＨ２の周波数の電磁エネ
ルギを与える陽極０２）と接地レベルを与える陰極（反
応生成物を下に放出するため網状をしている）との間に
プラズマ放電をせしめ、さらにこの中にＰ型不純物例え
ばジボランを槃よ（シ流量計バルブをへて導入し、加え
て半導体材料例えばシランを（３優より同様に、また広
いエネルギバンド巾にするため珪素と炭素との結合・１
、を有する反応性気体ことではＴＭＳ （テトラメチル
シラン（Ｓｉ（Ｃ！呻を（３１）よシ加えた。かかる混
合気体が陽極の下部よシ放出され、ロータリーポンプα
りに排気された。この途中でプラズマ反応し、ブ型の非
単結晶珪素、炭化珪素（Ｓｉ Ｘ’０ｌ−４０３札１）
を’ＩＯＡ〜１μの厚さ例えば５０〜２０ＯＡの厚さに
形成させた０ コノ基板（１０１）はノ・ロゲンヒーターまたは赤外線
ヒーター０６）により２００〜３５０’Ｃ例えば３００
”０に加熱されてお沙、かかる加熱基板ＫＰ゛型半型体
導体膜成させた。
ｚの周波数例えば１３．５６ＭＨ２の周波数の電磁エネ
ルギを与える陽極０２）と接地レベルを与える陰極（反
応生成物を下に放出するため網状をしている）との間に
プラズマ放電をせしめ、さらにこの中にＰ型不純物例え
ばジボランを槃よ（シ流量計バルブをへて導入し、加え
て半導体材料例えばシランを（３優より同様に、また広
いエネルギバンド巾にするため珪素と炭素との結合・１
、を有する反応性気体ことではＴＭＳ （テトラメチル
シラン（Ｓｉ（Ｃ！呻を（３１）よシ加えた。かかる混
合気体が陽極の下部よシ放出され、ロータリーポンプα
りに排気された。この途中でプラズマ反応し、ブ型の非
単結晶珪素、炭化珪素（Ｓｉ Ｘ’０ｌ−４０３札１）
を’ＩＯＡ〜１μの厚さ例えば５０〜２０ＯＡの厚さに
形成させた０ コノ基板（１０１）はノ・ロゲンヒーターまたは赤外線
ヒーター０６）により２００〜３５０’Ｃ例えば３００
”０に加熱されてお沙、かかる加熱基板ＫＰ゛型半型体
導体膜成させた。
例えばシラン１ｏｏｃｃ、 ＴＭＳ ６〜１ｏｃｃ、Ｖ
ボラン／シラン；ｏ、５チとした時、１×１０〜３×１
０（ＡｃＪの電気伝導度が得られ、その光学的エネルギ
バンド巾は１．８〜２’、ＯｅＶが得られた。電磁エネ
ルギを６〜３０Ｗではなく３０〜６０Ｗとすると微結晶
化が進み、５〜１００Ａの大きさの結晶を含有するＰ１
型型半体層となり、この場合の電気伝導とは１×１８〜
３Ｘ１０［株］ｃｍ）が得られた０次にこの基板（１０
２）はシャッターｃ７２）の間げき（５日）を通って１
型の半導体層（４）に移相された。
ボラン／シラン；ｏ、５チとした時、１×１０〜３×１
０（ＡｃＪの電気伝導度が得られ、その光学的エネルギ
バンド巾は１．８〜２’、ＯｅＶが得られた。電磁エネ
ルギを６〜３０Ｗではなく３０〜６０Ｗとすると微結晶
化が進み、５〜１００Ａの大きさの結晶を含有するＰ１
型型半体層となり、この場合の電気伝導とは１×１８〜
３Ｘ１０［株］ｃｍ）が得られた０次にこの基板（１０
２）はシャッターｃ７２）の間げき（５日）を通って１
型の半導体層（４）に移相された。
このＢ 系） においては、基板（１０３）上に非単結
晶半導体である珪素を０．３〜１μの厚さに形成させた
。
晶半導体である珪素を０．３〜１μの厚さに形成させた
。
これは電磁エネルギ供給源（ロ）より与えられたエネル
ギと赤外線ランプ（４すによシ２００〜４００°Ｃに加
熱された基板上に（３８）よりシランを、（３η物を刺
子導入してもよい。基板がＢ ：Ｊ ３（３）よりＢ
、Ｔ ４（４）に移るにつれてＰ型半導体層を形成する
ための反応性気体の一部は間げき（５８）を通って（５
５）に示す流れをする。すなわちＢＪ４（４）において
最初は１層を形成する反応性気体と、Ｐ層を形成する反
応性気体とが混合して形成される。
ギと赤外線ランプ（４すによシ２００〜４００°Ｃに加
熱された基板上に（３８）よりシランを、（３η物を刺
子導入してもよい。基板がＢ ：Ｊ ３（３）よりＢ
、Ｔ ４（４）に移るにつれてＰ型半導体層を形成する
ための反応性気体の一部は間げき（５８）を通って（５
５）に示す流れをする。すなわちＢＪ４（４）において
最初は１層を形成する反応性気体と、Ｐ層を形成する反
応性気体とが混合して形成される。
しかしこの反応性気体（５５）はＢ 、Ｔ ４（４）７
）内部にまで拡散することなく１、ロータリーポンプ（
１？にょシ排°気される。さらにとの１層を形成させる
際図面にＢ ；Ｊ ５（５）よシのＮ層を形成させる反
応性気体が（５６）に示す如く一部混入するため、シャ
ッター（’７３）近傍での１層の形成はＮ−型になる。
）内部にまで拡散することなく１、ロータリーポンプ（
１？にょシ排°気される。さらにとの１層を形成させる
際図面にＢ ；Ｊ ５（５）よシのＮ層を形成させる反
応性気体が（５６）に示す如く一部混入するため、シャ
ッター（’７３）近傍での１層の形成はＮ−型になる。
カくシて１層（ｆｆ−ニーＮ一層）を形成させた後、基
板（１０４） ｔ Ｂ ：ｒ ５（５） Ｋ移相させる
。ここでも電磁エネルギ供給源（ハ）にょシプラズマ、
を与えられ、を型不純物（例えばフォスヒンを（４０）
よジシランを０１）よシまた広いＥｇとするためＴＭＳ
（３２）をＰ１１層を形成する場合と同様に加えてもよ
い。
板（１０４） ｔ Ｂ ：ｒ ５（５） Ｋ移相させる
。ここでも電磁エネルギ供給源（ハ）にょシプラズマ、
を与えられ、を型不純物（例えばフォスヒンを（４０）
よジシランを０１）よシまた広いＥｇとするためＴＭＳ
（３２）をＰ１１層を形成する場合と同様に加えてもよ
い。
ここで図面よシ明らかな如く、１層に形成する被膜はＢ
Ｊ４（４Ｙて０．２〜１μの厚さに形成させたが、これ
は電磁エネルギ２．５〜ＩＯＷにおいてアモルファス構
造が作られ、電気伝導度はｌＯ〜１０（ＡＣｍ）′、Ａ
ＭＩでの光伝導度は１０〜１０ （Ａｃ ｍ）が得られ
た。また１０〜３０Ｗにおいては、５〜１００Ａの微結
晶性を有するセミアモルファス構造が得られ、電気伝導
度１０〜１０（−ｒＬｃｍ）、光伝導度は１６’〜１６
’（Ｉ Ｘ １６’−９Ｘ １δ）（Ａｃｍ）ｌが得ら
れ、最も好ましいものである。さらに高エネルギにする
と、マイクロポリクリスタル構造となシ、本発明はこれ
らを含む非晶結晶半導体を用いた。
Ｊ４（４Ｙて０．２〜１μの厚さに形成させたが、これ
は電磁エネルギ２．５〜ＩＯＷにおいてアモルファス構
造が作られ、電気伝導度はｌＯ〜１０（ＡＣｍ）′、Ａ
ＭＩでの光伝導度は１０〜１０ （Ａｃ ｍ）が得られ
た。また１０〜３０Ｗにおいては、５〜１００Ａの微結
晶性を有するセミアモルファス構造が得られ、電気伝導
度１０〜１０（−ｒＬｃｍ）、光伝導度は１６’〜１６
’（Ｉ Ｘ １６’−９Ｘ １δ）（Ａｃｍ）ｌが得ら
れ、最も好ましいものである。さらに高エネルギにする
と、マイクロポリクリスタル構造となシ、本発明はこれ
らを含む非晶結晶半導体を用いた。
またここでＰ型半導体層とＮ型半導体層は互いに１層で
混合させないようにすることがきわ６−１ １０（ルｃｍ）ｌ、か１０〜３０Ｗの出力で得られず、
キャリアのライフタイムが１／１０００以下になってし
まった。
混合させないようにすることがきわ６−１ １０（ルｃｍ）ｌ、か１０〜３０Ｗの出力で得られず、
キャリアのライフタイムが１／１０００以下になってし
まった。
本発明はかかる混合を防止するために、間げき（５ｓ）
、 （５９）を基板表面上に１０〜４０ｍｍ１巾１０〜
１００ｍｍで反応性気体にとっては抵抗性の大きさに間
げきを設けたことを第１の特徴としている。
、 （５９）を基板表面上に１０〜４０ｍｍ１巾１０〜
１００ｍｍで反応性気体にとっては抵抗性の大きさに間
げきを設けたことを第１の特徴としている。
さらにたとえ混入してもその大部分がごくシャッター（
’７２） （’７３）近くのＢＪ４（４）にてしか混入
しり ないようにＢ、Ｔ４（４）を十分長くしたことを特徴と
している。
’７２） （’７３）近くのＢＪ４（４）にてしか混入
しり ないようにＢ、Ｔ４（４）を十分長くしたことを特徴と
している。
これは例えばＰ型層、Ｎ型層が１０秒〜５分で形成され
るに際し、１層は３０分〜２時間かかることを考慮する
と量産性を下げることにはならず、かえって長くするこ
とによシ全体の系を連続の流れ作業を助長させることが
できるよりよいものであった。
るに際し、１層は３０分〜２時間かかることを考慮する
と量産性を下げることにはならず、かえって長くするこ
とによシ全体の系を連続の流れ作業を助長させることが
できるよりよいものであった。
第２図において基板００っは出口側の予備室であるＢ、
ｒ６、Ｂ、Ｔ’７ Ｋ移動する。入口側の予備室と同様
に操作をして外部に基板をとり出すことができた。
ｒ６、Ｂ、Ｔ’７ Ｋ移動する。入口側の予備室と同様
に操作をして外部に基板をとり出すことができた。
出口側の予備室はＢ、ｒ６（６χＢ、ｒ’７（’７χ大
気圧による窒素はａつにより、また完全密閉型シャッタ
ーは（７５） （５３）により設けられている。第２室
（６）よン り第１室（−Ｉ）への移す機構（９）が設けられている
。
気圧による窒素はａつにより、また完全密閉型シャッタ
ーは（７５） （５３）により設けられている。第２室
（６）よン り第１室（−Ｉ）への移す機構（９）が設けられている
。
コンベアよりなる移動機構はＢ ：ｒ ２’（２″、）
−Ｂ ：ｒ ６（６）の間をくりかえし回転するように
作られている。
−Ｂ ：ｒ ６（６）の間をくりかえし回転するように
作られている。
またこの行きの工程で基板（１０１）〜００５）の上に
被膜を形成し、帰りの工程にてこのコンベア上に形成さ
れた重要の反応生成物は除去装置（６１）（６２）によ
り除去させている。かくすることにより、プラズマＯＶ
Ｄ法により作られる被形成面上以外の反応生成物を除去
することはきわめて重要である。
被膜を形成し、帰りの工程にてこのコンベア上に形成さ
れた重要の反応生成物は除去装置（６１）（６２）によ
り除去させている。かくすることにより、プラズマＯＶ
Ｄ法により作られる被形成面上以外の反応生成物を除去
することはきわめて重要である。
以上の如き機構を有する反応装置において、図面では反
応室を３室のみとしてＰ工Ｎ接合を第３図（Ａ碑）は本
発明によって作られる半導体装置特に光電変換装置のた
て断面図である。
応室を３室のみとしてＰ工Ｎ接合を第３図（Ａ碑）は本
発明によって作られる半導体装置特に光電変換装置のた
て断面図である。
第３図において基板はガラス基板（８り上にＳｎＯ，、
工Ｔｏ等の透明導電膜（８６）が蒸着法またはスプレー
法にて形成された。この基板（１００）を第２図のＢ
、ｒ １（１）に導入し、Ｂ Ｊ２（２） Ｋ移した後
、３つの反応室が一体となった反応系によりＢ ：ｒ
３（３）にてＰ″型半導体（８１）を５０〜２’ＯＯＡ
の厚さに、またＢＡ４（４）にて工型半導体（８２）を
０．３〜１μの厚さにまたＢＡ）ＫてＮ′型型溝導体層
８４）を５０〜５ｏｏＡノ（厚さに形成して非単結晶半
導体（８３）を作製した。
工Ｔｏ等の透明導電膜（８６）が蒸着法またはスプレー
法にて形成された。この基板（１００）を第２図のＢ
、ｒ １（１）に導入し、Ｂ Ｊ２（２） Ｋ移した後
、３つの反応室が一体となった反応系によりＢ ：ｒ
３（３）にてＰ″型半導体（８１）を５０〜２’ＯＯＡ
の厚さに、またＢＡ４（４）にて工型半導体（８２）を
０．３〜１μの厚さにまたＢＡ）ＫてＮ′型型溝導体層
８４）を５０〜５ｏｏＡノ（厚さに形成して非単結晶半
導体（８３）を作製した。
さらにＢＡ６（６χＢ 、ｒ ｖ（ｖ）をへて外部とシ
出し口に裏面電極（８５）を作製した。
出し口に裏面電極（８５）を作製した。
第３図（Ｂ）は（Ａ）に対応して示した半導体（８）の
エネルギバンド図である。図面にて工型層（８２）は２
１層（８３）よシ注入により７層（８日）、Ｎ１層（８
４）より注入によるＮ″″層（９０）およびその中間の
１層よりなっている。
エネルギバンド図である。図面にて工型層（８２）は２
１層（８３）よシ注入により７層（８日）、Ｎ１層（８
４）より注入によるＮ″″層（９０）およびその中間の
１層よりなっている。
またＰ層（８１）、Ｎ層（８４）は１層（８２）に比べ
て広い光学的Ｋｇを有しておシ、これに入射光側で態動
−ｉ、ｔ タ透明導電１［（８６）、（８５） トＰ’
層（８乃Ｎｆ！（ｓ４）とのオーム接触性のＮ１４、さ
らにかかる炭素の如き添加物により連続接合とすること
ができ、きわめて光照射にょシ作られたキャリアの電極
への移動をさかんにさせることができ、好ましかった。
て広い光学的Ｋｇを有しておシ、これに入射光側で態動
−ｉ、ｔ タ透明導電１［（８６）、（８５） トＰ’
層（８乃Ｎｆ！（ｓ４）とのオーム接触性のＮ１４、さ
らにかかる炭素の如き添加物により連続接合とすること
ができ、きわめて光照射にょシ作られたキャリアの電極
への移動をさかんにさせることができ、好ましかった。
ＡＭＩにおいて、１３％を１ ｃ ｍ”［て得ることが
でき、さらに１００ｍ”の基板でも８〜１０％の変換効
率を得ることができた。
でき、さらに１００ｍ”の基板でも８〜１０％の変換効
率を得ることができた。
第４図は本発明の半導体製造装置をさらに発展させた装
置によシ作ったものである。
置によシ作ったものである。
すなわち第２図のＢ 、ｒ ５（５）の隣に連続してＰ
型半導体層を作るＢＡに相当する反応室を作シさらにＢ
：ｒ ４（４）に相当する工型反応室を、さらにＢ
Ｊ ５（５） Ｋ相当するＮ型反応室を作シ、６ケの反
応室を一体化して設けたものである。すると ゛Ｐ工Ｎ
接合を作ることができる。かかる構造にすると、入射光
特に太陽光の利用をさらに有効利用することになる。こ
の場合はいわゆる４ ′−ｙ−゛０は導電環を示す。か
かる構造におい、てはＷとＷ、とは互いにオーム接触を
せしめ、また光の透過をしやすくするためＰ型半導体層
とＮ型半導体層とを密接させ、またＦｆｇを１．８〜２
．３θＶと広いＥｇとしてここでの光の吸収損を防市し
た。
型半導体層を作るＢＡに相当する反応室を作シさらにＢ
：ｒ ４（４）に相当する工型反応室を、さらにＢ
Ｊ ５（５） Ｋ相当するＮ型反応室を作シ、６ケの反
応室を一体化して設けたものである。すると ゛Ｐ工Ｎ
接合を作ることができる。かかる構造にすると、入射光
特に太陽光の利用をさらに有効利用することになる。こ
の場合はいわゆる４ ′−ｙ−゛０は導電環を示す。か
かる構造におい、てはＷとＷ、とは互いにオーム接触を
せしめ、また光の透過をしやすくするためＰ型半導体層
とＮ型半導体層とを密接させ、またＦｆｇを１．８〜２
．３θＶと広いＥｇとしてここでの光の吸収損を防市し
た。
またＮ１（１）は１．６〜１．８ｅＶを有し、Ｎ、（釘
は１．０〜１３ｅＶを有せしめた。ここで特に重要なこ
とは中間のＷＬ（Ｎ）、ＷＪ（Ｐ）をオーム接触をさせ
るためＮＰ接合させたこと、さらにここでの光の損失を
少くするため、それぞれ炭素を珪素に対し２０〜６０％
添加し広いＥｇにしたこと、また町はＧｅまたはＳ ｉ
Ｘ Ｇ Ｅｈ−Ａ（０（Ｘ ＜ １）を用いたことで
ある。以上の如くにしてタンデム構造を非単結晶半導体
によシ作製すると、さらに変換効率１〜５％向上させる
ことができ、’ｌｏｃｍｔｆ：Ｊ基板上にて９〜１１チ
の変換効率を得ることができた。
は１．０〜１３ｅＶを有せしめた。ここで特に重要なこ
とは中間のＷＬ（Ｎ）、ＷＪ（Ｐ）をオーム接触をさせ
るためＮＰ接合させたこと、さらにここでの光の損失を
少くするため、それぞれ炭素を珪素に対し２０〜６０％
添加し広いＥｇにしたこと、また町はＧｅまたはＳ ｉ
Ｘ Ｇ Ｅｈ−Ａ（０（Ｘ ＜ １）を用いたことで
ある。以上の如くにしてタンデム構造を非単結晶半導体
によシ作製すると、さらに変換効率１〜５％向上させる
ことができ、’ｌｏｃｍｔｆ：Ｊ基板上にて９〜１１チ
の変換効率を得ることができた。
本発明はかくの如く少くと″も３つの反応室を有し、こ
れを必要に応じさらに連続して多層構造を作ることがで
きる。またさらに他の３つの反応室を設ける場合、その
中間をバッファーとしてＢ ：Ｊ ６（６）の如き室を
さらに設けて反応性気体の互いの混入を防いでもよい。
れを必要に応じさらに連続して多層構造を作ることがで
きる。またさらに他の３つの反応室を設ける場合、その
中間をバッファーとしてＢ ：Ｊ ６（６）の如き室を
さらに設けて反応性気体の互いの混入を防いでもよい。
以上の説明において、本発明の製造装置は基板の移動方
法を１〜３００ｍ／分の連続移動とすることとした。し
かしこの移動は１分ご゛とに５または１０’ａｍ断続的
に移動する方式をとってもよい。いずれにしても移動機
構であるコンベアによ多連続的に移すことができ、横方
向（図面でわゆる１００〜２００ＶＶＷすなわち１００
ｍ’の基板で１０チの変換効率の太陽電池を１まい１
００円で作゛ることか可能になった。
法を１〜３００ｍ／分の連続移動とすることとした。し
かしこの移動は１分ご゛とに５または１０’ａｍ断続的
に移動する方式をとってもよい。いずれにしても移動機
構であるコンベアによ多連続的に移すことができ、横方
向（図面でわゆる１００〜２００ＶＶＷすなわち１００
ｍ’の基板で１０チの変換効率の太陽電池を１まい１
００円で作゛ることか可能になった。
第１図は従来の半導体装置製造装置を示す。
第２図は本発明の半導体装置製造装置を示す。
、第３図は本発明にて作られた光電変換装置およびそれ
に対応したエネルギバンド図を示す。 第４図はＩ’ＩＮ構造を２つ積層した構造のエネルギバ
ンド図を示す０ −１ｊ’ｌｉｌ ４＋ｉ、’、’ｌｊ・−１菟３図 輩４圓
に対応したエネルギバンド図を示す。 第４図はＩ’ＩＮ構造を２つ積層した構造のエネルギバ
ンド図を示す０ −１ｊ’ｌｉｌ ４＋ｉ、’、’ｌｊ・−１菟３図 輩４圓
Claims (1)
- 【特許請求の範囲】 １、非単結晶半導体である第１の半導体層、第２の半導
体層および第３９半゛導体層をプラズマ気相法にょシ基
板上に４Ａ層して作製するにあたシＺ１記第１、第２お
よび第３の半導体層を主として形成する第１１第２およ
び第３の反応室を互いに連結して設は前記各反応室に基
板を漸次移相する輸送機構が設けられた製造装置におい
て、前記第１と第２の反応室の間および前記第律第３の
反応室との間にシャッターカ前記第１゜第３の半導体層
を形成する反応性気体が互いに混Ｗしない程１ｔ８がく
を有した設けれたことを特徴とする半導体装ｔｔｔ、ｋ
Ｊ造装置。 ２、特許請求の範囲第１項において、第１の半導体層は
Ｐ型の導電型を崩し、第２の半導体層は真性または実質
的１′コ真性の導電型を有し、第３の半導体層はＮ型の
導電型を有する非単結晶半導体を基板上に形成すること
を特徴とする半導体装置製造装置。 ３、特許請求の範囲第１項において、第１または第３の
半導体層と第２の半導体層とはエネルギバンド巾を異な
る半導体装置を作 製することを特徴とする半導体装
置製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176683A JPS5877225A (ja) | 1981-11-04 | 1981-11-04 | 半導体装置製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176683A JPS5877225A (ja) | 1981-11-04 | 1981-11-04 | 半導体装置製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877225A true JPS5877225A (ja) | 1983-05-10 |
Family
ID=16017893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176683A Pending JPS5877225A (ja) | 1981-11-04 | 1981-11-04 | 半導体装置製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202929A (ja) * | 1984-03-28 | 1985-10-14 | Fuji Electric Corp Res & Dev Ltd | プラズマｃｖｄ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678416A (en) * | 1979-11-29 | 1981-06-27 | Sumitomo Electric Ind Ltd | Preparation of thin film |
-
1981
- 1981-11-04 JP JP56176683A patent/JPS5877225A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678416A (en) * | 1979-11-29 | 1981-06-27 | Sumitomo Electric Ind Ltd | Preparation of thin film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202929A (ja) * | 1984-03-28 | 1985-10-14 | Fuji Electric Corp Res & Dev Ltd | プラズマｃｖｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543267A (en) | Method of making a non-single-crystalline semi-conductor layer on a substrate | |
| US4663828A (en) | Process and apparatus for continuous production of lightweight arrays of photovoltaic cells | |
| US5344500A (en) | Thin-film solar cell | |
| JPS5892217A (ja) | 半導体装置作製方法 | |
| KR20080033955A (ko) | 반도체 구조물, 광기전력 디바이스 및 제조 방법과 솔러모듈 | |
| CN101582464A (zh) | 在组成上被分级的和在结构上被分级的光伏器件以及制造这种器件的方法 | |
| JPH0253941B2 (ja) | ||
| JPH05235391A (ja) | 薄膜太陽電池及びその製造方法並びに半導体装置の製造方法 | |
| JPS58169980A (ja) | 光起電力素子の製造方法 | |
| US4742012A (en) | Method of making graded junction containing amorphous semiconductor device | |
| TWI413267B (zh) | 光電轉換裝置之製造方法、光電轉換裝置、光電轉換裝置之製造系統、及光電轉換裝置製造系統之使用方法 | |
| WO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
| JPH01290267A (ja) | 光電変換素子の製造方法 | |
| JPH0576172B2 (ja) | ||
| KR20120036900A (ko) | 태양 전지의 제조 방법 및 제조 장치 | |
| JP3664875B2 (ja) | 光起電力装置の製造方法 | |
| JP2977686B2 (ja) | 光起電力装置の製造方法及びその製造装置 | |
| JPH0458173B2 (ja) | ||
| JPH03183125A (ja) | プラズマ気相反応方法 | |
| JPH06177409A (ja) | 薄膜太陽電池の製造方法 | |
| JPH11204813A (ja) | 光電変換装置の作製方法 | |
| KR100965397B1 (ko) | 적층형 박막 태양전지 제조 장치 및 그 방법 | |
| Zimmermann et al. | Inline deposition of microcrystalline silicon solar cells using a linear plasma source | |
| JPH0332210B2 (ja) | ||
| JP3542480B2 (ja) | 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法 |