JPS587926A - ジヨセフソン電源回路 - Google Patents
ジヨセフソン電源回路Info
- Publication number
- JPS587926A JPS587926A JP57006192A JP619282A JPS587926A JP S587926 A JPS587926 A JP S587926A JP 57006192 A JP57006192 A JP 57006192A JP 619282 A JP619282 A JP 619282A JP S587926 A JPS587926 A JP S587926A
- Authority
- JP
- Japan
- Prior art keywords
- current
- regulator
- josephson
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000005668 Josephson effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 101000880116 Homo sapiens SERTA domain-containing protein 2 Proteins 0.000 description 1
- 241000087799 Koma Species 0.000 description 1
- 206010027783 Moaning Diseases 0.000 description 1
- 102100037351 SERTA domain-containing protein 2 Human genes 0.000 description 1
- QXAITBQSYVNQDR-UHFFFAOYSA-N amitraz Chemical group C=1C=C(C)C=C(C)C=1N=CN(C)C=NC1=CC=C(C)C=C1C QXAITBQSYVNQDR-UHFFFAOYSA-N 0.000 description 1
- 239000003242 anti bacterial agent Substances 0.000 description 1
- 229940088710 antibiotic agent Drugs 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 210000002816 gill Anatomy 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/865—Nonlinear solid-state device system or circuit with josephson junction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ジョセフソン効j、Pf呈するデバイスを用
いた超伝導回路、より具体的にはジョセフソン負荷デバ
イスに供給されるゲート電流の電流調整を行なうだめの
回路に関する。
いた超伝導回路、より具体的にはジョセフソン負荷デバ
イスに供給されるゲート電流の電流調整を行なうだめの
回路に関する。
背景技術
電子回路に供給される電流及び電圧の調整は回路の設計
において重要な考慮すべき問題であり、単一のチップ又
は複数のチップの上に多くの同一の回路がを在する場合
には特にそうである。回路化製作するのに用17″Iら
れる製)告力法によって、同一の!1′1性全イー]−
するデバイスが得られない場合がしばしくl、[あK)
O(ltって十Φ々のデバイス・パラメータが回路−f
−ノブ十にお・いて、又はチップ毎に変動寸、ろ事がし
ばしばある。同じチップ又は異なったチップ1の多くの
回路が同じ電流源又は電圧源から′市、勾4. fj(
給されるので、デバイス・−ペラメータの変動(・−1
1、例えtiFl路が互い17(同l〕ように動作する
よう(・CG−図され−Cいても、異なった。ふうにσ
の1乍する原因となイ)。
において重要な考慮すべき問題であり、単一のチップ又
は複数のチップの上に多くの同一の回路がを在する場合
には特にそうである。回路化製作するのに用17″Iら
れる製)告力法によって、同一の!1′1性全イー]−
するデバイスが得られない場合がしばしくl、[あK)
O(ltって十Φ々のデバイス・パラメータが回路−f
−ノブ十にお・いて、又はチップ毎に変動寸、ろ事がし
ばしばある。同じチップ又は異なったチップ1の多くの
回路が同じ電流源又は電圧源から′市、勾4. fj(
給されるので、デバイス・−ペラメータの変動(・−1
1、例えtiFl路が互い17(同l〕ように動作する
よう(・CG−図され−Cいても、異なった。ふうにσ
の1乍する原因となイ)。
!侍(7こ/ヨセフソン・デバイス−e +:+」いた
、lS伝導回路は製1青王(」−に非常に依イ1件があ
り、多くのパラメータか、j[造工程で用いられた特定
の」:程と共に変r1′する。例えばジョセフソン・デ
バイス回路乙)トンネリング電流はトンネル障壁の厚さ
に明して指数関数的に変化し、捷だ用いた月利にも依存
する。トンネル障壁は非常に薄い(約50オンゲスト[
コーム)ので、そのよう々障壁は再現性良く製作するの
が困難である。従って1つのチップ−トの、又は異な一
つだチップ1のジョセフソン・デバイスはしばしば−1
1”11なった電流、密IJけ1する。これらのデ・・
イスはしばしば同じ電流υ111.又(・1電圧蔚から
′11V−υを11(給さt上z1ので、こI上らの・
々ラメータの変i[ibは動作4S「性:15K ’h
; ;’、I: Z+ It;j IIJ p(lす、
il゛rツで装置全体の動作に影響する、。
、lS伝導回路は製1青王(」−に非常に依イ1件があ
り、多くのパラメータか、j[造工程で用いられた特定
の」:程と共に変r1′する。例えばジョセフソン・デ
バイス回路乙)トンネリング電流はトンネル障壁の厚さ
に明して指数関数的に変化し、捷だ用いた月利にも依存
する。トンネル障壁は非常に薄い(約50オンゲスト[
コーム)ので、そのよう々障壁は再現性良く製作するの
が困難である。従って1つのチップ−トの、又は異な一
つだチップ1のジョセフソン・デバイスはしばしば−1
1”11なった電流、密IJけ1する。これらのデ・・
イスはしばしば同じ電流υ111.又(・1電圧蔚から
′11V−υを11(給さt上z1ので、こI上らの・
々ラメータの変i[ibは動作4S「性:15K ’h
; ;’、I: Z+ It;j IIJ p(lす、
il゛rツで装置全体の動作に影響する、。
/トノセフソンTi、 l′lIc、’を千F 11’
i、ll、2間に重要であり14つ71′L源回路網
に1.・いて補ぜVするのがAjffシいパラメータと
盲われろが、他のパラメータもチップ全体にわた1)て
、又は°1−ツブfijにある動作の一様性に影響を与
えi!tイ、。−ぞヴ)31:う々1山のパラメー タ
には回1烙中のインピータンスijに素の11(抗生又
は抵抗飴及び電源回路網によって!Jえr−)7する’
il’i圧の変動がある。
i、ll、2間に重要であり14つ71′L源回路網
に1.・いて補ぜVするのがAjffシいパラメータと
盲われろが、他のパラメータもチップ全体にわた1)て
、又は°1−ツブfijにある動作の一様性に影響を与
えi!tイ、。−ぞヴ)31:う々1山のパラメー タ
には回1烙中のインピータンスijに素の11(抗生又
は抵抗飴及び電源回路網によって!Jえr−)7する’
il’i圧の変動がある。
ジョセフソン・デバイス回路のだめの電圧調整器は従X
Kl支i1工j(/i″、4つ・いて公知であり、例え
ばIBMTechnical Disclosure
Bulletin、Vat、 19、蔦1、Jun
e 1976. p 、ろ70 1及び米国勃’
4F第4092556号明細y)を参照されたい。これ
らの7IL圧NR4目1ス器は典型的な場合にお(・・
)−C1各々がギャップ電圧V 7Cスイツチさ71
.た−jtテ7ノ/・デバイスの直列接続さ扛たもので
41・”−:) o fr−7−・〈・イスのギャップ
電圧は全てのデバイスが同U ijQ漬−1’、(’r
で製作されるので等しく、従ってt:+ 6斤に11確
な電圧nV が生じる。但しnは調”修)侶中のジョ
セフソン・デバイスの数である。
Kl支i1工j(/i″、4つ・いて公知であり、例え
ばIBMTechnical Disclosure
Bulletin、Vat、 19、蔦1、Jun
e 1976. p 、ろ70 1及び米国勃’
4F第4092556号明細y)を参照されたい。これ
らの7IL圧NR4目1ス器は典型的な場合にお(・・
)−C1各々がギャップ電圧V 7Cスイツチさ71
.た−jtテ7ノ/・デバイスの直列接続さ扛たもので
41・”−:) o fr−7−・〈・イスのギャップ
電圧は全てのデバイスが同U ijQ漬−1’、(’r
で製作されるので等しく、従ってt:+ 6斤に11確
な電圧nV が生じる。但しnは調”修)侶中のジョ
セフソン・デバイスの数である。
′市川宿1(/こ並列に接続されたジョセフソン接合の
直列硝を用いたこq戸(りの調整器は電流言周整全行な
・)串はできない。2例えばある特定の電圧源から供給
される1Φ々の負荷デバイスのジョセフソン電流冨’L
Lがデバイス毎に変Iヒするとしても、前述の電圧調整
器は負荷条件の変化を補償しない。
直列硝を用いたこq戸(りの調整器は電流言周整全行な
・)串はできない。2例えばある特定の電圧源から供給
される1Φ々の負荷デバイスのジョセフソン電流冨’L
Lがデバイス毎に変Iヒするとしても、前述の電圧調整
器は負荷条件の変化を補償しない。
極低温回路における温げ変化に関して調整全方えるよう
に設削された電流調整器が米国特許第5209172号
の明細書に記載されている。この7周整器において、超
伝導I科は正常金属を含む回路と電気的に並列になって
いる。温度が変化する時、・昭伝導体素イのj尺杭状態
が、タライオトロン・デバイスに制御電流として加えら
れ2)電流の情(/(= jt;響をもえるように変化
する。しかしこの回路は自f1・1クライ第1・■1ン
に加えられるグー 1・電流の変化全油1′jへする事
はできない。この回路は単に温度変化に依存するtri
ll呻電b11全17えるだけであって、フライ第1・
[フン論理デバイスを製作するだめに用いた製造工程に
よって導入され/こ誤差は補IEシない。
に設削された電流調整器が米国特許第5209172号
の明細書に記載されている。この7周整器において、超
伝導I科は正常金属を含む回路と電気的に並列になって
いる。温度が変化する時、・昭伝導体素イのj尺杭状態
が、タライオトロン・デバイスに制御電流として加えら
れ2)電流の情(/(= jt;響をもえるように変化
する。しかしこの回路は自f1・1クライ第1・■1ン
に加えられるグー 1・電流の変化全油1′jへする事
はできない。この回路は単に温度変化に依存するtri
ll呻電b11全17えるだけであって、フライ第1・
[フン論理デバイスを製作するだめに用いた製造工程に
よって導入され/こ誤差は補IEシない。
他の咽の電源回路が米I TXl !1斤r¥1: ?
#54012646号明細害に記載されている。との回
路において、「調整器」デバイスが、論哩回路に一定電
圧をカえるために、切間に発生した妨害信号を相段する
妨害信号−fJうえるために用いられている。しかしこ
の回路辷J]−足のゲート電流を論理デバイスに供給す
るわけでも々〈1/こ、チップ全体にわたるゲート電流
の変化又はチップ毎のゲート電流の変化に敏感でもない
。
#54012646号明細害に記載されている。との回
路において、「調整器」デバイスが、論哩回路に一定電
圧をカえるために、切間に発生した妨害信号を相段する
妨害信号−fJうえるために用いられている。しかしこ
の回路辷J]−足のゲート電流を論理デバイスに供給す
るわけでも々〈1/こ、チップ全体にわたるゲート電流
の変化又はチップ毎のゲート電流の変化に敏感でもない
。
従って本発明の目的はジョセフソン・デバイス回路のだ
めの正確な電流調整器を提供する事である。
めの正確な電流調整器を提供する事である。
イ\発明の一態様に」:れば、同じチップ又は異なった
チップ上に配置され/こゾヨセフソン負荷テバイスの、
々−めの電流調整器であって、負荷デバイスの臨界型と
イしにBJずろ負荷デバイス・\のゲ−]・電流の比か
市確に押印11さノ1.た装置が7jえられる。
チップ上に配置され/こゾヨセフソン負荷テバイスの、
々−めの電流調整器であって、負荷デバイスの臨界型と
イしにBJずろ負荷デバイス・\のゲ−]・電流の比か
市確に押印11さノ1.た装置が7jえられる。
本発明の1112の態様によれば、/ヨセフソン負荷デ
バイスを・製flするたぬ(lこ使われるのど同じ処理
−[7稈にb・いて同時に&!!造しイ(Iるジョセフ
ソン調整器チー・イスを用いた、7ヨセフソン負荷テバ
イスの、〕こめの電(M 、1lAI I¥ Fi カ
与えら:IL 6 。
バイスを・製flするたぬ(lこ使われるのど同じ処理
−[7稈にb・いて同時に&!!造しイ(Iるジョセフ
ソン調整器チー・イスを用いた、7ヨセフソン負荷テバ
イスの、〕こめの電(M 、1lAI I¥ Fi カ
与えら:IL 6 。
本発明の他の態様に」、れば、同じもしくは異なつf、
−!i’47.胃電流を何し得る直列もしくは、11列
に接続されIt−;・ヨ+フソン・デバイスより成り、
その回;−に(・こ+)′;#ljiされ/(7乏ヨセ
フソンV走荷デバイスにおけるいかなる型の変化も補償
するように用いられる調整器回路がりえられる。
−!i’47.胃電流を何し得る直列もしくは、11列
に接続されIt−;・ヨ+フソン・デバイスより成り、
その回;−に(・こ+)′;#ljiされ/(7乏ヨセ
フソンV走荷デバイスにおけるいかなる型の変化も補償
するように用いられる調整器回路がりえられる。
発明の開/1り
印加電圧、ジョセフソン電流密度、抵抗値等のパラメー
タの変動に関してジョセフソン・デバイスを通る電流の
良好な調整を与える、相関電流、調整器を用いた電源回
路網を提示する。調整は、ジ(7) ヨ+゛ノソン・デバイスがr:r(i−するチツフ用−
及び相’74* k;Lされたチップ間(でおいて14
えら汎る。
タの変動に関してジョセフソン・デバイスを通る電流の
良好な調整を与える、相関電流、調整器を用いた電源回
路網を提示する。調整は、ジ(7) ヨ+゛ノソン・デバイスがr:r(i−するチツフ用−
及び相’74* k;Lされたチップ間(でおいて14
えら汎る。
’it=源回路網は(AC又はOCの)電圧ぶ、ジョセ
フソン[1φパ1゛デバイス、及び電圧源トンヨ士フソ
ンh荷テバイスどの間に配ji<ljさn/lr−相関
電流調整器から構J反さ)する。%1.1.l整1!:
→邑、2つの%I、%々つだインピーダンスの41S
7,112 (L−,11,つ少なくとも1つの超伏心
調整)1テテハイスを有し、1−記調整器デバイスの各
々には01・列にインピーダンスが4’H続さ第1.る
。電蝕回路ア14に印ll11さJまたt1C圧の大き
さにイ矢存して、調整器デバイスは調整1(:9回1烙
にイ・]加内的インピーダンスケ導するか又1’:l
;:第7.I Jj’G器回11猶に1・1151シす
るインピーダンスを・減少させるように順次に(−=j
勢される。
フソン[1φパ1゛デバイス、及び電圧源トンヨ士フソ
ンh荷テバイスどの間に配ji<ljさn/lr−相関
電流調整器から構J反さ)する。%1.1.l整1!:
→邑、2つの%I、%々つだインピーダンスの41S
7,112 (L−,11,つ少なくとも1つの超伏心
調整)1テテハイスを有し、1−記調整器デバイスの各
々には01・列にインピーダンスが4’H続さ第1.る
。電蝕回路ア14に印ll11さJまたt1C圧の大き
さにイ矢存して、調整器デバイスは調整1(:9回1烙
にイ・]加内的インピーダンスケ導するか又1’:l
;:第7.I Jj’G器回11猶に1・1151シす
るインピーダンスを・減少させるように順次に(−=j
勢される。
このようにしてジョセフソン負荷に供給される電流は特
定の範囲内にIIL:I’、’+“さ71−る。
定の範囲内にIIL:I’、’+“さ71−る。
電源とジョセフソン(44−:fとの間に接続される電
流調整器回路は、インピーダンスが接続された少なくと
も1つの一周整器デバイスから1〕yる。このインピー
ダンスは、ト周整器デバイスの1ノ(態に依存して、選
択的に電線回路からジョセフソン負荷テバ(8) イスに接続される。良好な実施例では、調整器デバイス
は7′ヨセフソン電流を維持できるデバイステアって、
IU、−1合又は多重接合のジョセフソン・デバイスで
ある。6周整器デバイスはジョセフソン負肯−\の電流
が変化すると共に順次にスイッチする。これは電源の見
る抵抗値全順次に変化させ、従って電源電圧が変化する
時に、ジョセフソン負荷を浦るM5.流は所定の範囲内
に保たれる。
流調整器回路は、インピーダンスが接続された少なくと
も1つの一周整器デバイスから1〕yる。このインピー
ダンスは、ト周整器デバイスの1ノ(態に依存して、選
択的に電線回路からジョセフソン負荷テバ(8) イスに接続される。良好な実施例では、調整器デバイス
は7′ヨセフソン電流を維持できるデバイステアって、
IU、−1合又は多重接合のジョセフソン・デバイスで
ある。6周整器デバイスはジョセフソン負肯−\の電流
が変化すると共に順次にスイッチする。これは電源の見
る抵抗値全順次に変化させ、従って電源電圧が変化する
時に、ジョセフソン負荷を浦るM5.流は所定の範囲内
に保たれる。
直列接続の実施例では、調整器回路は、電源とゾヨセフ
ノン負荷デバイスとの間に直列に接続された調整器デバ
イスから成る。並列灰続の実施例では、調整器デバイス
は互いに並列に配置され、調整器デバイスの並列配列は
電源とジョセフソン負荷デバイスとの間の電流路に接続
される。
ノン負荷デバイスとの間に直列に接続された調整器デバ
イスから成る。並列灰続の実施例では、調整器デバイス
は互いに並列に配置され、調整器デバイスの並列配列は
電源とジョセフソン負荷デバイスとの間の電流路に接続
される。
発明を実施するための最良の形態
一般にジョセフソン電流デバイスから成る負荷デバイス
は、負荷デバイスの誤動作を防ぐために、そこを通る電
流、がある特定の範囲内に保たれる必要がある。従って
負荷を流れるゲート電流■ は、1j荷がその状態を明
り換える事なく取り吸える最大電流■ 以下にili
制御さ!1.なければならない。
は、負荷デバイスの誤動作を防ぐために、そこを通る電
流、がある特定の範囲内に保たれる必要がある。従って
負荷を流れるゲート電流■ は、1j荷がその状態を明
り換える事なく取り吸える最大電流■ 以下にili
制御さ!1.なければならない。
これを達成すz−3たり)に、(曵輔市、圧■ を供給
する電圧源とジョセフソン1A荷との間にTji’、流
調整器回路が接続され2.。調整iJ1.4−回路が少
なくとも1つの調整器デバイス(典l〜目的にはジョセ
フソン・デバイス)及び田、′、I整、L%テバイスに
))1;列に接続された少々くとも1つの41(抗から
成2)。印加電圧が変動する時、調整器デバイスは次々
に光なった電圧状態に(IJlJ換り、電源([11路
をジョセフソン負荷に接続〕する回路にII(抗全導入
するか又は1[(杭を取り去る。
する電圧源とジョセフソン1A荷との間にTji’、流
調整器回路が接続され2.。調整iJ1.4−回路が少
なくとも1つの調整器デバイス(典l〜目的にはジョセ
フソン・デバイス)及び田、′、I整、L%テバイスに
))1;列に接続された少々くとも1つの41(抗から
成2)。印加電圧が変動する時、調整器デバイスは次々
に光なった電圧状態に(IJlJ換り、電源([11路
をジョセフソン負荷に接続〕する回路にII(抗全導入
するか又は1[(杭を取り去る。
こうして、電源電圧が変動しても、ジョセフソン負荷に
供給される電bit、 I は特定の範囲内に維持さ
れる。
供給される電bit、 I は特定の範囲内に維持さ
れる。
後で明らかに々る」、うに、本発明を実施する時、調整
器デバイスはラツチノ[IJのデバイスでも又非ラツチ
型のデバイスのいずれでも良い。もしそれらがラッチ型
デバイスであれば、電源電圧が充分に低下して調整器デ
バイスのリセツ)・を引き起こすまで、ジョセフソン負
荷への電源回路中に伺加的抵抗が存続する。もし調整器
デバイスが非ラツチであれば、それらは回路バラ7〜り
によって決定される期間の間、負荷への電源回路中に抵
抗を導入する。いずれの鴨合もジョセフソン負荷へ供給
されるゲート電流■ の−周整が生じる。調軽の程度は
、ジョセフソン負荷に電流を供給する回路中に挿入も−
しくは除去のために設けられる調整器デバイス及び付加
的抵抗の数に依存する。これらの一般的な原理を念頭に
置いて、図面に記載された特定の実施例を説明する。
器デバイスはラツチノ[IJのデバイスでも又非ラツチ
型のデバイスのいずれでも良い。もしそれらがラッチ型
デバイスであれば、電源電圧が充分に低下して調整器デ
バイスのリセツ)・を引き起こすまで、ジョセフソン負
荷への電源回路中に伺加的抵抗が存続する。もし調整器
デバイスが非ラツチであれば、それらは回路バラ7〜り
によって決定される期間の間、負荷への電源回路中に抵
抗を導入する。いずれの鴨合もジョセフソン負荷へ供給
されるゲート電流■ の−周整が生じる。調軽の程度は
、ジョセフソン負荷に電流を供給する回路中に挿入も−
しくは除去のために設けられる調整器デバイス及び付加
的抵抗の数に依存する。これらの一般的な原理を念頭に
置いて、図面に記載された特定の実施例を説明する。
第1図は電源■ (図示せず)とジョセフソン負荷Q1
との間に電流調整器回路網を用いた電源回路網の良好な
実施例を示す。電流調整器回路網10は複数個の調整器
デバイスJ1、J2、J3・・・Jnから成る。調整器
デバイスJ1〜Jnは、典型的には低インピーダンス及
び高インピーダンスに対応する少なくとも2つの電圧状
態を有するジョセフソン・デバイスである。それらのジ
ョセフソン・デバイスは単一接合デバイス、多重接合デ
バイス・干渉装置、イン・ライン・ゲ−1・等であり得
る。第1図の実施例においてデバイスJ1〜Jnは同一
の特性を持ちr4Jる。例えば全ての調整器デバイスは
同一の臨界電流I/ を持ち得る。
との間に電流調整器回路網を用いた電源回路網の良好な
実施例を示す。電流調整器回路網10は複数個の調整器
デバイスJ1、J2、J3・・・Jnから成る。調整器
デバイスJ1〜Jnは、典型的には低インピーダンス及
び高インピーダンスに対応する少なくとも2つの電圧状
態を有するジョセフソン・デバイスである。それらのジ
ョセフソン・デバイスは単一接合デバイス、多重接合デ
バイス・干渉装置、イン・ライン・ゲ−1・等であり得
る。第1図の実施例においてデバイスJ1〜Jnは同一
の特性を持ちr4Jる。例えば全ての調整器デバイスは
同一の臨界電流I/ を持ち得る。
O
これは、デバイスJ1〜Jnが同一の製造工程で製作さ
れ、同一の形状等を持ち得る事を意味する。これと対照
的に第2図の回路の調整器デバイスJ1〜J6は互いに
少し異なっているので臨界電流が異なる。
れ、同一の形状等を持ち得る事を意味する。これと対照
的に第2図の回路の調整器デバイスJ1〜J6は互いに
少し異なっているので臨界電流が異なる。
電源抵抗Rが示されているが、これは電源回路網の不可
欠の要素ではない。これは単にジョセフソン負荷デバイ
スQ1に供給されるゲート電流■ の大きさをセットす
るために使われているだはである。Qlはジョセフソン
効Ml−示すデバイスであって、例えば多重接合から成
る干渉装置であり得る。それは複数の状態を有し、従来
技術で周知のようにゲート電流■ 及び外部制御信号の
印加に上ってそれらの状態の間で切り換わる事ができる
。デバイスQ1の状態は電流I の大きさ I
に依存するので、デバイスQ1の臨界電流 m。
欠の要素ではない。これは単にジョセフソン負荷デバイ
スQ1に供給されるゲート電流■ の大きさをセットす
るために使われているだはである。Qlはジョセフソン
効Ml−示すデバイスであって、例えば多重接合から成
る干渉装置であり得る。それは複数の状態を有し、従来
技術で周知のようにゲート電流■ 及び外部制御信号の
印加に上ってそれらの状態の間で切り換わる事ができる
。デバイスQ1の状態は電流I の大きさ I
に依存するので、デバイスQ1の臨界電流 m。
に関して工 の大きさ全精密に調整する事が重要である
。これは調整器回路10によって達成される。但しデバ
イスJ1〜Jnの臨界電流1′ は O ■ よりも小さい。
。これは調整器回路10によって達成される。但しデバ
イスJ1〜Jnの臨界電流1′ は O ■ よりも小さい。
動作時に、調整器デバイスJ1がゼロ電圧状態の時は負
荷Q1へ公称電流値I が与えられる。
荷Q1へ公称電流値I が与えられる。
しかしながら、■ が増加する時導体12によってデバ
イスJ1に供給される電流が増加し、デバイスJ1を電
圧状態に切り換える。これは高インピーダンス状態なの
で、電流■ はもはやデバイスJ1に流れず、導体14
を経てジョセフソン・デバイスJ2に迂回する。但しデ
バイスJ2はゼロ電圧状態にある。この電流は抵抗R及
び負荷 Qlk流れる前に、デバイスJ2及び抵抗R
1i流れる。従ってデバイスJ1の電圧状態への切り換
わりは、負荷に電流Ik供給する電源回路に抵抗R1i
導入する。抵抗R1の側部は、例えVが増加したとして
も電流I がある限界内に保だれる事を意味する。
イスJ1に供給される電流が増加し、デバイスJ1を電
圧状態に切り換える。これは高インピーダンス状態なの
で、電流■ はもはやデバイスJ1に流れず、導体14
を経てジョセフソン・デバイスJ2に迂回する。但しデ
バイスJ2はゼロ電圧状態にある。この電流は抵抗R及
び負荷 Qlk流れる前に、デバイスJ2及び抵抗R
1i流れる。従ってデバイスJ1の電圧状態への切り換
わりは、負荷に電流Ik供給する電源回路に抵抗R1i
導入する。抵抗R1の側部は、例えVが増加したとして
も電流I がある限界内に保だれる事を意味する。
調整器回路10は抵抗R1に加えて抵抗R2、Rろ・・
・・Rnから構成される。これらの抵抗R2〜Rnは■
の大きさに依存して電源回路網に次々と導入される。
・・Rnから構成される。これらの抵抗R2〜Rnは■
の大きさに依存して電源回路網に次々と導入される。
例えばV の大きさが増加し続けるならば、デバイスJ
2にさらに多くの電流が流れ、J2を電圧状態へ切り換
える。この時、導体12を流れる電流の殆んどがノーニ
ド16に迂回され、ン1^1整器デバイスJ 3 fc
流れる。この電流は負荷Q1を流れる前に抵抗R2及び
R1ff1通る。
2にさらに多くの電流が流れ、J2を電圧状態へ切り換
える。この時、導体12を流れる電流の殆んどがノーニ
ド16に迂回され、ン1^1整器デバイスJ 3 fc
流れる。この電流は負荷Q1を流れる前に抵抗R2及び
R1ff1通る。
これは負荷を通る電流■ をさらに調整するために電源
回路網に側部的IN(抗R1−1−R2が導入された事
を意味する。
回路網に側部的IN(抗R1−1−R2が導入された事
を意味する。
以前に述べたように調整器デバイスJ1〜Jnの臨界電
流は第1図の回路では等しくできる。Jlの状態が切り
換わる時、付加的な抵抗R1が電源回路網に導入され、
J2に供給される電流はとのデバイスをスイッチングさ
せるには不充分となる。J2に供給される電流がその状
態を切り換えるのに充分になるのはV が増加し続ける
時だけである。その時、J2は状態が切り換わり、他の
抵抗R2i電源回路網中に導入する。これはその時J3
に供給される電流がそれを電圧状態に切り換えるのには
不充分な手金意味する。再び、■が増加し続ける時だけ
、J6の状態を切り換えるのに充分な電流が供給される
。従って例え調整器デバイスJ1〜Jnが同一の特性を
持っていても、それらは電圧V の値に依存して順次に
状態か切り換わる。当然の事ながら、J1〜Jnは異な
った臨界電流を有し且つ依然としてこの順次のスイッチ
ング動作を行なう事もできる。
流は第1図の回路では等しくできる。Jlの状態が切り
換わる時、付加的な抵抗R1が電源回路網に導入され、
J2に供給される電流はとのデバイスをスイッチングさ
せるには不充分となる。J2に供給される電流がその状
態を切り換えるのに充分になるのはV が増加し続ける
時だけである。その時、J2は状態が切り換わり、他の
抵抗R2i電源回路網中に導入する。これはその時J3
に供給される電流がそれを電圧状態に切り換えるのには
不充分な手金意味する。再び、■が増加し続ける時だけ
、J6の状態を切り換えるのに充分な電流が供給される
。従って例え調整器デバイスJ1〜Jnが同一の特性を
持っていても、それらは電圧V の値に依存して順次に
状態か切り換わる。当然の事ながら、J1〜Jnは異な
った臨界電流を有し且つ依然としてこの順次のスイッチ
ング動作を行なう事もできる。
第2図は、u14整器デバイスJ1、J2及びJ3並び
に分流接続された抵抗R1、R2及びR3から成る直列
接続の調整器回路100回路図である。
に分流接続された抵抗R1、R2及びR3から成る直列
接続の調整器回路100回路図である。
電圧源(図示せず)は、調整器回路10及び抵抗Rを経
てジョセフソン負荷Q1に電源電圧V。
てジョセフソン負荷Q1に電源電圧V。
を供給する。第1図の実施例と同様に電源電圧v8はA
C電圧でもDC電圧でもよく、調整されていても又調整
されていなくてもよい。典型的な場合、■ は並列にい
くつかの負荷デバイスQ1に供給される。この時、負荷
デバイスは同じチップ上にあっても、又異なるチップ上
にあってもよい。製造誤差を含む多くの要因により、抵
抗R及びジョセフソン電流密度J1等のパラメータが回
路毎に又はチップ旬に変化する事がある。従って、調整
器回路10が有用になる。これは調@器がそれらの変化
に対応して、電源電圧V の変化に熱間係に負荷デバイ
スQ1の各々に調整されたゲート電流Ii供給するから
である。
C電圧でもDC電圧でもよく、調整されていても又調整
されていなくてもよい。典型的な場合、■ は並列にい
くつかの負荷デバイスQ1に供給される。この時、負荷
デバイスは同じチップ上にあっても、又異なるチップ上
にあってもよい。製造誤差を含む多くの要因により、抵
抗R及びジョセフソン電流密度J1等のパラメータが回
路毎に又はチップ旬に変化する事がある。従って、調整
器回路10が有用になる。これは調@器がそれらの変化
に対応して、電源電圧V の変化に熱間係に負荷デバイ
スQ1の各々に調整されたゲート電流Ii供給するから
である。
第1図の回路と対照的に第2図の調整器デバイスJ1〜
J3は好丑しくは異なった特性、特に異なった臨界電流
を有する。Jlの臨界電流は好ましくはJ2の臨界電流
よりも小さく、J2の臨界電流はJ5よりも小さい。例
えばジョセフソン負荷デバイスQ1の臨界電流が1
であるとすると、 O 調整器デバイスJ1〜J3の臨界電流は例えばそれぞれ
018I 、0.825I 及び0.85 I
m 。
J3は好丑しくは異なった特性、特に異なった臨界電流
を有する。Jlの臨界電流は好ましくはJ2の臨界電流
よりも小さく、J2の臨界電流はJ5よりも小さい。例
えばジョセフソン負荷デバイスQ1の臨界電流が1
であるとすると、 O 調整器デバイスJ1〜J3の臨界電流は例えばそれぞれ
018I 、0.825I 及び0.85 I
m 。
mo m。
である。Qlの公称ゲート電流バイアス・レベルは0.
73 I である。調整器デバイスJ1〜J 0 乙は順次にスイッチして、■ がIi越えなg
m。
73 I である。調整器デバイスJ1〜J 0 乙は順次にスイッチして、■ がIi越えなg
m。
いようにする。調整器デバイスJ1〜J3が電圧状態に
切り換わる時、それに付属する分流抵抗が電源抵抗Rに
直列に接続され始める。分流抵抗R1、R2及びR3は
調整器デバイス51〜J6のスイッチング時に例えば0
.61 以下に■2 O が低下しないように選定されている。この動作は第1図
の回路に明して以前に説明したのと同じである。
切り換わる時、それに付属する分流抵抗が電源抵抗Rに
直列に接続され始める。分流抵抗R1、R2及びR3は
調整器デバイス51〜J6のスイッチング時に例えば0
.61 以下に■2 O が低下しないように選定されている。この動作は第1図
の回路に明して以前に説明したのと同じである。
第3図は、3つの調整器デバイスJ1〜J3を用いた第
2図の回路に関する電流−電圧(1−V)曲線の1シー
である。I /I が■ に対して描g
mo 8 かれ、又■ 及び■ がそれぞれ示されている。
2図の回路に関する電流−電圧(1−V)曲線の1シー
である。I /I が■ に対して描g
mo 8 かれ、又■ 及び■ がそれぞれ示されている。
s g
これらの図からゲート電流■ が65%のデユーティ・
ザイクルの間■ 以下且つ0.6I 以mo
m。
ザイクルの間■ 以下且つ0.6I 以mo
m。
」二に保たれていることが明らかである。
より詳細に説明すると、デバイスJ1〜J3がゼロ電圧
状態の時、電流■ は傾斜Ri有するp 曲線18に従う。J1〜J3に関する臨界電流が上記の
通りであると仮定すると、■ が[]、8Im。
状態の時、電流■ は傾斜Ri有するp 曲線18に従う。J1〜J3に関する臨界電流が上記の
通りであると仮定すると、■ が[]、8Im。
を越える時、Jlは電圧状態に切り換わり、R9と直列
にR1’を導入する。従って電流■ は急激に低下し、
傾斜R十R1ff1有する曲線20で与えられる状態に
移る。
にR1’を導入する。従って電流■ は急激に低下し、
傾斜R十R1ff1有する曲線20で与えられる状態に
移る。
■ が増加を受け■ が0.825I になるg
m。
m。
値になると、J2が電圧状態にスイッチしR1及びRと
直列に抵K R2fa=伺加側部。この時負荷Qlに供
給される電流は急速に低下し、傾斜Rp+R1+R2f
f1有する曲線22に従うようになる。
直列に抵K R2fa=伺加側部。この時負荷Qlに供
給される電流は急速に低下し、傾斜Rp+R1+R2f
f1有する曲線22に従うようになる。
■ が085丁 に等しくなるレベルまで電g
m。
m。
圧■ が増加する時、J3が電圧状態に切り換り電源回
路に13i導入する。従って1 は、傾斜R+R1−1
42+R3を有する曲線24によつて与えられる値に急
速に低下する。
路に13i導入する。従って1 は、傾斜R+R1−1
42+R3を有する曲線24によつて与えられる値に急
速に低下する。
電源電圧が減少する時、調整器デバイスJ6、J2、J
lはゼロ電圧状態にリセットして、回路から抵抗R,3
、R2及びR1ffi除去する。T全O6■ と1
との間に保つ事が望ましいので、m o
m 。
lはゼロ電圧状態にリセットして、回路から抵抗R,3
、R2及びR1ffi除去する。T全O6■ と1
との間に保つ事が望ましいので、m o
m 。
■ は第3図に示すV と■ との間のS
min
maX値を取り得る事が明らかである。これは調整
器回路1Gが設けられていない場合に可能が値よりも広
い範囲の値である。
min
maX値を取り得る事が明らかである。これは調整
器回路1Gが設けられていない場合に可能が値よりも広
い範囲の値である。
第3図は調整されていない電源電圧波形■ 及び65ヂ
のデユーティ・ザイクルの鳴合のゲート電流波形■ を
示す。波形■ の前縁の変動26g
g は調整器デバイスJ1〜J3がRに直列(C導入される
時に発生する変動である。■ の波形において、後縁は
波形の前縁の変動2乙のような変動全示さない。こ7′
LはデバイスJ1〜J3がラッチ型のデバイスであって
、AC波形V が減少する1で電圧状態を維持するから
である。当然の車ではあるが、非ランチ型のデバイスを
用いる事も−できる。この場合、■ 波形の後縁におい
ても同様の型の変動が見られるであろう。
のデユーティ・ザイクルの鳴合のゲート電流波形■ を
示す。波形■ の前縁の変動26g
g は調整器デバイスJ1〜J3がRに直列(C導入される
時に発生する変動である。■ の波形において、後縁は
波形の前縁の変動2乙のような変動全示さない。こ7′
LはデバイスJ1〜J3がラッチ型のデバイスであって
、AC波形V が減少する1で電圧状態を維持するから
である。当然の車ではあるが、非ランチ型のデバイスを
用いる事も−できる。この場合、■ 波形の後縁におい
ても同様の型の変動が見られるであろう。
第4図は印加された正弦的な電源波形■ に関するゲー
用・電流の相関された調整を示す。調整器は2つの調整
器接合J1及びJ2i含む。J周整器テバイスが電圧状
態に切り換わる時に1 波形において調節28が起きる
。■ が狛の極性で増加する時、■ 波形に変動30が
現われる。このように■ の極性に無関係に電流■ の
調整が得られる。
用・電流の相関された調整を示す。調整器は2つの調整
器接合J1及びJ2i含む。J周整器テバイスが電圧状
態に切り換わる時に1 波形において調節28が起きる
。■ が狛の極性で増加する時、■ 波形に変動30が
現われる。このように■ の極性に無関係に電流■ の
調整が得られる。
第5図は、分流抵抗R1及びR2i有する2つの調整器
デバイスJ1及びJ2かも構成される直列接続の調整器
10’を示す。この例では調整された電圧■ (最大6
m V )が印IJtlされる。電流Igは電源抵抗
Rf経てジョセフソン負荷デバイスQlに流れる。
デバイスJ1及びJ2かも構成される直列接続の調整器
10’を示す。この例では調整された電圧■ (最大6
m V )が印IJtlされる。電流Igは電源抵抗
Rf経てジョセフソン負荷デバイスQlに流れる。
こnまでの調整器回路の実施例と対照的に、調整器デバ
イスJ1、J2は各々それらに重ねられた導体32及び
34中のff1ll命1電流■ および′I′b
、b の印加によってバイアスされる。これらのバイアス電流
の存在はJl及びJ2の臨界電流が外部的に調整されイ
qる事を意味し、従って■ 、抵抗 O 及び電源電圧の変化(c対してより以上の敏感さをIj
える。
イスJ1、J2は各々それらに重ねられた導体32及び
34中のff1ll命1電流■ および′I′b
、b の印加によってバイアスされる。これらのバイアス電流
の存在はJl及びJ2の臨界電流が外部的に調整されイ
qる事を意味し、従って■ 、抵抗 O 及び電源電圧の変化(c対してより以上の敏感さをIj
える。
第5図の回路の動作は以前に説明したものと同一 であ
る。例えばJlのスイッチングはRと直列に抵抗R1k
導入し、J2のスイッチングは抵抗R2全導入する。
る。例えばJlのスイッチングはRと直列に抵抗R1k
導入し、J2のスイッチングは抵抗R2全導入する。
具体的な実施例において、Qlの臨界電流は■ 、Jl
の臨界電流は0.81 であり、J2の臨界 O 電流は0.91 である。R1は105Ω、R2O は17ΩそしてRは32Ωである。
の臨界電流は0.81 であり、J2の臨界 O 電流は0.91 である。R1は105Ω、R2O は17ΩそしてRは32Ωである。
6 Ill V (最大)の印加電圧の場合のV 及び
■2の波形が第6図に示されている。もしJl及びJ2
がランチ型デバイスであればI 波形のチューディ・復
イクルが増加する事が、これから明らかである。その理
由は以下の通りである。即ち、V。
■2の波形が第6図に示されている。もしJl及びJ2
がランチ型デバイスであればI 波形のチューディ・復
イクルが増加する事が、これから明らかである。その理
由は以下の通りである。即ち、V。
の値が増加する時Q1に電流全供給する回路中にけ■く
たけが存在する。これは小さな抵抗なので、■ の勾
配は急であり、急速に回路動作のだめのお容レベルに到
達する。
たけが存在する。これは小さな抵抗なので、■ の勾
配は急であり、急速に回路動作のだめのお容レベルに到
達する。
Jl及びJ2のためにランチ型デバイスを用いた時には
他の利点が生じる。この場合、Rと直列に導入された側
内的抵抗R1及びR2は、波形■ の振幅が減少する時
により大きな抵抗を生じる。これは1 波形の傾斜が立
ち下り時において緩やかであることを意味する。こft
は「パンチ・スルー」の発生を減らすのに役立つ。但し
パンチ・スルーは、■ の立ち下り時間が急速な場合に
発生しやす−い好ましくない効果である。この効果にお
いて、■ が緩やかに減少しなければ、ジョセフソン・
デバイスはゼロ電圧状態にリセットしにくくなる。ラッ
チ型のデバイスが調整器デバイスとして用いられた時、
l「Jl路に付加された抵抗は■ が減少する時に維持
されるので、■ の立ちg
g下
り時間は立ち」二り時間よりも長くなり、パンチ・スル
ーの起こりやすさは減少する。
他の利点が生じる。この場合、Rと直列に導入された側
内的抵抗R1及びR2は、波形■ の振幅が減少する時
により大きな抵抗を生じる。これは1 波形の傾斜が立
ち下り時において緩やかであることを意味する。こft
は「パンチ・スルー」の発生を減らすのに役立つ。但し
パンチ・スルーは、■ の立ち下り時間が急速な場合に
発生しやす−い好ましくない効果である。この効果にお
いて、■ が緩やかに減少しなければ、ジョセフソン・
デバイスはゼロ電圧状態にリセットしにくくなる。ラッ
チ型のデバイスが調整器デバイスとして用いられた時、
l「Jl路に付加された抵抗は■ が減少する時に維持
されるので、■ の立ちg
g下
り時間は立ち」二り時間よりも長くなり、パンチ・スル
ーの起こりやすさは減少する。
第7A図〜第7C図はジョセフソン電流密度J1の種々
の異なった値に関して、電源電圧■ の変化に対する電
流の調整全示している。これらの図対■を描いたもので
ある。これらの曲線を得るために、第5図の回路及び前
記の回路定数を用いた。
の異なった値に関して、電源電圧■ の変化に対する電
流の調整全示している。これらの図対■を描いたもので
ある。これらの曲線を得るために、第5図の回路及び前
記の回路定数を用いた。
トンネル障壁を有するジョセフソン・デバイスの場合、
ジョセフソン電流密度は一般にトンネル障壁の製造工程
に依存する。さらにこれは、用いた材料及びトンネル障
壁の厚さに依存する。電流密度J はトンネル障壁の厚
さに対して指数関数的に変化するので、厚さの小さな変
化はI の大きな変化を生じ得る。従って多くの回路が
並列に同じ電源から給電される場合、例えジョセフソン
電流密度がチップ上で又はチップ毎に変化しても良好な
電流調整器がグー+−電流全調整でき々けilげならな
い。
ジョセフソン電流密度は一般にトンネル障壁の製造工程
に依存する。さらにこれは、用いた材料及びトンネル障
壁の厚さに依存する。電流密度J はトンネル障壁の厚
さに対して指数関数的に変化するので、厚さの小さな変
化はI の大きな変化を生じ得る。従って多くの回路が
並列に同じ電源から給電される場合、例えジョセフソン
電流密度がチップ上で又はチップ毎に変化しても良好な
電流調整器がグー+−電流全調整でき々けilげならな
い。
第7A図〜第7C図で、稠繻された6mVの電圧が供給
される。第7A図は電流密+gJ の公称値に関して
I−V曲線を示す。6 m Vにおいて動作点1=0.
731 に関する曲線はR1+Rg
nl 0
1)で定められろ傾斜を1する。
される。第7A図は電流密+gJ の公称値に関して
I−V曲線を示す。6 m Vにおいて動作点1=0.
731 に関する曲線はR1+Rg
nl 0
1)で定められろ傾斜を1する。
第7 B l”<1はジョセフソン電流音度が1.5
J まで増加した時のI−V曲線を示す。この図で動
作点はV =−6m Vにおいて■ 二0.67 I
でg m。
J まで増加した時のI−V曲線を示す。この図で動
作点はV =−6m Vにおいて■ 二0.67 I
でg m。
あるように増加している。この点は傾斜がRに依存する
曲線上にある。
曲線上にある。
第7C図はジョセフソン電流密IJIが0.67J1に
減ルした時のl−V曲線を示す。この場合、6m Vの
動作点はI =0.75I を生じ、動作g
m。
減ルした時のl−V曲線を示す。この場合、6m Vの
動作点はI =0.75I を生じ、動作g
m。
点は傾斜が5つの抵抗のff1R1+R2+Rで定めら
れる曲線ヒにある。
れる曲線ヒにある。
、ンヨセフノン電流密IWの変動全正確に考慮に入れた
調′に器回路を与える事は超伝導ジョセフソン論理回路
にとって非常に重要である。もしも抵抗(23) Rが固定された飴全イ1゛するならば、調整器なしにJ
l又は■。1oの変動に関し−CCゲート型流全補止す
るのは不18旧iヒである。これい」1、製造誤差がチ
ップ上のデバイスjTjに又はチップブσにJ 及び■
1 m。
調′に器回路を与える事は超伝導ジョセフソン論理回路
にとって非常に重要である。もしも抵抗(23) Rが固定された飴全イ1゛するならば、調整器なしにJ
l又は■。1oの変動に関し−CCゲート型流全補止す
るのは不18旧iヒである。これい」1、製造誤差がチ
ップ上のデバイスjTjに又はチップブσにJ 及び■
1 m。
の変動を生じさせる■場合に特にそうである。
第8A図及び第813図は、回1脩簡の抵抗率の変fヒ
を考慮に入れた回路の動作点の変化を示すだめのもので
ある。この場合の動作はジョセフノン電流密弔”J の
変化する+1.’lと同様である。即ち不発明の調整器
回路はチップl−,又はチッフ毎に変化し得るパラメー
タに無関係Vこゲ−1・TIL流全特定の範囲内に保つ
ように良Ifに動作する。これらのパラメータは製浩条
filに大きく依存するので、本発明の電流調整器は1
隻好な全体的マージンケ1うえる。
を考慮に入れた回路の動作点の変化を示すだめのもので
ある。この場合の動作はジョセフノン電流密弔”J の
変化する+1.’lと同様である。即ち不発明の調整器
回路はチップl−,又はチッフ毎に変化し得るパラメー
タに無関係Vこゲ−1・TIL流全特定の範囲内に保つ
ように良Ifに動作する。これらのパラメータは製浩条
filに大きく依存するので、本発明の電流調整器は1
隻好な全体的マージンケ1うえる。
第8A図及び第8B1ツ1は第5図の回路の動作から得
られたl−V曲線である。但し回路定数は前記の通りで
ある。
られたl−V曲線である。但し回路定数は前記の通りで
ある。
第8A図で抵抗値は公称値の07倍である。■−−−
6 m Vの場合、動作点はT=0.71i生g
m。
6 m Vの場合、動作点はT=0.71i生g
m。
しる。この動作点に関する曲線は電源回路網中の(24
) 全直列抵1′A−がR1+R2+Rであるようなもので
ある。
) 全直列抵1′A−がR1+R2+Rであるようなもので
ある。
第8B図で抵抗値は公称値よりも大きくその1゜3倍で
ある。この時動作点は、Rだけが電源回路中に存在する
場合の曲線上であり、ゲート電流は0.751 で
ある。
ある。この時動作点は、Rだけが電源回路中に存在する
場合の曲線上であり、ゲート電流は0.751 で
ある。
本発明の電流調整器の動作は回路中を流れる電流の値に
依存するので、ゲ−1・電流の変動の原因に無関係v′
Cそれらの変動を追跡する。このようにして、いかなる
原因によるパラメータの変動もこの、調整技術によって
補償される。
依存するので、ゲ−1・電流の変動の原因に無関係v′
Cそれらの変動を追跡する。このようにして、いかなる
原因によるパラメータの変動もこの、調整技術によって
補償される。
本発明を実施する時、負荷デバイスがジョセフソン・デ
バイスの場合は特に、ジョセフソン・デバイスが良好な
調整器デバイスである。例えば負荷デバイスは4接合干
渉装置で、調整器デバイスはろ接合干渉装置であり得る
。調整器デバイス及びジョセフソン負荷デバイスは同じ
工程で製造できるが、宣なった臨界電流金持たせる事も
できる。
バイスの場合は特に、ジョセフソン・デバイスが良好な
調整器デバイスである。例えば負荷デバイスは4接合干
渉装置で、調整器デバイスはろ接合干渉装置であり得る
。調整器デバイス及びジョセフソン負荷デバイスは同じ
工程で製造できるが、宣なった臨界電流金持たせる事も
できる。
例えば調整器・ジョセフ・ソ・ンパデバイ・スの形状ハ
、調整器デバイスの臨界電流がジョセフソン負荷デバイ
スの臨界電流よりも小さくなる様に、負荷デバイスと異
なった形状にできる。
、調整器デバイスの臨界電流がジョセフソン負荷デバイ
スの臨界電流よりも小さくなる様に、負荷デバイスと異
なった形状にできる。
第1図は本発明の良好な実施例の回路図、第2図は不発
明の他の実施例の回路図、第6図は未調整の電源波形V
及びi周帖されたゲート電流■ 及び1 と■ との
関係を示す図、g g 8 第4図は正弦減電、圧入力V に関する調整器の出力を
示す図、 第5図は本発明の別の実施例の回路図、第6図は調整さ
れた電源電圧V に対するゲート電流1 を示す図、 第7A図、第7B図及び第7C図はジョセフソン′屯流
密IWのf巾々のイ直に1列1するT /I 4
17g mo s の関係を示す図、 第8A図及び第811図は抵抗値が変化する[1、腎の
電流調整を示す図である。 Jl、J2、Jろ、Jn・・・・ジョセフソン・デバイ
ス、■え1、Iえ2、I克3、R・・・・抵抗、■p
g ・・・・ゲート電流、■ ・・・・電源電圧、Ql・・
・I荷デバイス。 第3図 第6図
明の他の実施例の回路図、第6図は未調整の電源波形V
及びi周帖されたゲート電流■ 及び1 と■ との
関係を示す図、g g 8 第4図は正弦減電、圧入力V に関する調整器の出力を
示す図、 第5図は本発明の別の実施例の回路図、第6図は調整さ
れた電源電圧V に対するゲート電流1 を示す図、 第7A図、第7B図及び第7C図はジョセフソン′屯流
密IWのf巾々のイ直に1列1するT /I 4
17g mo s の関係を示す図、 第8A図及び第811図は抵抗値が変化する[1、腎の
電流調整を示す図である。 Jl、J2、Jろ、Jn・・・・ジョセフソン・デバイ
ス、■え1、Iえ2、I克3、R・・・・抵抗、■p
g ・・・・ゲート電流、■ ・・・・電源電圧、Ql・・
・I荷デバイス。 第3図 第6図
Claims (5)
- (1) ジョセフソン負荷デバイスにゲート電#Lt
供給するだめの電源と、 上記電源及び上記ジョセフソン負荷デバイスに接続され
、−4二記ゲート電流を所定の範囲内に維持するだめの
調整器回路とを含み、 上記調整器回路が、少なくとも2つの状態を有しジョセ
フソン電流の生じ得る少々くとも1つのジョセフソン調
整器デバイス及び該デバイスに接続された抵抗から成り
、 一ヒ記ゲート電流の大きさに依存して、上記調整器デバ
イスの状態が切り換わる事により、上記抵抗を上記負荷
に関して実質的に接続もしくは分離する事によって上記
ゲート電流の大きさが制御されるように構成された ジョセフソン電源回路。 - (2)上記抵抗が上記負荷に直列に接続され、上記調整
器デバイスが上記負荷に直列に接続された特許請求の範
囲第(1)項記載の電源回路。 - (3) J−、R己調整器回路が」−記調整旨デバイ
スを複数個含む特許請求の範囲第(1)項記載の電源回
路。 - (4)上記複数個の調整器デバイスが互いに並列に接続
された特許請求の範囲第(3)項記載の電源回路。 - (5)上記複数個の調整器デバイスが互いに直列に接続
された特許請求の範囲第(3)TI′i記載の電源回路
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/280,146 US4459495A (en) | 1981-06-30 | 1981-06-30 | Josephson current regulator |
| US280146 | 1981-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587926A true JPS587926A (ja) | 1983-01-17 |
Family
ID=23071879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57006192A Pending JPS587926A (ja) | 1981-06-30 | 1982-01-20 | ジヨセフソン電源回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4459495A (ja) |
| EP (1) | EP0068065A1 (ja) |
| JP (1) | JPS587926A (ja) |
| CA (1) | CA1177911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080320A (ja) * | 1983-10-07 | 1985-05-08 | Fujitsu Ltd | ジヨセフソン論理回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0315976B1 (en) * | 1987-11-09 | 1994-01-12 | Kabushiki Kaisha Toshiba | Superconducting current limiting apparatus |
| US4764837A (en) * | 1987-11-16 | 1988-08-16 | General Electric Company | Superconductive circuit for controlling quench events |
| US4980580A (en) * | 1989-03-27 | 1990-12-25 | Microelectronics And Computer Technology Corporation | CMOS interconnection circuit |
| US6128168A (en) * | 1998-01-14 | 2000-10-03 | General Electric Company | Circuit breaker with improved arc interruption function |
| US6144540A (en) * | 1999-03-09 | 2000-11-07 | General Electric Company | Current suppressing circuit breaker unit for inductive motor protection |
| US6157286A (en) * | 1999-04-05 | 2000-12-05 | General Electric Company | High voltage current limiting device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525282A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Josephson junction circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3209172A (en) * | 1962-12-31 | 1965-09-28 | Ibm | Cryogenic current regulating circuit |
| CH559481A5 (ja) * | 1973-12-13 | 1975-02-28 | Ibm | |
| US4092553A (en) * | 1976-02-26 | 1978-05-30 | International Business Machines Corporation | Josephson logic circuit powering arrangement |
-
1981
- 1981-06-30 US US06/280,146 patent/US4459495A/en not_active Expired - Fee Related
-
1982
- 1982-01-08 CA CA000393796A patent/CA1177911A/en not_active Expired
- 1982-01-20 JP JP57006192A patent/JPS587926A/ja active Pending
- 1982-02-02 EP EP82100712A patent/EP0068065A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525282A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Josephson junction circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080320A (ja) * | 1983-10-07 | 1985-05-08 | Fujitsu Ltd | ジヨセフソン論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068065A1 (en) | 1983-01-05 |
| CA1177911A (en) | 1984-11-13 |
| US4459495A (en) | 1984-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69735147T2 (de) | Elektronische Vormagnetisierung eines magnetoresistiven Fühlers | |
| DE68925255T2 (de) | Temperaturschwellenwertschaltung | |
| DE2437427C3 (de) | Temperaturkompensierte Konstantstromschaltung | |
| DE68926201T2 (de) | Operationsverstärkerschaltung | |
| EP0046482A1 (de) | Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips | |
| DE3138078C2 (de) | Differenzverstärker | |
| DE3050217T1 (de) | Bandgap voltage reference employing sub-surface current using a standard cmos process | |
| DE69513185T2 (de) | Hochsymmetrische bidirektionale Stromquelle | |
| DE4237122C2 (de) | Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors | |
| DE4445311A1 (de) | Zeitsignal-Erzeugungsschaltung | |
| DE2154904B2 (de) | Temperaturkompensierte Bezugsgleichspannungsquelle | |
| DE2400219A1 (de) | Elektronischer thermostat | |
| DE69327938T2 (de) | Belastungsprüfschaltung für eine integrierte Schaltung mit On-Chip Spannungsabwärtswandler | |
| DE3881934T2 (de) | Differenzverstärker mit symmetrischen Ausgang. | |
| JPS587926A (ja) | ジヨセフソン電源回路 | |
| DE102012215272A1 (de) | Temperaturauswerteschaltung | |
| DE69430508T2 (de) | Hitzdraht Luftdurchflussmesser | |
| DE2941870C2 (de) | Logikschaltung mit einem Strommodlogikkreis | |
| DE3003123C2 (ja) | ||
| DE2919297A1 (de) | Symmetrierverstaerker | |
| DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
| DE68923334T2 (de) | Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln. | |
| DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
| DE10047620B4 (de) | Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip | |
| DE102012219027B4 (de) | Treiberschaltungen für lichtemittierende Elemente |