JPS5882332A - 通信制御処理方式 - Google Patents

通信制御処理方式

Info

Publication number
JPS5882332A
JPS5882332A JP18065481A JP18065481A JPS5882332A JP S5882332 A JPS5882332 A JP S5882332A JP 18065481 A JP18065481 A JP 18065481A JP 18065481 A JP18065481 A JP 18065481A JP S5882332 A JPS5882332 A JP S5882332A
Authority
JP
Japan
Prior art keywords
input
write command
data
command
special write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18065481A
Other languages
English (en)
Other versions
JPH0126102B2 (ja
Inventor
Masao Ikegami
池上 雅雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP18065481A priority Critical patent/JPS5882332A/ja
Publication of JPS5882332A publication Critical patent/JPS5882332A/ja
Publication of JPH0126102B2 publication Critical patent/JPH0126102B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は通信制御処理方式、特に例えばR5232Cシ
リアルインタフエースの如きシリアルインタフェースを
介して本体装置と入出力装置とのデータ転送を行うシス
テムにおいて、本体袋f 側からのデータ送出途中に入
力されるデータを受信可能とする特殊々入出力コマンド
と該入出カシマントの処理部とを設け、簡易な制御によ
り送信中に発生した入力データを読み取ることができる
ようにした通信制御処理方式に関するものである。
一般に、データ処理を行う本体装置と入出力装置間にお
いて、 R8232Cシリアルインタフエースの如きシ
リアルインタフェースを介してデータ転送を行う場合、
送信制御と受信制御とを全く独立に処理する全2重通信
方式か、または送信制御と受信制御とを同時には処理す
ることができない半2重通信方式が用いられている。前
者の全2重通信方式によれば、送信制御が複雑となるば
かりではなく、送信側と受信側との同期を意識して処理
しなければならなくなり、制御部の処理部が増大して全
体的に高価になるという欠点がある。また、後者の半2
重通信方式の場合、送信が完了するまで入出力装置から
のデータを受信することはできないので、送信中に発生
した入力データを直ちに検出して処理することができな
いという欠点を有する。
第1図は従来の全2重通信方式の例についての説明図、
第2図は第1図図示方式によるデータ転送側タイムチャ
ートを示す。図中、1はデータ処理装置、2はメモリ、
3は通信制御部、4け入力制御部、5は出力制御部、6
は送信装置、7は受信装置、8は入出力装置を表わす。
第1図において、データ処理装置1から入出力装置8へ
のデータ転送を行う場合には、通信制御部3を起動し、
その中の出力制御部の制御のもとに送信装置6f介して
、例えば113232Cインタフエースを用いデータを
送信する。入出力装置t 8からのデータの入力は、受
信装置7を介して、通信制御部3の入力制御部4の制御
のもとになされる。
上記出力制御部5による送信制御と入力制御部4による
受信制御とは全く独立に行われるので、全2重通信方式
においては、例えば第2図図示の如く、送信データ9の
データ転送と受(B−データ1゜のデータ転送が同時に
なされることもある。従って、例えば入出力要求元の処
理の一貫性を維持するために、送信側と受信側との同期
ヲ監視する必要が生じるなど、制御が複雑化することと
なる。
そこで、従来簡単な制御のもとに送信処理等を行おうと
するシステムにおいては、例えば第1図図示の如き全2
重通倍を何い得る接続構成をとっている場合であっても
、以下の如(処理するようにされていた。
第3図は従来のライトコマンド処理説明図を示す。入出
力装置への出力を行う場合、出力要求元はライトコマン
ドラ組み込んだチャネル・コマンド・ワード(ccw)
を作成し、スタート■10(SIO)命令を発行する。
8IO命令か発行されることにより、CCWO中の入出
力コマンドの実行がなされるが、ライトコマンドについ
ては、例えば第3図図示の如(処理される。ます、送受
信装置のコントロール・レジスタをセットすることによ
り、送信割込みを許可すると共に、受信割込みを禁止す
る。次にメインメモリ上のライトデータな1バイト取り
出し送信レジスタにセットして、送信終了の割込みを待
つ。割込みが発生したならば、ステータスφレジスタを
チェックして正常な送旧割込みであるか否かを判定する
。正常な送信割込みでない場合にはエラー処理を行う。
正常な割込みであることを確認できたならば、次の1パ
イ)Y送信レジスタにセットし、データの送信を行う。
同僚に処理を繰り返し、全データについての送信が終了
したならば、ライトコマンドの処理を終了する。以上の
如くライトコマンドの処理中には、受信割込みは強制的
に禁止の状態に設定されるので、データの送信と受信と
が同時になされることはなく、制御が単純化される。し
かし、データ送信中に発生した入力データを検出して読
み取ることができないという欠点ヲ有することとなる。
本発明は旧fii12の点の解決を図り、%殊な入出力
コマンドを設けることによって、簡易な制御のもとに送
信中のデータ受信を処理できるような通信制御処理方式
を提供することを目的としている。
そのため、本発明の通信制御処理方式は、入出力コマン
ドを実行することによりシリアルインタフェースを用い
て本体装置と入出力装置とのデータ転送を行う通信制御
処理方式において、上記人出力コマンドの1つとして特
殊ライトコマンドを設けると共に、該特殊ライトコマン
ドが発行されることにより起動され、当該特殊ライトコ
マンドによって指定された複数バイト数を上記入出力装
置に送信すると共に、該送信中に送信先である上記入出
力装置からの入力データが検出された場合に当該送信動
作を中止し、現処理中の当該特殊ライトコマンドに連鎖
された次の入出力コマンドの実行に制#を移行するよう
処理する特殊ライトコマンド処理部を設け、上記特殊ラ
イトコマンドの発行によって送信中の受信を可能とした
ことを%徴としている。以下図面を参照しつつ説明する
第4図は本発明の一実施例購成乞示す。図中、符号1.
2.8は第1図に対応し、11は入出力要求を発するデ
ータ処理部、12はスター目10(SIO) 命令、1
3はチャネル・アドレス・ワード(CAW)、14はチ
ャネル・コマンド・ワード(CCW)、14−1は特殊
ライトコマンド、15はライトデータ、16はリードバ
ッファ、17は入出力制御部、18は特殊ライトコマン
ド処理部、19はリードコマンド処理部、20はデータ
バス、21はシリアルインタフェース制御841部、2
2は送信レジスタ、23はコントロール・レジスタ、2
4はステータス・レジスタ、25は受信レジスタ、26
はデコーダ、27はコントロールi15.28ハ割込み
制御部、29は入カデータ検出郡、30はデータのパラ
レル/シリアル変換を行う並直変侠部、31はデータの
シリアル/パラレル変換を行う置皿変換部、32はアド
レス・バス、33は割込み要求線、34は制御信号線を
表わす。
データ処理部11が起動されると、データ処理部11を
構成するマクロ命令群が定められた順序に従ってメモリ
2からデータ処理装置1へ読み出され、マクロ命令の解
釈が行われた後に、該マクロ命令実行のためマイクロモ
ジュールが呼び出され、所定のゲート制御がなされる。
マイクロモジュールの実行が終了すると、順次データ処
理部11の次のマクロ命令が読み出され、解釈・実行が
行われる。
データ処理装置1に接続されている入出力装置8に対す
るオペレーションは、S工0命令によってなされる。S
IO命令は、例えは第5図図示の如きフォーマソトヲ持
ち、マクロ命令の4Lr別を示すマクロ・コードと入出
力装置アドレス情報とからなる。マクロ・コードが解釈
されて、当該マクロ命令がSIO命令であることが認知
されると、入出力制御部17であるマイクロモジー−ル
が呼び出され実行される。入出力制御部17は、入出力
要求の内容yccW14によって認知し、処理する。C
CW14は入出力動作の内容を指定する一連の入出力コ
マンドからなるものであるが、これはメモリ2の固定番
地(例えばゼロ番地)に設定されたCAW13からポイ
ントされる。なおρCWI 4はSIO命令12の発行
に先立ち、データ処理部11によって作成され、またそ
の先頭アドレスはデータ処理部11によってCAW13
に格納される。
本発明においては、入出力コマンドの1つとして、特殊
ライトコマンド14−1か設けられる。
特殊ライトコ′マント14−1は、例えば第6図図示の
如く、コマンド・コードCC、データアドレスDA、フ
ラグF1およびバイト・カウントBCの要素で構成され
、従来から存在する一般の入出力コマンドと同様な形式
をもつが、コマンド・コードCCについては、特殊ライ
トコマンドであることを示す新たなコードが割当てられ
る。なお、コマンド・コードCCは実現すべき動作の種
類を指定するものであり、データ・アドレスDAは入出
力装置への出力コマンドであれば、ライトデータ15即
ち出力データが格納されているメモリアドレス、入力コ
マンドであれば、リードバッファ16即ち入力データを
格納すべきメモリアドレスを指定するものである。また
、フラグFはコマンドを実行する際゛の付加的な開側1
’l#報を指定するものであり、例えば当該コマンドに
引き続いて実行すべき次のコマンドの有無を指定するコ
マンド連鎖フラグその他からなる。バイト・カウントB
Cは入出力データのバイト数を指定するものである。
特に、データ処理部11は上記フラグF内のコマンド連
鎖フラグを操作することによって、一度の8IO命令1
2の発行で複数のコマンドを連続して実行すべきことを
指示することができる。
入出力制御部17がCCW14のコマンドを読み出して
、コマンド・コードを解釈した結果、そのコマンドが特
殊ライトコマンド14−1であれば、特殊ライトコマン
ド処理部18によってそのコマンドを後ニ詳述する如く
、実行処理する。コマンド・コードが例えばリードコマ
ンドを示していれば、従来同様リードコマンド処理部1
9によって入力処理を実行する。
特殊ライトコマンド処理部18またはリードコマンド処
理部19等による入出力装置8へのデータ出力または入
出力装置8からのデータ入力は、シリアルインタフェー
ス制御部21を介して行われる。シリアルインタフェー
ス制御部21の送信レジスタ22は、送信時の出力デー
タをセットするためのものである。
コントロール・レジスタ23は、各種制御情報の設定に
用いられる。ステータス−レジスタ24は、内部状態や
割込み要因を表示するためのものである。受信レジスタ
25け、入出力装+t sからの入力データがセットさ
れるレジスタである。デコーダ26はアドレス・バス3
2のアドレス情報に従ってレジスタ類の選択等を行う。
コントロール部27は、コントロール−レジスタ23を
参照し、送信レジスタ22のデータを並直変換部30に
よってパラ1/ル/シリアル変換して該データ全入出力
装祷8に転送する制御を行ったり、逆に入力データを置
皿変換部31によってシリアル、/パラレル変換し、受
信レジスタ25にセットする制御を行う。また、入出力
動作の結果等をステータス・レジスタ24にセットする
。データ処理m & 1への入出力割込みは、割込み制
御部28により、割込み要求線33に割込み信号を出力
することによって行われる。割込みは、制御イg号線3
40制御信号によって、データ送出が完了したのを確認
したとき、また入力データ検出g29が入力データを検
出したときなどに、コントロール−レジスタ23の状態
が割込み許可となっていることを条件として行われる。
次に具体例に基づいて特殊ライトコマンドの処理につい
て説明する。第7図は特殊ライトコマンドを含むCCW
の例、第8図は第7図図示CCWについての処理説明図
、第9図は本発明に係るデータ転送側タイムチャートを
示す。
第4図において、データ処理部11が、第7図図示の如
きCCW14’を指定して、SIO命令12を発行した
とする。第7図図示CCW14’は、特殊ライトコマン
ド14−1とリードコマンド14−2とからなり、特殊
ライトコマンド14−1は、データ・アドレスDAおよ
びバイト・カウントBeによって、先頭アドレスが#A
番地でL1バイトのライトデータ15を出力すべきこと
を示している。また、リードコマンド14−2は、先頭
アドレスが#B番地でL2バイトのリードバッファ16
にデータを入力すべきことを示している。フラグFは、
特殊ライトコマンド14−1についてはコマンド連鎖有
りとされ、リードコマンド14−2についてはコマンド
連鎖無しとされている。従って、リードコマンド14−
2の処理が終了すれば、CCW14’の処理がすべて終
了することとなる。
以上のよりなCCW14’の先頭アドレスがCA Wl
 3に格納されて、SIO命令12が発行されると、入
出力制御部17が起動される。入出力制御部17は固定
番地にあるCAW13からCCW14’のアドレスを得
て、先頭のコマンドについてのコマンド拳コードCCの
解釈を行う。解釈の結果、コマンドが特殊ライトコマン
ド14−1であることがわかれば、特殊ライトコマンド
処理部18f呼び出す。
特殊ライトコマンド処理部18は以下に第8図を参照し
つつ説明する如く動作し、特殊ライトコマンド14−1
の処理を行う。
マス、シリアルインタフェース制御部21のコントロー
ルφレジスタ23を操作して、第8図処理■および■に
おいて、送信割込みfO−r能な状態にすると共に、受
信割込みについても可能な状態にセットする。
次に、第8図図示■の処理において、特殊ライトコマン
ド14−1のデータ・アビレフ01部f参照して、ライ
トデータ15のアドレスを求め、ライトデータ15の峡
初の1バイトをメモリ2から読み出して送信レジスタ2
2にセットする。送信レジスタ22にセットされたデー
タは、コントロール部27の制御のもとに、並直変換部
30を介して、入出力装置8へ転送されることとなる。
次に特殊ライトコマンド処理部18は、第8図処理のに
おいて、特殊ライトコマンド14−1のバイト・カウン
トBe−(i−[照し、バイト・カウントBCによって
指定された全データについて送信が終了したか否か全判
定する。全データについての処理がまだ終っていない場
合には、割込み待ちの状態に入る(第8図図示■)。
割込みが発生(第8図図示■)したならば、第8図処理
■において、ステータス・レジスタ24を多照し割込み
要因を調べて、受信割込みであるか否かを判定する。そ
の結果割込みが受信割込みでない場合には、第8図処理
■によってステータス・レジスタ24に調べて、割込み
が送信終了によって発生したものかどうか判定する。送
信割込みでもなかった場合には、エラー処理を行う(第
8図処理0)。送信割込みである場合には、捷だ第8図
処理0に戻り、ライトデータ15の次の1バイトについ
て同様に処理を繰返す。刷込みがすべて送信割込みであ
り、特殊ライトコマンド14−1のバイト・カウントB
Cで示さtl、るL1バイトのデータについて全部活1
ぎし終つケならば、特殊ライトコマンド14−1の処理
全終了しく第8図処理0)、フラグFによってコマンド
連鎖が指定されているか否かf調べて、次のコマンドの
処理に移る。
上記送信中に割込みが発生して、第8図処理0゛で割込
みを判定した結果、その割込みが受信割込みであること
が検出されたならば、それは入出力装置8からの人力デ
ータがあったことを意味するので、ライトデータ15の
送信処理ケその時点で直ちに中止し、以下の如く処理す
る。
第8図処理0において、コントロール・レジスタ23を
操作し、送信割込みを禁止の状態にして、特殊ライトコ
マンド14−1を終結する。特殊ライトコマンド14−
1でコマンド連鎖が指定されているので、引き続いて次
のコマンドであるリードコマンド14−2が実行される
こととなる。すなわち、入出力制御部17は次のコマン
ド・コードCCを解釈し、リードコマンド処胛部19f
呼び出すことと々る(第8図図示0)。
第8図処理Oにおいて、リードコマンド処叶部19け、
シリアルインタフェース制御部21の受信レジスタ25
から1バイトの受信ブータラ読み出し、それをリードコ
マンド14−2のデータやアドレスDAで指定されたリ
ードバッファ16に格納する。
次に第8図処理0において、全ブータラ受信したかどう
かを判定する。リードコマンド14−2のバイト・カラ
ン)BCで指定されたバイト故だけ読み取っていない場
合であって、受信データがストップコードで々い場合に
は、全データの受信は終了していないことになるので、
割込み待ちの状態に入る(第8図図示[相])。
割込みが発生(第8図図示[相])したならば、第8図
処理Oにおいて、ステータス・レジスタ24を参照して
、割込み要因が受信によるものかどうかf調べる。割込
みが受1H割込みでない場合には、エラー処理がなされ
る(第8図図示0)。
割込みがデータ受信によるものである場合には、第8図
処理0に戻り、受信レジスタ25のブータラリートバッ
ファ16内の次のバイト位1礎に格納する。
以上の処理を全データの受信が確認されるまで繰返シ、
リードコマンド14−2で指定されたバイト・カウント
BCだけデータを読み取るかストップ・コードを読み取
って、全データの受信が確認されたならば、受信可0目
状帳を解いてコマンドを終結する。リードコマンド14
−2はコマンド連鎖を指定していないので、CCvV1
4’についての処理がすへて終了することとなる。
以上の如く処理されるので、特殊ライトコマンド14−
1によってデータを送1ぎ中に、入力データが検出され
ると、受信割込みが発生し、第9図図示の々口〈送信処
理をその時点で中止して未送信データについてはその1
まとし、次のコマンドであるリードコマンドによって直
ちにデータの受信を行うことができるようになる。
以上説明した如く本発明によれば、従来の全2重通信方
式による煩雑な制御を行うことなく、送信中に入力され
る入力データを受信することが可能とがる。特に送信中
に入出力装・従が異常状vMを検出し先場合等のように
、優先度の非常に高いメソセージをデータ・匹理装7に
1市知しなU1才りばなら々いような通信システムにお
いては、大きな効果を発揮する。
【図面の簡単な説明】
第1図は従来の全2重通信方式の例(rついての説明図
、第2図は第8図図示0式によるデータ転送例タイムチ
ャート1,1↓3図は従来のライトコマンド処理説明図
、第4図は本発明の一実施例構成、第5図はスタート■
10命竹のフォーマツ)?1説開園、第6図は特殊ライ
トコマンドのフォーマット例説明図、第7図は特殊ライ
トコマンドを含むCCWの例、第8図は第7図図示CC
Wについての処理説明図、第9図は本発明に係るデータ
転送側タイムチャートを示す。 図中、1はデータ処理袋f*、2けメモリ、8け入出力
装置、11けデータ処理部、12けSIO命令、14は
CCW、14−1は特殊ライトコマンド、17は入出力
制御部、18は特殊ライトコマンド処理部、21けシリ
アルインタフェース制御部、22は送信レジスタ、23
けコントロール−レジスタ、24はステータスφレジス
タ、25は受信レジスタ、27はコントロール部、28
け割込み制御部、29け入カデータ検出部f表わす。 特許出願人 ユーザツク這子工業株代会社代理人弁理士
 森 1) 寛(外1名)9 ″l’3m

Claims (1)

    【特許請求の範囲】
  1. 入出力コマンドを実行することによりシリアルインタフ
    ェースを用いて本体装置と入出力装置とのデータ転送を
    行う通信制御処理方式において、上記入出力コマンドの
    1つとして特殊ライトコマンドを設けると共に、該特殊
    ライトコマンドが発行されることにより起動され、当該
    特殊ライトコマンドによって指定された複数バイト数を
    上記入出力装置に送信すると共に、該送信中に送信先で
    ある上記入出力装置からの入力データが検出された場合
    に当該送信動作を中止し、現処理中の当該特殊ライトコ
    マンドに連鎖された次の入出力コマンドの実行に制御を
    移行するよう処理する特殊ライトコマンド処理部を設け
    、上記特殊ライトコマンドの発行によって送信中の受信
    を可能としたことを特徴とする通信制御処理方式。
JP18065481A 1981-11-11 1981-11-11 通信制御処理方式 Granted JPS5882332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18065481A JPS5882332A (ja) 1981-11-11 1981-11-11 通信制御処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18065481A JPS5882332A (ja) 1981-11-11 1981-11-11 通信制御処理方式

Publications (2)

Publication Number Publication Date
JPS5882332A true JPS5882332A (ja) 1983-05-17
JPH0126102B2 JPH0126102B2 (ja) 1989-05-22

Family

ID=16086976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18065481A Granted JPS5882332A (ja) 1981-11-11 1981-11-11 通信制御処理方式

Country Status (1)

Country Link
JP (1) JPS5882332A (ja)

Also Published As

Publication number Publication date
JPH0126102B2 (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
US4860244A (en) Buffer system for input/output portion of digital data processing system
US4737932A (en) Processor
US6782439B2 (en) Bus system and execution scheduling method for access commands thereof
US5961614A (en) System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
US5206935A (en) Apparatus and method for fast i/o data transfer in an intelligent cell
JPS5882332A (ja) 通信制御処理方式
JPS5833970B2 (ja) プロセッサ間通信方式
JPS6049350B2 (ja) デ−タバス制御方式
JPH11252150A (ja) ネットワーク接続装置、及びネットワーク接続制御方法
JPS634216B2 (ja)
JPH0425581B2 (ja)
SU1221656A1 (ru) Многоканальное устройство управлени обменом информацией между ЭВМ
JPS638506B2 (ja)
JPH0249584B2 (ja)
JPH0511339B2 (ja)
JPH0769886B2 (ja) バス上に接続された装置間の通信方式
JPH04155488A (ja) Icカードの通信システム
JPS61264829A (ja) ネツトワ−ク制御装置の割込み制御方式
JPS6127790B2 (ja)
JPS60248049A (ja) 全二重通信制御方式
JPS61239329A (ja) サービス処理装置起動制御装置
JPH08101810A (ja) バス制御方法
JPS58105321A (ja) 周辺制御装置
WO1982000374A1 (en) Input/output processor and method of communication for data processing system
JPS5936282B2 (ja) 周辺装置制御器