JPS5883388A - ダイナミツク記憶装置 - Google Patents
ダイナミツク記憶装置Info
- Publication number
- JPS5883388A JPS5883388A JP56181526A JP18152681A JPS5883388A JP S5883388 A JPS5883388 A JP S5883388A JP 56181526 A JP56181526 A JP 56181526A JP 18152681 A JP18152681 A JP 18152681A JP S5883388 A JPS5883388 A JP S5883388A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- dummy
- memory
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体記憶装置としてコンテンｔを情報蓄積手
段に用−るダイナミック記憶装置に関する。
段に用−るダイナミック記憶装置に関する。
半導体記憶装置の中で、１ビツト当）１対のＭ２Ｓ）ラ
ンジスタとコンデンサを使用するダイナミック記憶装置
は集積＆を高めるのに最も適した記憶装置である。
ンジスタとコンデンサを使用するダイナミック記憶装置
は集積＆を高めるのに最も適した記憶装置である。
ところでコンデンサを情報蓄積手段に用いるこのダイナ
ミッタ記憶装置は、上述したように高集積化には適して
−るが、１メモリセル当りの情報蓄積レベルが量論こと
からソフトエラーを犯しゃす論と−う開運も同時に抱え
てｐる。
ミッタ記憶装置は、上述したように高集積化には適して
−るが、１メモリセル当りの情報蓄積レベルが量論こと
からソフトエラーを犯しゃす論と−う開運も同時に抱え
てｐる。
な禽ツフトエラーとは、半導体基板中に生成された少数
キャリアがアルファ線等の放射線の影響によ！データラ
イン、センスアンプあるいはメモ！セルコンデンを等の
拡散領ｋＲＫｆｌれ込むことによ）生じる電位変動によ
って記憶装置の誤動作を引き起すと＾う現象でＴｏｎ、
特にダイナミック記憶装置ＩＩｃお−てはこの問題が深
刻である。
キャリアがアルファ線等の放射線の影響によ！データラ
イン、センスアンプあるいはメモ！セルコンデンを等の
拡散領ｋＲＫｆｌれ込むことによ）生じる電位変動によ
って記憶装置の誤動作を引き起すと＾う現象でＴｏｎ、
特にダイナミック記憶装置ＩＩｃお−てはこの問題が深
刻である。
ζζに、従来のツフートエラ一対策としてｌ） 半導体
デツプＯ，，Ｉ：ｌｃコーディング物質を塗布すること
によシ外来の放射線ｔ−迩断する。
デツプＯ，，Ｉ：ｌｃコーディング物質を塗布すること
によシ外来の放射線ｔ−迩断する。
２） 第１図に示すようにワードライン１、データライ
ン２、センスアンプ３およびメモリセル４で構成される
周知のダイナミック記憶装置の基本装−において、半導
体基板中に生成された少数キャリアがセンスアンプ３に
接続されるデータライン２に対しできるだけ均等に流れ
込むよう、例えば第２図に示すようにデータライｙ２の
配列ｒｒｒｐ返し配列としてこれらデータライン２同士
を互−に近づける。
ン２、センスアンプ３およびメモリセル４で構成される
周知のダイナミック記憶装置の基本装−において、半導
体基板中に生成された少数キャリアがセンスアンプ３に
接続されるデータライン２に対しできるだけ均等に流れ
込むよう、例えば第２図に示すようにデータライｙ２の
配列ｒｒｒｐ返し配列としてこれらデータライン２同士
を互−に近づける。
等々の方法がとられていたが、いずれにしろいまだ十分
とｒｉｖ−えなかり次。
とｒｉｖ−えなかり次。
すなわち、上記１）、の対策をとりたとしても実際に半
導体チップ内部に存在する放射線源の影響によりて前述
した少数キャリアの拡散領域への流呑込みが生じ、また
上記２）、の対策をとり九としてもメモリセル４のうち
いずれか１つのメモリセルコンデンサに少数キャリアが
流ｎ込んだときにはこれによって生じる電位変動を抑え
ることはできない、なお、上記２）、の対策ｔとる場合
、通常は第８１Ｉ［示すようにデータライン２の一部毎
にワードライｙ５で結ばれ前記メモリセル４と同−構Ｊ
ＩＥをとるダミーセル６ａｔ−各１つ設ケ該ダミーセル
６＆のコンデンサにも同等の少数キャリアを流入される
仁とにようて上述した電位変動を補償すべく配慮がなさ
れることが多いが、このダ１−セル６畠から離れた位ｔ
にあるメモリセルのゴンデンｔに少数キャリアが流れ込
んだ場合にはそれでもなお少数キャリアの流入に不均衡
が生じ、結果的にソフトエラーを犯す確率も高μ。
導体チップ内部に存在する放射線源の影響によりて前述
した少数キャリアの拡散領域への流呑込みが生じ、また
上記２）、の対策をとり九としてもメモリセル４のうち
いずれか１つのメモリセルコンデンサに少数キャリアが
流ｎ込んだときにはこれによって生じる電位変動を抑え
ることはできない、なお、上記２）、の対策ｔとる場合
、通常は第８１Ｉ［示すようにデータライン２の一部毎
にワードライｙ５で結ばれ前記メモリセル４と同−構Ｊ
ＩＥをとるダミーセル６ａｔ−各１つ設ケ該ダミーセル
６＆のコンデンサにも同等の少数キャリアを流入される
仁とにようて上述した電位変動を補償すべく配慮がなさ
れることが多いが、このダ１−セル６畠から離れた位ｔ
にあるメモリセルのゴンデンｔに少数キャリアが流れ込
んだ場合にはそれでもなお少数キャリアの流入に不均衡
が生じ、結果的にソフトエラーを犯す確率も高μ。
本発明は上記実情に鑑みてなされたものであり、ダミー
セルを各データライン毎に複数個分割して配設すること
により少数キャリアがメモリセルのコンデンサ部分に流
入して引き起こす電位変動を平均的に補償し、ソフトエ
ラーの発生を未然に防止するダイナミック記憶装置を提
供するものである。
セルを各データライン毎に複数個分割して配設すること
により少数キャリアがメモリセルのコンデンサ部分に流
入して引き起こす電位変動を平均的に補償し、ソフトエ
ラーの発生を未然に防止するダイナミック記憶装置を提
供するものである。
以下、本発明に係るダイナミック記憶装置につめて添＃
図両の実施例管参照し、詳細に説明する。
図両の実施例管参照し、詳細に説明する。
菖４１１は本発明に係るダイナミック記憶装置の一実施
例を示すものであり、この実施例装置は折り返し配列と
したデータラインの各データライン毎にそれぞれ適宜に
離間して３つのダミーセル６ｂを配設して６る。また各
データライン毎に配設するこれら３つのダミーセル６ｂ
のコンデンサの総容量は、従来のダイナミック記憶装置
におｐて各データライン２毎に１つ設けられたダミーセ
ル６＆（第３図参照）のコンデンサの容量と等しくなる
よう設定している。なお第４図におｈて、先の第１図〜
第３図に示したライン、セルまたはアンブト同一のライ
ン、セルまたはアンプには同一の脅号の付して示してお
り、重複する説明は省略する。
例を示すものであり、この実施例装置は折り返し配列と
したデータラインの各データライン毎にそれぞれ適宜に
離間して３つのダミーセル６ｂを配設して６る。また各
データライン毎に配設するこれら３つのダミーセル６ｂ
のコンデンサの総容量は、従来のダイナミック記憶装置
におｐて各データライン２毎に１つ設けられたダミーセ
ル６＆（第３図参照）のコンデンサの容量と等しくなる
よう設定している。なお第４図におｈて、先の第１図〜
第３図に示したライン、セルまたはアンブト同一のライ
ン、セルまたはアンプには同一の脅号の付して示してお
り、重複する説明は省略する。
さて、ダイナミック記憶装置をこのような構成とするこ
とにより、半導体基板中に生成された少数キャリアがメ
モリセル４のうちいずれか１つに流入した場合、該少数
キャリアが流入したメモリセルと同一データラインに配
設された３つのダミーセル６ｂに対しても該少数キャリ
アが流入し九メモリセルの最寄シのダミーセルから順に
、また総量として該１つのメモリセルに流入した量とほ
ぼ同等量の少数キャリアが流入することになる。
とにより、半導体基板中に生成された少数キャリアがメ
モリセル４のうちいずれか１つに流入した場合、該少数
キャリアが流入したメモリセルと同一データラインに配
設された３つのダミーセル６ｂに対しても該少数キャリ
アが流入し九メモリセルの最寄シのダミーセルから順に
、また総量として該１つのメモリセルに流入した量とほ
ぼ同等量の少数キャリアが流入することになる。
すなわち、メモリセル４の１つに流入する少数キャリア
の量と上記３つのダミーセル６ｂにそれぞれ流入する少
数キャリアの総量とは完全に同量とはな）難いがまた大
きくくい違うとｉうようなこともなくなる。この結果、
メモリセル４のコンデｙｔｓ分に少数キャリアが流入す
ることによって引き起こされる電位変動は＾かなる場合
においても最小限に食止められ、ソフトエラーのエラー
率も大＠に改善される。
の量と上記３つのダミーセル６ｂにそれぞれ流入する少
数キャリアの総量とは完全に同量とはな）難いがまた大
きくくい違うとｉうようなこともなくなる。この結果、
メモリセル４のコンデｙｔｓ分に少数キャリアが流入す
ることによって引き起こされる電位変動は＾かなる場合
においても最小限に食止められ、ソフトエラーのエラー
率も大＠に改善される。
なお、不発＃ｉに係るダイナミック記憶）置において各
チータライン毎に配設されるダミーセルの数は任意であ
り、１つのデータラインにおける各ダミ〜ヤルのコンデ
ンサの総容量が１つのメモリセルのコンデンサに流入す
る少数キャリアの量と同等量の少数キャリア’ｋＲ入さ
せ得る容量でさえ６ｆ’Ｌｔｆ、同一データラインに配
設される各メモリセルとダミーセルとがおよそ平均して
近傍した位置関係となるような適宜な数に分割すること
ができる。
チータライン毎に配設されるダミーセルの数は任意であ
り、１つのデータラインにおける各ダミ〜ヤルのコンデ
ンサの総容量が１つのメモリセルのコンデンサに流入す
る少数キャリアの量と同等量の少数キャリア’ｋＲ入さ
せ得る容量でさえ６ｆ’Ｌｔｆ、同一データラインに配
設される各メモリセルとダミーセルとがおよそ平均して
近傍した位置関係となるような適宜な数に分割すること
ができる。
また、第４図に示した実施例装置は、少数キャリアがデ
ータライン２に流入した場合においても有効にソフトエ
ラーの発生を防止し得るよう第２図または第３図に示し
たようなデータライン２’を折り返し配列としたタイプ
の装置に本発明に係るダイナミック記憶装置を適用した
ものであるが、この本発明に係るダイナミック記憶装置
が第１図に示した構成を有する装置についても同様に適
用でさるものであることは勿論である。
ータライン２に流入した場合においても有効にソフトエ
ラーの発生を防止し得るよう第２図または第３図に示し
たようなデータライン２’を折り返し配列としたタイプ
の装置に本発明に係るダイナミック記憶装置を適用した
ものであるが、この本発明に係るダイナミック記憶装置
が第１図に示した構成を有する装置についても同様に適
用でさるものであることは勿論である。
以上説明したように、本発明に係るダイナミック記憶装
置によ扛ばソフトエラーのエラー率が大幅（二改善され
、またこれにより、記憶されるデータの信頼性も著しく
向上する。したがって高集積化に最も適するというダイ
ナミック記憶装置本来の特徴とも相まって、小型ながら
集積性、信頼性共に優ｎた記憶装置を実現することがで
きる。
置によ扛ばソフトエラーのエラー率が大幅（二改善され
、またこれにより、記憶されるデータの信頼性も著しく
向上する。したがって高集積化に最も適するというダイ
ナミック記憶装置本来の特徴とも相まって、小型ながら
集積性、信頼性共に優ｎた記憶装置を実現することがで
きる。
第１図〜第３図はそ扛ぞｎ従来のダイナミック記憶装置
構成を示す図、第４図は本発明に係るダイナミック記憶
装置の一実施例構成を示す図である。 １・・・ワードライン、２・・・データライン、３＝−
センスアンプ、４−・メモリセル、５−・ダミーセルワ
ードライン、６ａ、６ｂ−ダミーセル。 第１図 第２図 第３図 第４図
構成を示す図、第４図は本発明に係るダイナミック記憶
装置の一実施例構成を示す図である。 １・・・ワードライン、２・・・データライン、３＝−
センスアンプ、４−・メモリセル、５−・ダミーセルワ
ードライン、６ａ、６ｂ−ダミーセル。 第１図 第２図 第３図 第４図
Claims (1)
- 行列状に形成された複数のワードラインとデーｐ’ｙイ
ｙとをＭＯＳ）ランジスタとコンデンサトで構成される
メモリセルをそれぞれ介して各交差させ、かつ前記デー
タライン毎に前記メモリセルと同一構成を有するダミー
セルを設けたダイナミック記憶装置にお−て、″前記ダ
ミーセルを前記データライン毎に複数箇所分割して配設
し、半導体基板中に生成された少数キャリアがりかなる
位置にあるメモリセルのコンデンサに流入してもこれに
よりて引き起こされる電位変動を平均的に補償するよう
にしたことｔ＊黴とするダイナミック記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181526A JPS5883388A (ja) | 1981-11-12 | 1981-11-12 | ダイナミツク記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181526A JPS5883388A (ja) | 1981-11-12 | 1981-11-12 | ダイナミツク記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5883388A true JPS5883388A (ja) | 1983-05-19 |
Family
ID=16102301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181526A Pending JPS5883388A (ja) | 1981-11-12 | 1981-11-12 | ダイナミツク記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147594A (ja) * | 1989-11-01 | 1991-06-24 | N M B Semiconductor:Kk | 半導体記憶装置 |
-
1981
- 1981-11-12 JP JP56181526A patent/JPS5883388A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147594A (ja) * | 1989-11-01 | 1991-06-24 | N M B Semiconductor:Kk | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416734A (en) | Bit line structure for semiconductor memory device | |
| US4922459A (en) | Dynamic semiconductor memory device | |
| US6377504B1 (en) | High-density memory utilizing multiplexers to reduce bit line pitch constraints | |
| US20130083591A1 (en) | Alternating Wordline Connection in 8T Cells for Improving Resiliency to Multi-Bit SER Upsets | |
| US4596001A (en) | Block-divided semiconductor memory device | |
| US6034879A (en) | Twisted line techniques for multi-gigabit dynamic random access memories | |
| US5159572A (en) | DRAM architecture having distributed address decoding and timing control | |
| US5091887A (en) | Dynamic semiconductor memory device | |
| US5012447A (en) | Bit line structure for a dynamic type semiconductor memory device | |
| JP3397499B2 (ja) | 半導体記憶装置 | |
| US6856559B2 (en) | Semiconductor memory device | |
| JPH10313101A (ja) | 半導体記憶装置 | |
| JP3281304B2 (ja) | 半導体集積回路装置 | |
| JP3237971B2 (ja) | 半導体記憶装置 | |
| US5375097A (en) | Segmented bus architecture for improving speed in integrated circuit memories | |
| US6975552B2 (en) | Hybrid open and folded digit line architecture | |
| US5101377A (en) | Semiconductor memory device | |
| JPS5883388A (ja) | ダイナミツク記憶装置 | |
| US6548903B2 (en) | Semiconductor integrated circuit | |
| US5680355A (en) | Semiconductor storage apparatus | |
| US7569889B2 (en) | Memory integrated circuit, in particular an SRAM memory integrated circuit, and corresponding fabrication process | |
| US5644527A (en) | Semiconductor memory device | |
| KR100200497B1 (ko) | 반도체 메모리장치 | |
| JP3256620B2 (ja) | 半導体記憶装置 | |
| JPS63292489A (ja) | ダイナミツクｒａｍ |