JPS5885533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5885533A JPS5885533A JP56184570A JP18457081A JPS5885533A JP S5885533 A JPS5885533 A JP S5885533A JP 56184570 A JP56184570 A JP 56184570A JP 18457081 A JP18457081 A JP 18457081A JP S5885533 A JPS5885533 A JP S5885533A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- etching
- image
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は半導体装置の製造方法に係り、特に１ぐライエ
ノチング工程のインライン検査方法に関する。
ノチング工程のインライン検査方法に関する。
（２）技術の背景
半導体装置がＬ Ｓ Ｉ 、超ＬＳＩとますまず高密度
化し高集積化するに伴い、製造工程のインライン化に適
した反応性スパッタエツチング（リアクティブ・スパッ
タエツチング）法等のドライエ。
化し高集積化するに伴い、製造工程のインライン化に適
した反応性スパッタエツチング（リアクティブ・スパッ
タエツチング）法等のドライエ。
チング（乾式エツチング）法が導入されて、半導体装置
の製造工程のインライン化が進められている。
の製造工程のインライン化が進められている。
（３）従来技術と問題点
とごろがドライエツチングを終了した被処理試料の検査
工程は従来より作業者か顕微鏡で丹念に被処理試料面を
観蟇し、エノヂングの残渣やオーバーエッチの有無等を
調べるという、高度に熟練した作業者による目視検査に
よらざるを得なかった。そのため−ト述の如くドライエ
ツチング工程自体はインライン化し得ても、その検査工
程はインライン化することかできず、従って半導体装置
の製造工程の完全なインライン化を妨げていた。
工程は従来より作業者か顕微鏡で丹念に被処理試料面を
観蟇し、エノヂングの残渣やオーバーエッチの有無等を
調べるという、高度に熟練した作業者による目視検査に
よらざるを得なかった。そのため−ト述の如くドライエ
ツチング工程自体はインライン化し得ても、その検査工
程はインライン化することかできず、従って半導体装置
の製造工程の完全なインライン化を妨げていた。
（４） 発明の目的
本発明の目的は」二記問題点を解消して、ドライエツチ
ング後の被処理試料の検査をインライン処理可能ならし
める半導体装置の製造方法を提供することにある。
ング後の被処理試料の検査をインライン処理可能ならし
める半導体装置の製造方法を提供することにある。
（５）発明の構成
本発明の特徴は、被処理試料にドライエツチング処理を
施した後、前記被処理試料を大気中に取り出すに先立ち
、前記被処理試料の被処理面に電子線を照射して発生せ
しめた二次電子と特性Ｘ線を検知し、得られた二次電子
線像と特性Ｘ線像とを用いて、前記被処理試料面上に形
成されたパターンを検査する工程を含むことにある。
施した後、前記被処理試料を大気中に取り出すに先立ち
、前記被処理試料の被処理面に電子線を照射して発生せ
しめた二次電子と特性Ｘ線を検知し、得られた二次電子
線像と特性Ｘ線像とを用いて、前記被処理試料面上に形
成されたパターンを検査する工程を含むことにある。
以下本発明の一実施例を図面により説明する。
第１図〜第５図は上記一実施例を示す図で、第１図は上
記一実施例に用いたドライエツチング装置の要部正面図
、第２図〜第５図は上記一実施例の効果を説明するため
の要部断面図及び曲線図である。
記一実施例に用いたドライエツチング装置の要部正面図
、第２図〜第５図は上記一実施例の効果を説明するため
の要部断面図及び曲線図である。
上記第１図において、■はエツチング室でドライエツチ
ング装置の本体、２は被処理試料を装填するだめの装填
器、３は装填器２とエツチング室１とを連結する連結器
、４はエツチング室ｌと次段の装置または外部とを連結
する連結器、５はドライエツチングを施した被処理試料
の検査装置、６は第２のエツチング室である。上記中検
査装置６は走査型電子顕微鏡（ＳＥＭ３及び電子線マイ
クロアナライザ（ＥＰＭＡ）とから構成されている。
ング装置の本体、２は被処理試料を装填するだめの装填
器、３は装填器２とエツチング室１とを連結する連結器
、４はエツチング室ｌと次段の装置または外部とを連結
する連結器、５はドライエツチングを施した被処理試料
の検査装置、６は第２のエツチング室である。上記中検
査装置６は走査型電子顕微鏡（ＳＥＭ３及び電子線マイ
クロアナライザ（ＥＰＭＡ）とから構成されている。
次に」１記ドライエツチング装置ににる本実施例のドラ
イエツチング及び被処理試料の検査方法について説明す
る。
イエツチング及び被処理試料の検査方法について説明す
る。
まずシリコン（Ｓｉ）基板等の被処理試料（図示せず）
を収容したカセットと呼ばれる専用の容器を、上記装填
器２に装着し、連結器３を経て被処理試料の３ｉ基板を
エツチング室１内に入れる。
を収容したカセットと呼ばれる専用の容器を、上記装填
器２に装着し、連結器３を経て被処理試料の３ｉ基板を
エツチング室１内に入れる。
次いでこの３ｉ基板にリアクティブ・スパッタエツチン
グ法等の所望のドライエツチング処理を施す。かくして
所定のパターンが形成されたＳｉ基板は、次に連結器４
に送られる。本実施例のドライエツチング装置において
は、この連結器４は検査室を兼ねるよう構成され、ここ
でＳｉ、ｌ板表面に形成されたパターンを検査する。
グ法等の所望のドライエツチング処理を施す。かくして
所定のパターンが形成されたＳｉ基板は、次に連結器４
に送られる。本実施例のドライエツチング装置において
は、この連結器４は検査室を兼ねるよう構成され、ここ
でＳｉ、ｌ板表面に形成されたパターンを検査する。
上記連結器４内はエツチング室１と同様に真空に保たれ
、Ｓｉ基板を人気にさらさないようにしである。この連
結器４内の所定位置に前記Ｓｉ基板を静置し、連結器４
上部に設けられた検査装置５より微小スポット状の電子
線によりＳｉ基板のパターンを形成した表面を走査する
。このように電子線の照射を受けるとＳｉ基板表面から
は表面の状態に応した二次電子及びＸ線が発生ずる。こ
れらを上記検査装置６を構成するＳＥＭ及びＥＰＭＡに
よりそれぞれ検出し、ＳＥＭ、ＥＰＭＡのモニタ画面上
に二次電子線像、Ｘ線像を互いに対応させて描かせる。
、Ｓｉ基板を人気にさらさないようにしである。この連
結器４内の所定位置に前記Ｓｉ基板を静置し、連結器４
上部に設けられた検査装置５より微小スポット状の電子
線によりＳｉ基板のパターンを形成した表面を走査する
。このように電子線の照射を受けるとＳｉ基板表面から
は表面の状態に応した二次電子及びＸ線が発生ずる。こ
れらを上記検査装置６を構成するＳＥＭ及びＥＰＭＡに
よりそれぞれ検出し、ＳＥＭ、ＥＰＭＡのモニタ画面上
に二次電子線像、Ｘ線像を互いに対応させて描かせる。
上記ＳＥＭのモニタ画面上に描出された二次電子線像を
標準のパターンやドライエツチングのマスクに用いたホ
トレジスト膜等と比較することにより、Ｓｉ基板表面に
形成されたパターンの平面像の良否即ちパターンの線幅
や直線性等を検査することができる。一方ＥＰＭＡのモ
ニタ画面上に描出されたＸ線像からは、上記二次電子線
像と対応することにより、パターン各部のエツチングの
残渣やオーバーエツチングの有無を検出することが出来
る。
標準のパターンやドライエツチングのマスクに用いたホ
トレジスト膜等と比較することにより、Ｓｉ基板表面に
形成されたパターンの平面像の良否即ちパターンの線幅
や直線性等を検査することができる。一方ＥＰＭＡのモ
ニタ画面上に描出されたＸ線像からは、上記二次電子線
像と対応することにより、パターン各部のエツチングの
残渣やオーバーエツチングの有無を検出することが出来
る。
この検査方法を第２図〜第５図を用いて説明する。第２
図＋ａｌ 〜（Ｃ１及び第４図＋ａ＋ 、 （ｂｌ
は５１基板ｌＩ上にアルミニゆム（ＡＩ）よりなる配線
を形成する例を、ドライエツチングが進行する順に示す
要部断面図で、第３図及び第５図は上記各状態に対応し
て描いたホトレジスト膜１４のパターンエツジ部（図の
矢印で示す位置）のＸ線スペクトラムを示す曲線図であ
る。第２図［ａｌはエツチング開始前の状態で、１．１
はＳｉ基板、１２はＳ１基板１１表面を被覆する二酸化
シリコン（Ｓｉｎ、）Ｉ！、１３はアルミニウム（ＡＩ
）ＩＩＩ、Ｉ４は所定のパターンに従って形成されたホ
トレジスト膜である。この状態にお）ＪるＸ線スペクト
ラムは、図の曲線２１（実線）に見られる如＜ＡＩを示
すスペクトルが強く現われる。次にエツチングが進行し
、同図（ｂｌに見られる如＜ＡＩ層１３の厚さが減じる
と、Ｘ線スペクトルは曲線２２（破線）のようにＡ１の
スペクトルが弱くなり、かわって３ｉのスペクトルが強
くなる。更にエツチングが進行しＳｉ基板表面が露出す
るようになると、曲線２３（一点鎖線）のようにＡ１の
スペクトルはいっそう弱まり、Ｓｊのスペクトルが非常
に強くなる。
図＋ａｌ 〜（Ｃ１及び第４図＋ａ＋ 、 （ｂｌ
は５１基板ｌＩ上にアルミニゆム（ＡＩ）よりなる配線
を形成する例を、ドライエツチングが進行する順に示す
要部断面図で、第３図及び第５図は上記各状態に対応し
て描いたホトレジスト膜１４のパターンエツジ部（図の
矢印で示す位置）のＸ線スペクトラムを示す曲線図であ
る。第２図［ａｌはエツチング開始前の状態で、１．１
はＳｉ基板、１２はＳ１基板１１表面を被覆する二酸化
シリコン（Ｓｉｎ、）Ｉ！、１３はアルミニウム（ＡＩ
）ＩＩＩ、Ｉ４は所定のパターンに従って形成されたホ
トレジスト膜である。この状態にお）ＪるＸ線スペクト
ラムは、図の曲線２１（実線）に見られる如＜ＡＩを示
すスペクトルが強く現われる。次にエツチングが進行し
、同図（ｂｌに見られる如＜ＡＩ層１３の厚さが減じる
と、Ｘ線スペクトルは曲線２２（破線）のようにＡ１の
スペクトルが弱くなり、かわって３ｉのスペクトルが強
くなる。更にエツチングが進行しＳｉ基板表面が露出す
るようになると、曲線２３（一点鎖線）のようにＡ１の
スペクトルはいっそう弱まり、Ｓｊのスペクトルが非常
に強くなる。
第４図ｔａ） 、 （ｂ）は前記第２図ｔｃ）の細部を
強調して示す要部断面図で、同図［ａ）はほぼホトレジ
スト膜１４のパターンに従ってＡｌｐＨ３が工・ノチン
グされた状態、同図（ｂ）はＡｌ１１３がオーバーエッ
チされた状態を示す。第５図の曲線２４（一点鎖線）２
曲線２５（二点鎖線）はそれぞれ上記第４図（ａｌ、
（ｂ）に対応する。第４図（ａ）ではパターンエ・ノジ
部にＡ１が存在するので、曲線２４のスペクトルは八１
が強＜Ｓｉは弱い。これに対し第４図（ｂ）に見られる
ようにエツチングが過剰になる。と、Ｘ線スペクトルは
曲線２５のように八ｌが弱まりＳｉが強くなる。
強調して示す要部断面図で、同図［ａ）はほぼホトレジ
スト膜１４のパターンに従ってＡｌｐＨ３が工・ノチン
グされた状態、同図（ｂ）はＡｌ１１３がオーバーエッ
チされた状態を示す。第５図の曲線２４（一点鎖線）２
曲線２５（二点鎖線）はそれぞれ上記第４図（ａｌ、
（ｂ）に対応する。第４図（ａ）ではパターンエ・ノジ
部にＡ１が存在するので、曲線２４のスペクトルは八１
が強＜Ｓｉは弱い。これに対し第４図（ｂ）に見られる
ようにエツチングが過剰になる。と、Ｘ線スペクトルは
曲線２５のように八ｌが弱まりＳｉが強くなる。
このように電子線を照射し、発生ずる特性Ｘ線を位置に
対応して検知することにより、その場所の表面の材質と
その膜厚を知ることができる。なお３ｉ０．Ｒｇに電子
線を照射した場合には、Ｓｉが検出される旨説明したが
、これは上記検出法ではＳｉｎ、の二つの構成要素の内
、３ｉは明確に検知出来るのに対し、０．は殆ど検知出
来ないためである。
対応して検知することにより、その場所の表面の材質と
その膜厚を知ることができる。なお３ｉ０．Ｒｇに電子
線を照射した場合には、Ｓｉが検出される旨説明したが
、これは上記検出法ではＳｉｎ、の二つの構成要素の内
、３ｉは明確に検知出来るのに対し、０．は殆ど検知出
来ないためである。
本実施例ではこれを利用して、前述の如く連結器４にお
いて被処理試料の３ｉ基板に電子線を照射し、発生する
二次電子と特性Ｘ線を検出することにより、被処理試料
表面に形成されたパターンの寸法やエツチングの過不足
等を検出する。この結果は直ちにフィードバンクされ、
第２のエツチング室６で当該試料に追加エツチングを施
すこと及びそのエツチング量を決定することや、当該試
料に引き続く被処理試料のエツチング量を調節するなど
、インライン処理によりドライエツチングを適切に制御
することか可能となる。しかもＡＩのように一旦空気に
さらすと表面の状態が変化してしまい、エツチング処理
がしにくくなるものであっても、本実施例の検査方法は
ドライエツチング処理を施した後、被処理試料を大気中
に取り出すことなく真空中において実施することができ
るので、エツチング処理を追加することが容易である。
いて被処理試料の３ｉ基板に電子線を照射し、発生する
二次電子と特性Ｘ線を検出することにより、被処理試料
表面に形成されたパターンの寸法やエツチングの過不足
等を検出する。この結果は直ちにフィードバンクされ、
第２のエツチング室６で当該試料に追加エツチングを施
すこと及びそのエツチング量を決定することや、当該試
料に引き続く被処理試料のエツチング量を調節するなど
、インライン処理によりドライエツチングを適切に制御
することか可能となる。しかもＡＩのように一旦空気に
さらすと表面の状態が変化してしまい、エツチング処理
がしにくくなるものであっても、本実施例の検査方法は
ドライエツチング処理を施した後、被処理試料を大気中
に取り出すことなく真空中において実施することができ
るので、エツチング処理を追加することが容易である。
本発明は上記一実施例に限定されるものではなく、更に
種々変形して実施し得る。
種々変形して実施し得る。
例えば上記一実施例では検査装置としてＳＥＭとＥＰＭ
Ａを用いたが、これに変えて電子銃−個と電子線検出器
とＸ線検出器とからなる専用の検査装置を製作して使用
してもよいことは勿論である。
Ａを用いたが、これに変えて電子銃−個と電子線検出器
とＸ線検出器とからなる専用の検査装置を製作して使用
してもよいことは勿論である。
また本発明はＡＩのエツチングのみならす、通常実施さ
れる他のいかなる材料のドライエ・ノチングの検査にも
実施し得る。
れる他のいかなる材料のドライエ・ノチングの検査にも
実施し得る。
以上説明した如く本発明によれば、ドライエツチング後
の検査工程をインライン化することが可能となり、半導
体装置の製造工程をインライン化が容易になる。また本
発明では一連の工程を真空中で一貫して行うため、被処
理試料を常に清浄に保ことが出来、製造工程が安定する
。更にエツチング結果が望ましくない場合には、その不
良モードに対応して検査装置から直ちにエツチング条件
の補正、変更、追加等のフィードパ・ツクが可能である
。
の検査工程をインライン化することが可能となり、半導
体装置の製造工程をインライン化が容易になる。また本
発明では一連の工程を真空中で一貫して行うため、被処
理試料を常に清浄に保ことが出来、製造工程が安定する
。更にエツチング結果が望ましくない場合には、その不
良モードに対応して検査装置から直ちにエツチング条件
の補正、変更、追加等のフィードパ・ツクが可能である
。
／
第１図は本発明の半導体装置の製造方法の一実施例を、
使用した製造装置と共に説明するための正面図、第２図
〜第５図は本実施例の検査方法を説明するための図で、
第２図及び＠４図は被処理試料の検査対象位置の状態を
示す要部断面図、第３図及び第４図は検出されたＸＩｔ
Ｑスベク１ラムを上記検査対象位置の状態に対応して描
いである。 図において、１はエツチング室、５は検査装置、１１は
半導体基板、１２はＳｉｎ、膜、Ｉ３は被処理膜のＡ１
層、１４はホトレジスト膜、２１〜２５はＸ線ス／θ 第３図 −〉玉子ル代゛（にｅＶ） 落 ５ 図 □エネル”Ｊ’ （ＫｅＶ）
使用した製造装置と共に説明するための正面図、第２図
〜第５図は本実施例の検査方法を説明するための図で、
第２図及び＠４図は被処理試料の検査対象位置の状態を
示す要部断面図、第３図及び第４図は検出されたＸＩｔ
Ｑスベク１ラムを上記検査対象位置の状態に対応して描
いである。 図において、１はエツチング室、５は検査装置、１１は
半導体基板、１２はＳｉｎ、膜、Ｉ３は被処理膜のＡ１
層、１４はホトレジスト膜、２１〜２５はＸ線ス／θ 第３図 −〉玉子ル代゛（にｅＶ） 落 ５ 図 □エネル”Ｊ’ （ＫｅＶ）
Claims (1)
- 被処理試料の被処理面にドライエツチング法により所定
のパターンを形成するに際し、被処理試料にドライエツ
チング処理を施した後、前記被処理試料を人気中に取り
出すに先立ち、前記被処理試料の被処理面に電子線を照
射して発生せしめた二次電子と特性Ｘ線を検知し、得ら
れた二次電子線像と特性Ｘ線像とを用いて、前記被処理
試料面上に形成されたパターンを検査する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184570A JPS5885533A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184570A JPS5885533A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885533A true JPS5885533A (ja) | 1983-05-21 |
Family
ID=16155512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184570A Pending JPS5885533A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251392A (ja) * | 1992-03-05 | 1993-09-28 | Nec Kyushu Ltd | 反応性イオンエッチング装置 |
| WO2025074555A1 (ja) * | 2023-10-05 | 2025-04-10 | 株式会社日立ハイテク | 半導体デバイス製造システム、製造方法、およびサーバ |
-
1981
- 1981-11-17 JP JP56184570A patent/JPS5885533A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251392A (ja) * | 1992-03-05 | 1993-09-28 | Nec Kyushu Ltd | 反応性イオンエッチング装置 |
| WO2025074555A1 (ja) * | 2023-10-05 | 2025-04-10 | 株式会社日立ハイテク | 半導体デバイス製造システム、製造方法、およびサーバ |
| JPWO2025074555A1 (ja) * | 2023-10-05 | 2025-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6047083A (en) | Method of and apparatus for pattern inspection | |
| JP4601295B2 (ja) | コンタクト開口の製造を監視して検査する方法 | |
| KR100447713B1 (ko) | 시료의 주사상을 나타내는 방법 및 그 장치 | |
| US5783366A (en) | Method for eliminating charging of photoresist on specimens during scanning electron microscope examination | |
| EP0237220B1 (en) | Method and apparatus for forming a film | |
| JP2005286161A (ja) | 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法 | |
| JP2004022318A (ja) | 透過型電子顕微鏡装置および試料解析方法 | |
| US6723650B1 (en) | TEM sample preparation using transparent defect protective coating | |
| JPH08327514A (ja) | 透過電子顕微鏡用試料の作製方法及びその装置 | |
| US20040084622A1 (en) | Specimen current mapper | |
| US8242443B2 (en) | Semiconductor device inspection apparatus | |
| US6274393B1 (en) | Method for measuring submicron images | |
| JP2000164715A (ja) | コンタクトホール検査用標準試料、その製造方法およびコンタクトホール検査方法 | |
| JP3041405B2 (ja) | ミクロ断面観察方法 | |
| JP2992682B2 (ja) | 集積回路の断面観察方法 | |
| JPS6293934A (ja) | 検査装置 | |
| JP2900380B2 (ja) | 半導体装置の製造方法 | |
| JP2003066118A (ja) | 半導体装置の故障解析方法 | |
| JP2000055841A (ja) | Ｘ線分析方法 | |
| Muller et al. | Defect studies on single and bilayer resist systems | |
| JPS61125034A (ja) | 検査方法および検査装置 | |
| JPH09321114A (ja) | 半導体素子製造方法 | |
| JP3243822B2 (ja) | マスクの検査方法及びレチクル・マスク | |
| JPS5931038A (ja) | 半導体装置の構造解析方法 | |
| JP2003066117A (ja) | 半導体装置の故障解析方法 |