JPS5886524A - Exposure time storage device of ttl reflected-light measuring type camera - Google Patents

Exposure time storage device of ttl reflected-light measuring type camera

Info

Publication number
JPS5886524A
JPS5886524A JP18472381A JP18472381A JPS5886524A JP S5886524 A JPS5886524 A JP S5886524A JP 18472381 A JP18472381 A JP 18472381A JP 18472381 A JP18472381 A JP 18472381A JP S5886524 A JPS5886524 A JP S5886524A
Authority
JP
Japan
Prior art keywords
output
ttl
circuit
shutter
exposure time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18472381A
Other languages
Japanese (ja)
Other versions
JPH0319532B2 (en
Inventor
Kazunori Mizogami
溝上 和紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, Olympus Optical Co Ltd filed Critical Olympus Corp
Priority to JP18472381A priority Critical patent/JPS5886524A/en
Publication of JPS5886524A publication Critical patent/JPS5886524A/en
Publication of JPH0319532B2 publication Critical patent/JPH0319532B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/08Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
    • G03B7/091Digital circuits
    • G03B7/093Digital circuits for control of exposure time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

PURPOSE:To store the exposure time of a TTL reflected light measuring type camera by selectively counting a clock of frequency corresponding to the exposure time obtained by APEX arithmetic prior to shutter releasing operation. CONSTITUTION:Before shutter releasing operation, exposure time is calculated by APEX basis through an operational amplifier 8 where the photoelectric converting element 9 for light metering and diode 10 for logarithmic conversion of a viewfinder system are connected, an A/D converting circuit 11, etc., to control a multiplexer 15 through a latch circuit 12. Then, a clock of high frequency varying with the quantity of photodetected light is selected. This clock is counted by a binary counter 58 through an inverter 59 which generates a high level output during TTL exposure through an optical converting element 32 for TTL reflected light metering after the shutter releasing operation and an AND gate 24 which is closed by an AND gate 56, etc. Then, the exposure time of a TTL reflected light metering type camera obtained by the counter 58 is stored in a latch circuit 54 to perform exposure time control, etc., repeatedly.

Description

【発明の詳細な説明】 本発明はT′rL反射測光式カメラの露出時間記憶装置
、詳しくは、撮影レンズを透過しシャンター幕面および
フィルム面で反射した被写体光を測光し一1同測光出力
が適正値になったときシャッターを閉じるようにするT
TL反射測光式カメラにおいて、露出時間を記憶させる
ようにした露出時間記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an exposure time storage device for a T'rL reflection metering camera, and more specifically, the present invention is an exposure time storage device for a T'rL reflection metering camera. T to close the shutter when the value reaches the appropriate value.
The present invention relates to an exposure time storage device for storing exposure time in a TL reflection photometry camera.

絞り優先の記憶測光方式の一眼レフレックスカメラにお
いては、一般に、撮影レンズを透過した。被写体光がフ
ァインダー内の測光用光電変換素子によって測光される
と、同測光出力はシャッターレリーズに先立って露出時
間、即ち(シャッター秒時にアペックス演算され、対数
圧縮された情報値のま〜功つンタに記憶される。そして
、この記憶値はシャッターレリーズ時に対数伸張されて
取り出されるので、このとき実時間に変換されたシャッ
ター秒時が得られることになる。
In a single-lens reflex camera with an aperture-priority storage metering system, the light is generally transmitted through the photographic lens. When the subject light is measured by the photoelectric conversion element for photometry in the viewfinder, the photometry output is calculated based on the exposure time, that is, the apex calculation is performed at the shutter time, and the information value is logarithmically compressed before the shutter release. Since this stored value is logarithmically expanded and retrieved when the shutter is released, the shutter seconds converted to real time are obtained at this time.

ところで、この記憶測光式カメラを□用いて、例えば、
被写体の明るさが時間の経過と共に素早く変化している
、速度変化のある被写体を撮影しようとする場合、測光
値が記憶された時点とシャッターレリーズが行なわれる
時点とでは被写体の明るさが異なるので上記記憶された
測光値は実際のものとは異なることになり、従って、適
正なレヤッター秒時が得られない。
By the way, using this memory metering camera, for example,
If you are trying to photograph a subject whose brightness changes quickly over time or whose speed changes, the brightness of the subject will be different between the time the photometric value is stored and the time the shutter release is performed. The stored photometric value will be different from the actual one, and therefore, an appropriate layer time cannot be obtained.

これに対し、いわゆるTTLダイレクト測光方式の一眼
レフレックスカメラ、即ち、TTL反射測光式カメラは
、シャッターレリーズが行なわれると、撮影レンズを透
過し、シャッターレリーズによって走行開始したシャッ
ター先幕の前面および同先幕の走行により露呈したフィ
ルム面で反射した被写体光が測光用光電変換素子によっ
て測光されるようになっていて、この測光出力は即時処
理されてシャッター後幕を制御する信号とされるので、
シャッターが開いている間の被写体の明るさに正確に対
応して適正なシャッター秒時が得られる。従って、近年
は、記憶測光式カメラに代って、上記TTL反射測光式
カメラが多く用いられるようになってきている。
On the other hand, in a single-lens reflex camera using the so-called TTL direct metering method, that is, a TTL reflection metering camera, when the shutter release is performed, the light passes through the photographic lens, and the front side of the shutter front curtain that started traveling by the shutter release and the same The light from the subject reflected on the film surface exposed by the movement of the front curtain is measured by a photoelectric conversion element for photometry, and this photometry output is immediately processed and used as a signal to control the rear curtain of the shutter.
An appropriate shutter speed can be obtained by accurately responding to the brightness of the subject while the shutter is open. Therefore, in recent years, the above-mentioned TTL reflection photometry type cameras have been increasingly used in place of memory photometry type cameras.

しかし、上記記憶測光式カメラの場合、一度記憶したシ
ャッター秒時で何枚でも写真撮影できるので、例えば、
人物や風景など静止した被写体を撮影画面内の構図を変
えて撮影したい場合に便利であり、このようなことは、
従来、上記TTL反射測光式カメラで行なうことは極め
て難がしいこととされていた。つまり、上記TTL反射
測光式カメラでシャッター秒時を記憶させようとすると
、この種カメラには、シャッターレリーズ前にアペック
ス演算されたシャッター秒時を記憶する機能がないので
、まず、実露出時のシャッター秒時を記憶させることが
考えられるが、この場合、シャッター秒時はアペックス
演算された対数圧縮値ではなく、これを対数伸張した/
2000〜数十秒の実時間を扱うことになるので、膨大
なカウンタおよびレジスタを必要とし、またこれに付設
されるシャッター秒時再生回路もかなり大きな規模にな
りてしまう。しかも、例えば、/2000秒の高速秒時
を、ある程度の精度で記憶させるに必要な周波数のクロ
ックパルスで計数した場合、同一周波数のクロックパル
スで数十秒の低速秒時をも計数するようにすると、カウ
ンタが膨大になるばかりでなく、シャッター秒時の変化
に応じてその記憶精度が指数関数的に変化していくこと
になるので実用的ではなく、従って従来、この種の記憶
式カメラは製品化もなされていない。1 本発明の目的は、上記の点に鑑み、シャッターレリーズ
に先立ってアペックス演算された露出時間に応じてクロ
ックパルスの周波数を選択して切換えるようにすると共
に、TTL反射測光出カによって制御されるシャッター
の開いている時間、上記周波数のクロックパルスを計数
し、クロックパルスの周波数情報とその計数情報とkよ
ってシ“ヤッター秒時を記憶するようにした、TTL反
射  ゛測光式カメラの露出時間記憶装置を提供するに
ある。
However, in the case of the above-mentioned memory metering camera, you can take as many pictures as you like with the shutter speed once memorized, so for example,
This is useful when you want to take a photo of a still subject such as a person or landscape by changing the composition within the shooting screen.
Conventionally, it has been considered extremely difficult to perform this with the above-mentioned TTL reflection photometry camera. In other words, when trying to memorize the shutter time with the above-mentioned TTL reflection metering camera, this type of camera does not have a function to store the shutter time calculated by Apex before the shutter release. It is possible to memorize the shutter time, but in this case, the shutter time is not the logarithmically compressed value calculated by Apex, but the logarithmically expanded /
Since real time of 2,000 to several tens of seconds is handled, a huge number of counters and registers are required, and the shutter time reproducing circuit attached thereto also becomes quite large in scale. Moreover, if, for example, high-speed seconds of /2000 seconds are counted using clock pulses of a frequency necessary to memorize them with a certain degree of accuracy, then slow seconds of several tens of seconds can also be counted using clock pulses of the same frequency. This would not only result in a huge number of counters, but also the memory accuracy would change exponentially as the shutter time changed, making it impractical. It has not been commercialized. 1 In view of the above points, it is an object of the present invention to select and switch the frequency of the clock pulse according to the exposure time calculated by Apex prior to shutter release, and to control the clock pulse frequency by the TTL reflection photometry output. Exposure time memory for photometric cameras, which counts the shutter open time and clock pulses of the above frequency, and stores the shutter seconds based on the frequency information of the clock pulses, the counting information, and k. We are in the process of providing equipment.

以下、本発明を図示の実施例に基いて説明する。Hereinafter, the present invention will be explained based on illustrated embodiments.

第1図は本発明の一実施例を示すTTL反射測光式カメ
ラの露出時間記憶装置の電気回路図である。演算増幅器
(以下、オペアンプという)1の非反転入力端子は、基
準電圧VRが印加される端子2に接続されていると共に
、直列に接続されたフィルム感度設定用可変抵抗3.絞
り設定用可変抵抗4および定電流器5を介して接地され
ている。
FIG. 1 is an electrical circuit diagram of an exposure time storage device of a TTL reflection metering camera showing an embodiment of the present invention. A non-inverting input terminal of an operational amplifier (hereinafter referred to as an operational amplifier) 1 is connected to a terminal 2 to which a reference voltage VR is applied, and a variable resistor 3 for setting film sensitivity connected in series. It is grounded via an aperture setting variable resistor 4 and a constant current regulator 5.

絞り設定用可変抵抗4と定電流器5との接続点はPNP
型トランジスタ6のペースに接続サレ、同トランジスタ
6のエミッタは上記オペアンプ1の出力端子に接続され
ている。オペアンプ1の反転入力端子はトランジスタ6
のコレクタに接続され、同コレクタは抵抗7を介して接
地されている。このオペアンプ1の出力端子はオペアン
プ8の非反転入力端子に接続されている。オペアンプ8
の反転入力端子と非反転入力端子との間には、カメラの
ファインダー内に配設されたTTL開放測光用の光電変
換素子9噂がアノードを反転入力端子側に向けて接続さ
れている。また、このオペアンプ8の反転入力端子と出
力端子との間には、対数圧縮用ダイオード10がアノー
ドを反転入力端子側に向けて接続されている。このオペ
アンプ8の出力端子は、同オペアンプ8から出力される
アペックス演算されたシャッター秒時をディジタル値に
変換するためのA−D変換回路11に接続されている。
The connection point between the aperture setting variable resistor 4 and the constant current regulator 5 is PNP.
The emitter of the transistor 6 is connected to the output terminal of the operational amplifier 1. The inverting input terminal of operational amplifier 1 is transistor 6
, and the collector is grounded via a resistor 7. The output terminal of the operational amplifier 1 is connected to the non-inverting input terminal of the operational amplifier 8. operational amplifier 8
A photoelectric conversion element 9 for TTL open photometry disposed in the viewfinder of the camera is connected between the inverting input terminal and the non-inverting input terminal of the camera, with its anode facing toward the inverting input terminal. Further, a logarithmic compression diode 10 is connected between the inverting input terminal and the output terminal of the operational amplifier 8 with its anode facing toward the inverting input terminal. The output terminal of the operational amplifier 8 is connected to an A-D conversion circuit 11 for converting the apex-calculated shutter time output from the operational amplifier 8 into a digital value.

A−D変換回路11は第1の記憶回路を構成するラッチ
回路12に接続されており、同ラッチ回路12に4ピツ
トのA−D変換値が記憶されるようになっている。ラッ
チ回路12の出力端子は同ラッチ回路12からのバイナ
リ−信号を10進信号に変換するためのデコーダ13に
接続されている。デコーダ13はLED、、LCD等に
よりシャッター秒時を表示するための表示器14に接続
されている。
The AD conversion circuit 11 is connected to a latch circuit 12 constituting a first storage circuit, and the latch circuit 12 stores 4-pit AD conversion values. The output terminal of the latch circuit 12 is connected to a decoder 13 for converting the binary signal from the latch circuit 12 into a decimal signal. The decoder 13 is connected to a display 14 for displaying the shutter time using an LED, LCD, or the like.

また、上記ラッチ回路12の各ビットの出力端子は同ラ
ッチ回路12からの4ビツトのバイナリ゛−信号によっ
てクロックパルスの周波数を選択してその出力状態を切
換えるためのマルチプレクサ15に接続されている。基
準となるパルスは、直列に接続された3個のインバータ
17.18.19と、これらのインバータに並列に接続
された抵抗20と、インバータ17.18に並列なコン
デンサ21とから形成、された周知の基準パルス発生回
路22によつぞ作られるようになっている。同基準パル
ス発生回路22から発生する周波数fHzの基準パルス
の周期Tは、上記抵抗20の抵抗値をR2o、コンデン
サ21の容量をCH+とすると、Tex:C,、・R2
oである。この基準パルスがリップルカウンタ23に導
かれると、同リップルカウンタ23によって順次分周さ
れ、同リップルカウンタ23から上記マルチプレクサ1
5にロックパルスが導かれるようになってい、る。マル
チプレクサ15の出力端子はアンドグー・ト24の一方
の入力端子に接続されていて、上記ラッチ回路12の出
力によりて選択して取り出された周波数のクロックパル
スはアンドゲート24の上記入力端子に導かれるように
なっている。
The output terminal of each bit of the latch circuit 12 is connected to a multiplexer 15 for selecting the frequency of the clock pulse and switching its output state using a 4-bit binary signal from the latch circuit 12. The reference pulse is formed by three inverters 17, 18, 19 connected in series, a resistor 20 connected in parallel to these inverters, and a capacitor 21 in parallel to the inverters 17, 18. Each pulse is generated by a well-known reference pulse generation circuit 22. If the resistance value of the resistor 20 is R2o and the capacitance of the capacitor 21 is CH+, the period T of the reference pulse of frequency fHz generated from the reference pulse generation circuit 22 is Tex: C, .R2
It is o. When this reference pulse is led to the ripple counter 23, it is sequentially frequency-divided by the ripple counter 23, and from the ripple counter 23 to the multiplexer 1.
The lock pulse is guided to 5. The output terminal of the multiplexer 15 is connected to one input terminal of the AND gate 24, and the clock pulse of the frequency selected by the output of the latch circuit 12 is guided to the input terminal of the AND gate 24. It looks like this.

一方、基準電圧VRが印加される端子25に非反転入力
端子を接続したオペアンプ26の出力端子は、アナログ
スイッチ27を介してオペア・ンプ29の第1の非反転
入力端子に接続されていると共に、アナログスイッチ2
8を介してオペアンプ29の第2の非反転入力端子に接
続されている。オペアンプ29の反転入力端子と上記第
1の非反転入力端子との間には、撮影レンズ30および
実絞り31を透過しシャッター先幕面およびフィルム面
で反射した被写体光を受光するようにカメラ内に配置さ
れた、TTL反射測光用の光電変換素子32がアノード
を反転入力端子側に向けて接続されている。オペアンプ
29の第1の非反転入力端子に第1の積分力端子に第2
の積分コンデンサ34の一端が接続されており、これら
の積分コンデンサ33.34の他端は接地されている。
On the other hand, the output terminal of the operational amplifier 26 whose non-inverting input terminal is connected to the terminal 25 to which the reference voltage VR is applied is connected to the first non-inverting input terminal of the operational amplifier 29 via the analog switch 27. , analog switch 2
8 to the second non-inverting input terminal of the operational amplifier 29. A device is connected between the inverting input terminal of the operational amplifier 29 and the first non-inverting input terminal in the camera so as to receive the subject light transmitted through the photographing lens 30 and the real aperture 31 and reflected by the shutter front curtain surface and the film surface. A photoelectric conversion element 32 for TTL reflection photometry arranged in is connected with its anode facing the inverting input terminal side. The first non-inverting input terminal of the operational amplifier 29 is connected to the first integral force terminal.
One end of the integrating capacitor 34 is connected, and the other end of these integrating capacitors 33 and 34 is grounded.

また、第2の積分コンデンサ34の上記一端は対数伸張
角のNPN型トランジスタ35のコレクタに接続され、
同トランジスタ35のエミッタは接地されている。この
トランジスタ35のペースはD−A変換回路36の出力
端子に接続されている。
Further, the one end of the second integrating capacitor 34 is connected to the collector of an NPN type transistor 35 with a logarithmic expansion angle,
The emitter of the transistor 35 is grounded. A terminal of this transistor 35 is connected to an output terminal of a DA conversion circuit 36.

上記オペアンプ29の出力端子は同オペアンプ29、上
記オペアンプ26およびコンパレータを形成するオペア
ンプ37の各反転入力端子に接続されている。
The output terminal of the operational amplifier 29 is connected to each inverting input terminal of the operational amplifier 29, the operational amplifier 26, and an operational amplifier 37 forming a comparator.

オペアンプ37の非反転入力端子は、記憶後のシャッタ
ー秒時を補、正可能にするために設けられた補正用可変
抵抗38を介して上記基準電圧用端子25に接続されて
いると共に、定電流器39を介して接地されている。オ
ペアンプ37の出力端子はシャッター後幕制御用のマグ
ネット40を介して電源電圧vCCが印加される端子4
1に接続返れている。
The non-inverting input terminal of the operational amplifier 37 is connected to the reference voltage terminal 25 via a correction variable resistor 38 provided to enable correction of the shutter time after memorization, and is connected to the reference voltage terminal 25. It is grounded via a device 39. The output terminal of the operational amplifier 37 is a terminal 4 to which a power supply voltage vCC is applied via a magnet 40 for shutter rear curtain control.
I am able to connect back to 1.

他方、記憶測光を行なう場合に閉成するようにの走行開
始時に閉−成状態から開成するように操作されるトリガ
スイッチ43との各一端は共に、電源電圧Vccが印加
される端子44に接続され、各他端はアンドゲート45
の各入力端子に接続されている。
On the other hand, each end of the trigger switch 43 is connected to a terminal 44 to which a power supply voltage Vcc is applied. and each other end is an AND gate 45
connected to each input terminal.

−このアンドゲート45の叶カ端子は上記アナログスイ
ッチ280制御端子に接続されている。また、上記記憶
用スイッチ42の他端は、インバータ46を介してアン
トゲ−147の一方の入力端子に接続されている。と共
に、抵゛抗48を介して接地されており、上記トリガス
イッチ43の他端は、アンドゲート47の他方の入力端
子に接続されていると共に1、抵抗49を介して接地さ
れている。このアンドゲート47の出力端子は、上記ア
ナログスイッチ27の′制、脚端子に接続されていると
共に、アントゲp−)47の出力状態によって上記オペ
アンプ29の第1の非反転入力端子と第2の非反転入力
端子のいずれかを選択して切換えるように同オペアンプ
29に接続さiている。
- The leaf terminal of this AND gate 45 is connected to the analog switch 280 control terminal. Further, the other end of the memory switch 42 is connected to one input terminal of an analog game 147 via an inverter 46. The other end of the trigger switch 43 is connected to the other input terminal of the AND gate 47 and is also grounded via a resistor 49. The output terminal of the AND gate 47 is connected to the control and leg terminals of the analog switch 27, and is connected to the first non-inverting input terminal and the second input terminal of the operational amplifier 29 depending on the output state of the AND gate 47. It is connected to the same operational amplifier 29 so that one of the non-inverting input terminals can be selected and switched.

上記トリガスイッチ43と抵抗49との接続点はインバ
ータ55を介してアンドゲート56の一方の入力端子に
接続されていると共に、同インバータ55の出力端子は
さらにインバータ57を介してバイナリカウンタ58の
リセット端子に接続されている。上記アンドゲート56
の一方の入力端子には上記オペアンプ37の出力端子が
インバータ59を介して接続されている。アンドゲート
56の出力端子は前記アンドゲート24の他方の入力端
子に接続されている。このアンドゲート24の出力端子
はバイナリカウンタ58の入力端子に接続されていて、
シャッターが開いている時間内で前記マルチプレクサ1
5から導かれるクロックパル、スのパルス数がバイナリ
カウンタ58によってカウントされるようにな゛ってい
る。バイナリカウンタ58の出力端子は第2の記憶回路
を構成するラッチ回路54に4ビツトのバイナリ信号が
導かれるように接続されている。
The connection point between the trigger switch 43 and the resistor 49 is connected to one input terminal of an AND gate 56 via an inverter 55, and the output terminal of the inverter 55 is connected to a reset terminal of a binary counter 58 via an inverter 57. connected to the terminal. The above AND gate 56
The output terminal of the operational amplifier 37 is connected to one input terminal of the amplifier 37 via an inverter 59. The output terminal of the AND gate 56 is connected to the other input terminal of the AND gate 24. The output terminal of this AND gate 24 is connected to the input terminal of a binary counter 58,
said multiplexer 1 within the time that the shutter is open.
The number of clock pulses derived from 5 is counted by a binary counter 58. The output terminal of the binary counter 58 is connected to a latch circuit 54 constituting a second storage circuit so that a 4-bit binary signal is led thereto.

この;ツチ回路54にはナンドーゲニト50の出力端子
が接続されていて、同ナントゲートによってTTL反射
測光による露出終了時にラッチパルスが与4られるよう
Kなっている。即ち、ナントゲート50の第1の入力端
子には上記インバータ46の出力端子が接続、され、第
2の入力端子には上記オペアンプ37の出力端子が直接
接続され、また第3の入力端子には同オペアンプ37の
出力端子が、直列に接続した3個のインバータ51.5
2.53からなる遅延回路を介して接続されている。こ
のため、ラッチ回路54はバイナリカウンタ58からの
カウント数を、シャッターが閉じるときに4ビツトのバ
イナリ信号によっ゛て記憶するようになっている。
The output terminal of the NAND gate 50 is connected to this gate circuit 54, and the NAND gate is arranged so that a latch pulse is applied at the end of exposure by TTL reflection photometry. That is, the output terminal of the inverter 46 is connected to the first input terminal of the Nant gate 50, the output terminal of the operational amplifier 37 is directly connected to the second input terminal, and the output terminal of the operational amplifier 37 is directly connected to the third input terminal. The output terminal of the operational amplifier 37 connects to three inverters 51.5 connected in series.
They are connected via a delay circuit consisting of 2.53. Therefore, the latch circuit 54 stores the count from the binary counter 58 using a 4-bit binary signal when the shutter closes.

イ ラッチ回路54の各ピットの出力端子はD−A変換回路
36に接続されている。また、この゛D−A変換回路3
6には前記マルチプレクサ15に周波数選択信号を送出
している前記ラッチ回路12の各ビットの出力端子が接
続されている。このため、D−A、変換回路36に、ク
ロックパルスの周波数情報が4 ′ピットで、またクロ
ックパルスの計数情報が4ビツトでそれぞれ導かれると
、これにより、D−A変換回路36は上記周波数情報と
計数情報のバイナリ信号を8ビツト分のアナログ電圧に
変換して上記トランジスタ35のベースに送出するよう
になりている。
The output terminal of each pit of the iratch circuit 54 is connected to the DA conversion circuit 36. In addition, this DA conversion circuit 3
6 is connected to the output terminal of each bit of the latch circuit 12 which sends a frequency selection signal to the multiplexer 15. Therefore, when the clock pulse frequency information is guided to the DA converter circuit 36 by 4' pits and the clock pulse count information is guided by 4 bits, the D-A converter circuit 36 is guided to the above frequency. The binary signals of information and count information are converted into 8-bit analog voltages and sent to the base of the transistor 35.

上記ラッチ回路12にはオアデー) 60の出力端子が
接続されていて、同オアゲー)60の一方の入力端子に
、上記記憶′用スイッチ42に接続したインバータ46
の出力端子・かさらにインバータ62を介して接続され
ている。このオアデー) 60の他方の入力端子は、シ
ャッターレリーズ時に”ロー″レベル(以下、”L”レ
ベルという)から゛・・イ”レベル(以下、”H”レベ
ルという)に転じ、シャッター後幕の走行終了時に再び
”L”レベルになる信号Vsが印加される端子61に接
続されている。このだめ、ラッチ回路12は、記憶用ス
イッチ42が閉じられていないときにシャッターレリー
ズが行なわれると、このとき、オアゲート60からのラ
ッチ信号によってA−D変換回路11の出力を記憶する
ようになっている。
The latch circuit 12 is connected to an output terminal of an ORD 60, and one input terminal of the ORD 60 is connected to an inverter 46 connected to the memory switch 42.
The output terminal of the inverter 62 is further connected to the output terminal of the inverter 62 . At the time of shutter release, the other input terminal of 60 changes from "low" level (hereinafter referred to as "L" level) to "...I" level (hereinafter referred to as "H" level), and the second input terminal of The latch circuit 12 is connected to a terminal 61 to which a signal Vs that becomes "L" level again at the end of the run is applied.However, if the shutter release is performed while the memory switch 42 is not closed, the latch circuit 12 At this time, the output of the A/D conversion circuit 11 is stored by a latch signal from the OR gate 60.

次に、上記のように構成された。TTL反射測光式カメ
ラの露出時間記憶装置の動作を説明する。
It was then configured as described above. The operation of the exposure time storage device of a TTL reflection metering camera will be explained.

カメラの電源スィッチ(図示されず)を投入し、撮影レ
ンズを被写体に向けると、上記TTL開放測光用の光電
変換素子9には被写体の明るさに対応した光電流IpI
が流れる。こ\で、フィルム感度設定用可変抵抗3の抵
抗値をR3,絞り設定用可変抵抗4の抵抗値をR4,定
電流器5を流れる電流をIj+ r抵抗7の抵抗値をR
,、トランジスタ6の直流電流増幅率をhFEl同トラ
ンジ曳タロのペース・エミッタ接合逆方向飽和電流をI
sとすると、となる。オペアンプ8の出力電圧v2はA
−D変換回路11に導かれると、同変換回路11で4ビ
ツトのバイナリ信号に変換されたのちラッチ回路12に
導かれる。ラッチ回路12は、上記記憶用スイッチ42
が操作されずに開いている状態では、オアゲ−)60か
ら導かれる信号が”L”レベルであるので、このときA
−D変換回路11の出力をそのま\デコーダ13に送出
しており、とのため、表示器14により、上記光電変換
素子9の受光量に応じてシャッター秒時がIEvのステ
ップで表示される。また、このラッチ回路12を通じた
A−D変換回路11の出力は、マルチプレクサ15に導
かれて、シャッター秒時の、アペックス値Tυに応じて
マルチプレクサ15より適宜の周波数のクロックパルス
をW生するようにしていると共に、D−A変換回路36
にも導かれている。
When the camera's power switch (not shown) is turned on and the photographing lens is directed toward the subject, the photoelectric conversion element 9 for TTL open metering receives a photocurrent IpI corresponding to the brightness of the subject.
flows. Here, the resistance value of the variable resistor 3 for film sensitivity setting is R3, the resistance value of the variable resistor 4 for aperture setting is R4, the current flowing through the constant current regulator 5 is Ij + r, and the resistance value of resistor 7 is R.
,, the DC current amplification factor of transistor 6 is hFEl, and the pace-emitter junction reverse saturation current of transistor 6 is I.
If it is s, then it becomes. The output voltage v2 of the operational amplifier 8 is A
When guided to the -D conversion circuit 11, the signal is converted into a 4-bit binary signal by the same conversion circuit 11, and then guided to the latch circuit 12. The latch circuit 12 includes the memory switch 42
When the A is open without being operated, the signal led from the OR game) 60 is at the "L" level, so at this time the A
-The output of the D conversion circuit 11 is sent as is to the decoder 13, so the display 14 displays the shutter time in steps of IEv according to the amount of light received by the photoelectric conversion element 9. . Further, the output of the A-D converter circuit 11 through this latch circuit 12 is led to a multiplexer 15, and the multiplexer 15 generates a clock pulse of an appropriate frequency according to the apex value Tυ at the shutter time. At the same time, the D-A conversion circuit 36
I am also guided by

記憶測光を行なわない通常の撮影の場合には、上記記憶
用スイッチ42は開いており、また、シャッター基が巻
上げられた状態では上記トリガスイッチ43は閉じてい
るので、このとき、アンドゲート47の出力は”H″し
、ベル、アンドゲート45の出力は′L”レベルである
。従って、このとき、アンドゲート47の”H”レベル
の出力によってオペアンプ29はアナログスイッチ27
に接続した第1の非反転入力端子が同オペアンプ29に
接続された状態にあると共に、アナログスイッチ27が
閉じられていて、第1の積分コンデンサ33がオペアン
プ26の出力により基準電圧VRKまでチャージされて
いる。アナログスイッチ28はこのときアンドゲート4
5のL”レベルの出力によって開いた状態にあるので第
2の積分コンデンサ34にはこれをチャージするだめの
電圧は加えられていない。
During normal photography without memory metering, the memory switch 42 is open, and the trigger switch 43 is closed when the shutter base is wound up. The output is "H" and the output of the AND gate 45 is 'L' level. Therefore, at this time, the operational amplifier 29 is activated by the 'H' level output of the AND gate 47.
The first non-inverting input terminal connected to the operational amplifier 29 is connected to the operational amplifier 29, the analog switch 27 is closed, and the first integrating capacitor 33 is charged to the reference voltage VRK by the output of the operational amplifier 26. ing. At this time, the analog switch 28 is set to AND gate 4.
Since the second integrating capacitor 34 is in an open state due to the L'' level output of No. 5, no voltage is applied to the second integrating capacitor 34 to charge it.

この状態で、シャッターレリーズボタンが押されると、
可動反射ミラーが跳ね上げられて撮影光路が開かれ、同
時にファインダー内への観察光の入射が断たれる。観察
光の入射が断たれる直前で端子61の電圧Vs力; n
H”レベルになるので、このとき、オアゲート60の出
力はL”レベルかう″H″レベルに転じ、ラッチ回路1
2は上記オペアンプ8の出力電圧v2をA−D変換した
A−D変換回路11の出′力を記憶する。ラッチ回路1
2によってA−D変換回路11の出力が記憶して保持さ
れると、表示器14によって表示されているシャッター
秒時が固定状態となる。
In this state, when the shutter release button is pressed,
The movable reflection mirror is flipped up to open the photographing optical path, and at the same time, the observation light is blocked from entering the finder. Immediately before the incidence of the observation light is cut off, the voltage Vs at the terminal 61; n
At this time, the output of the OR gate 60 changes to the L level or the H level, and the latch circuit 1
2 stores the output of the A/D conversion circuit 11 which A/D converts the output voltage v2 of the operational amplifier 8. Latch circuit 1
When the output of the A-D conversion circuit 11 is memorized and held by 2, the shutter time displayed on the display 14 becomes fixed.

また、上記ランチ回路12に記憶されたA−D変換出力
はマルチプレクサ15に導かれるので、同マルチプレク
サ15はラッチ回路12からのバイナリ信号に対応した
所定周波数のクロックパルスを発生する状態に固定され
る。即ち、ラッチ回路12の出力が例えば□秒の最高速
度シャッター秒時000 に対応したバイナリ信号であるときは、マルチグレサ1
5がリップルカウンタ23からの最高周波数ッチ回路1
2の出力が数十秒の最低速度シャッター秒時に対応した
バイナリ信号であるときはマルチプレクサ15がリップ
ル力・ウンタ23からの最低用ッチ回路12の出力状態
に応じて選択された所定周波数のクロックパルスはマル
チプレクサ15からアンドゲート24の一方の人力とし
て導出される。
Further, since the A-D conversion output stored in the launch circuit 12 is guided to the multiplexer 15, the multiplexer 15 is fixed to a state in which it generates a clock pulse of a predetermined frequency corresponding to the binary signal from the latch circuit 12. . That is, when the output of the latch circuit 12 is a binary signal corresponding to a maximum shutter speed of 000 seconds, for example, the multigrazer 1
5 is the highest frequency latch circuit 1 from the ripple counter 23
When the output of 2 is a binary signal corresponding to the minimum speed shutter time of several tens of seconds, the multiplexer 15 outputs a clock signal with a predetermined frequency selected according to the output state of the minimum switch circuit 12 from the ripple force/counter 23. The pulse is derived from multiplexer 15 as one input to AND gate 24 .

撮影光路が開かれシャッター先幕が走行を開始すると、
’TTL反射測光用の光電変換”素子32に被写体光の
シャッター先幕面およびフィルム面での反射光が受光さ
れる。シャッター先幕の走行開始時点t。(第2図参照
)でトリガスイッチ43が開かれるので、このときアン
ドゲート47の出力は第2図に示すように”L”レベル
に転じてアナログスイッチ27が開成する。このため、
上記第1の積分コンデンサ33の電荷は上記光電変換素
子32p受光量に比例して流れる同光電変換素子32の
光電流Ip2によって上記時点t。より放電されていき
、オペアンプ29の出力電圧■3は第2図に示すように
変化する。即ちオペアンプ29の出力電圧v3は、上記
第1の積分コンデンサ33の容量をC1とし、上記時の
オペアンプ29の出力電圧V3はオペアンプ3−7の反
転入力端子に導かれて非反転入力端子゛の判定用電圧■
4と比較される。判定用電圧v4は上記補正用可変抵抗
38の抵抗値をR38,定電流器39に流れる電流をI
J2とすると、V、= VR−R88・Ijtである。
When the shooting optical path is opened and the shutter front curtain starts moving,
The photoelectric conversion element 32 for TTL reflection metering receives the light reflected from the subject light on the shutter front curtain surface and the film surface.At the time t when the shutter front curtain starts traveling (see Figure 2), the trigger switch 43 is opened, so at this time the output of the AND gate 47 changes to the "L" level as shown in FIG. 2, and the analog switch 27 is opened.
The charge in the first integrating capacitor 33 is increased at the time t by the photocurrent Ip2 of the photoelectric conversion element 32, which flows in proportion to the amount of light received by the photoelectric conversion element 32p. As the voltage is further discharged, the output voltage (3) of the operational amplifier 29 changes as shown in FIG. That is, the output voltage V3 of the operational amplifier 29 is set to the capacitance of the first integrating capacitor 33 as C1, and the output voltage V3 of the operational amplifier 29 at the above time is led to the inverting input terminal of the operational amplifier 3-7 and is applied to the non-inverting input terminal. Judgment voltage ■
Compared to 4. The determination voltage v4 is the resistance value of the correction variable resistor 38 as R38, and the current flowing through the constant current regulator 39 as I.
If J2, then V, = VR-R88·Ijt.

オペアンプ29の出力電圧v3と判定用電圧v4との比
較により、■3〉■である間はiペアンプ31の出力は
L”レベルである。このオペ−アンプ37の出力がL”
レベルになっている間は、マグネット40が通電状態に
あってシャッター後幕をチャージした巻上状態に拘束し
ている。そして、このシャッターが開いている時間中、
アンドゲート56の出力は第2図に示すようにITHt
+レベルになる。このため、アンドゲート24からは、
第2図に示すように、上記TTL開放測光出力によって
IEVステップで迅択された所定周波数のクロックパル
艮が、上記TTL反射測光出力によりシャッターが開い
ている時間だけ出力される。バイナリカウンタ58には
、トリガスイッチ43が開成した時点t。でインバータ
55.57を通じてリセット信゛号が与えられるので、
同カウンタ58は上記時点t。で一旦カウント内容をリ
セットされたのち、上記アンドゲート24から導かれる
クロックパルスのパルス数を計数する。即ちバイナリカ
ウンタ58は上記TTL反射測光時のシャッター実秒時
を所定周波数のパルスで計数する。バイナリカウンタ5
8の計数値は4ピツトのバイナ1)”信号でラッチ回路
54に向けて送出される。
By comparing the output voltage v3 of the operational amplifier 29 and the determination voltage v4, the output of the i operational amplifier 31 is at the L'' level while ■3>■.The output of the operational amplifier 37 is at the L'' level.
While at the level, the magnet 40 is energized and restrains the shutter trailing curtain in a charged winding state. And while this shutter is open,
The output of the AND gate 56 is ITHt as shown in FIG.
+ level. Therefore, from ANDGATE 24,
As shown in FIG. 2, a clock pulse of a predetermined frequency selected quickly in the IEV step by the TTL open photometry output is output only while the shutter is open by the TTL reflection photometry output. The binary counter 58 indicates the time t when the trigger switch 43 is opened. Since the reset signal is given through the inverters 55 and 57,
The counter 58 is counted at the above-mentioned time point t. After the count contents are once reset, the number of clock pulses derived from the AND gate 24 is counted. That is, the binary counter 58 counts the actual shutter time during the TTL reflection photometry using pulses of a predetermined frequency. binary counter 5
The count value of 8 is sent to the latch circuit 54 as a 4-pit binary 1)'' signal.

上記オペアンプ29の出力電圧v3が次第に低下して、
■、≦′V4になると、この時点t1でオペアンプ37
の出力はH”レベルに転じてマグネット40の通電状態
を断つので、このときシャッター後幕は拘束状態を解除
されて走行し、フィルム面を覆って露出を終了する。時
点t□でオペアンプ37の出力が’H”レベルになると
、同時点より僅かに遅延してインバータ53の出力力″
H”レベルからL”レベルになるので、このとき、第2
図に示すようにナントゲート50から短時間のL”レベ
ルのラッチパルスがラッチ回路54に与えられ、同ラッ
チ回路54には上記バイナリカウンタ58の計数値、即
ち、上記所定周波数のクロックパルスのパルス数を計数
した値が上記ラッチパルスの立上り時点で記憶される。
The output voltage v3 of the operational amplifier 29 gradually decreases,
■, When ≦'V4, the operational amplifier 37 at this point t1
The output changes to H'' level and the magnet 40 is de-energized, so at this time the shutter trailing curtain is released from its restraint and runs, covering the film surface and completing the exposure.At time t□, the operational amplifier 37 When the output reaches the 'H' level, the output power of the inverter 53 increases slightly after the same point in time.
At this time, the second
As shown in the figure, a short-time L'' level latch pulse is applied from the Nant gate 50 to the latch circuit 54, and the latch circuit 54 receives the count value of the binary counter 58, that is, the clock pulse pulse of the predetermined frequency. The counted value is stored at the rising edge of the latch pulse.

従って、ラッチ回路54からD−A変換回路36に送出
されるバイナリ−信号はこの記憶値に固定される。
Therefore, the binary signal sent from the latch circuit 54 to the DA converter circuit 36 is fixed at this stored value.

このように、記憶用スイッチ42を閉成操作しない状態
で撮影を行なった場合に&ま、TTL反射反射用光用電
変換素子32の受光量に基いて1、いわゆるTTLダイ
レク) l1ft11光が行なわれ、このときのシャッ
ター秒時がクロックパルスめカウント数で記憶される。
In this way, when a photograph is taken without the memory switch 42 being closed, 1 (so-called TTL direct) 11ft11 light is generated based on the amount of light received by the TTL reflection light electric conversion element 32. The shutter time at this time is stored as a clock pulse count.

このクロックパルスの周波数はTTL開放開放用光用電
変換素子9の受光量に基いてIEVステップで選択され
ていて、前述したように、シャッター秒時が高速である
程、高い周波数が選択されている。従ってシャッター秒
時はラッチ回路54で、クロックパルスの周波数情報と
そのパルス計数情報によってマトリクス的に記憶されて
いることになる。シャッター秒時が高速であるほど高い
周波数によって計数されることにより、記憶精度の分解
能は均一化すると共に、バイナリカウンタ58、ラッチ
回路54等は小規模なものですむ。
The frequency of this clock pulse is selected in the IEV step based on the amount of light received by the photoelectric conversion element 9 for TTL opening, and as mentioned above, the faster the shutter speed, the higher the frequency is selected. There is. Therefore, the shutter time is stored in a matrix in the latch circuit 54 using clock pulse frequency information and its pulse count information. The faster the shutter time is, the higher the frequency is counted, so that the resolution of storage accuracy is made uniform, and the binary counter 58, latch circuit 54, etc. can be made smaller.

次に、上記TTL反射測光による露出制御の場合と同一
のシャッター秒時で撮影を行ないたい場合、即ち、記憶
測光の露出制御を行なう場合には、シャッターレリーズ
に先立って、記憶用スイッチ42を閉成する。上記T 
T L反射測光による露出制御の終了時には、オアゲー
ト60からラッチ回路12、への信号が一旦“L″レベ
ルなるが、記憶用スイッチ42を閉成すると、この時点
でオアゲート60の出力が再び′H”レベルに転じる。
Next, if you want to take a picture with the same shutter speed as in the exposure control using TTL reflection metering, that is, if you want to perform exposure control using memory metering, close the memory switch 42 before releasing the shutter. to be accomplished. Above T
At the end of exposure control using T L reflection photometry, the signal from the OR gate 60 to the latch circuit 12 once goes to the "L" level, but when the memory switch 42 is closed, the output of the OR gate 60 becomes 'H' again at this point. “Turn to the level.

記憶測光による露出制御の撮影を行なう場合−1上記前
回のTTL反射測光による露出制御の一撮影が終了した
のち、その撮影構図のまへで、直ちに上記記憶用スイッ
チ42を閉成縁mlするようにすれば、ラッチ回路12
の出力は前回の出力状態と等しい状態に固定されるので
、表示器14には前回のシャッター秒時と等しいシャッ
ター秒時が表示されている。
When performing exposure control photography using memory metering - 1 After the previous exposure control exposure control photography using TTL reflection metering is completed, immediately close the memory switch 42 until the shooting composition is reached. , the latch circuit 12
Since the output is fixed to the same state as the previous output state, the display 14 displays the shutter time that is equal to the previous shutter time.

また、シャッター幕が巻上げられた状態では、トリガス
イッチ43は上記記憶用スイッチ42と共に閉成されて
いるので、このとき、アンドゲート47の出力はn L
ITレベル、アンドゲート45の出力は″HITレベル
である。従って、このとき、アンドゲート47のIIL
I+レベルの出力によってオペアンプ29は第2の非反
転入力端子が同オペアンプ29に接続された状態にある
と共に、アンドゲート45のH”レベルの出力によって
アナログスイッチ28が閉じた状態となり、第2の積分
コンデンサ34がオペアンプ26の出力により基準電圧
VRにまでチャージされる。
Further, when the shutter curtain is rolled up, the trigger switch 43 is closed together with the memory switch 42, so at this time, the output of the AND gate 47 is n L
IT level, the output of the AND gate 45 is "HIT level. Therefore, at this time, the IIL of the AND gate 47
The second non-inverting input terminal of the operational amplifier 29 is connected to the I+ level output, and the analog switch 28 is closed due to the H'' level output of the AND gate 45. Integrating capacitor 34 is charged to reference voltage VR by the output of operational amplifier 26.

この状態で、シャッターレリーズボタンが押されると、
シャッター先幕が走行を開始してトリガスイッチ43が
開かれるので、このときアンドゲート45の出力はL“
レベルに転じてアナログスイッチ28が開成する。
In this state, when the shutter release button is pressed,
Since the shutter front curtain starts running and the trigger switch 43 is opened, at this time the output of the AND gate 45 becomes L".
When the level changes, the analog switch 28 opens.

D−A変換回路36には、ラッチ回路12からの記憶出
力とラッチ回路54からの記憶出力とが導かれているの
で、このD−A変換回路36において、ラッチ回路54
の出力がラッチ回路12の出力に基いてD−A変換され
ていて、このD−A変換されたアナログ信号は対数伸張
用トランジスタ35のベースに流れ込んでいるため、上
記アナログスイッチ28が開成した時点で第2の積分コ
ンデンサ34にチャージされていた電荷が上記トランジ
スタ35を通じて放電開始される。ラッチ回路12から
D−A変換回路36に導かれるバイナリ信号はTTL開
放測光出力に基づき、マルチプレクサ15で選択した所
定周波数に対応したものであり、またラッチ回路54か
らD−A変換回路36に導かれるバイナリ信号は上記所
定周波数で発せられたクロックパルスを前回撮影したT
TL反射測光出力に基いて計数されたパルス数に対応し
たものであるので、D−A変換回路36では上記ラッチ
回路54に記憶された所定周波数のパルス数はT’TL
反射豐反射力光出力たアナログ信号に変換され、同アナ
ログ信号により上記トランジスタ35が制御される。
Since the memory output from the latch circuit 12 and the memory output from the latch circuit 54 are led to the D-A converter circuit 36, the latch circuit 54 is guided to the D-A converter circuit 36.
The output of the latch circuit 12 is DA-converted based on the output of the latch circuit 12, and this DA-converted analog signal flows into the base of the logarithmic expansion transistor 35, so that when the analog switch 28 is opened, Then, the charge stored in the second integrating capacitor 34 starts discharging through the transistor 35. The binary signal led from the latch circuit 12 to the D-A conversion circuit 36 is based on the TTL open photometry output and corresponds to a predetermined frequency selected by the multiplexer 15. The binary signal to be generated is the T of the previous photograph of the clock pulse emitted at the above-mentioned predetermined frequency.
Since it corresponds to the number of pulses counted based on the TL reflection photometry output, in the D-A conversion circuit 36, the number of pulses of the predetermined frequency stored in the latch circuit 54 is T'TL.
The reflected power is converted into an analog signal, and the transistor 35 is controlled by the analog signal.

上記トランジスタ35が上記D−A変換回路36の出力
に応じて制御され、これによりコレクタ電流IQが流れ
ると、上記第2の積分コンデンサ34の電荷は上記コレ
クタ電流IQに応じて放電されていき、同積分コンデン
サ34の容量をC2とすると、る。そして、このオペア
ンプ29の出力電圧v3が次第に低下していき、オペア
ンプ37の判定電圧ηとの比較により、v3≦v4の関
係になると、オペアンプ37の出力がH”レベルになり
マグネット40への通電が断たれてシャッター後幕が走
行して上記記憶値に基づいた露出制御が終了する。
When the transistor 35 is controlled according to the output of the D-A conversion circuit 36 and collector current IQ flows, the electric charge of the second integrating capacitor 34 is discharged according to the collector current IQ, If the capacitance of the integrating capacitor 34 is C2, then Then, the output voltage v3 of the operational amplifier 29 gradually decreases, and when it is compared with the judgment voltage η of the operational amplifier 37 and the relationship of v3≦v4 is established, the output of the operational amplifier 37 becomes H'' level and the magnet 40 is energized. is cut off, the shutter trailing curtain runs, and the exposure control based on the above-mentioned stored value is completed.

上記記憶値に基いた露出制御が終了しても、上記記憶用
スイッチ42を閉じたま〜にしておけば、上記ラッチ回
路12.54は上記記憶状態を保持しているので、この
あと、上記と同様に、シャッターレリーズを行なうこと
により、最初のTTL反射測光のシャッター秒時で撮影
を行なうことができ、これを何度も繰り返すことができ
る。従って、1回目の撮影は記憶用スイッチ42を閉じ
六(・状態でTTL反射J11光による露出制御で撮影
を行なったあと、2回目以降の撮影に際しては記憶用ス
イッチ42を閉じた状態で、撮影構図を変えて撮影すれ
ば、目的の被写体に応じた同一のシャッター秒時で構図
の異なった写真を何枚も撮ることができる。
Even if the exposure control based on the memorized value is completed, if the memorization switch 42 is kept closed, the latch circuit 12.54 will maintain the memorized state. Similarly, by releasing the shutter, a photograph can be taken at the shutter time of the first TTL reflection metering, and this can be repeated many times. Therefore, for the first shooting, close the memory switch 42 and take a picture with exposure control using TTL reflection J11 light, and then for the second and subsequent shots, close the memory switch 42 and take a picture. By changing the composition, you can take multiple photos with different compositions using the same shutter speed depending on the subject you want to photograph.

また、上記記憶値に基いた露出制御の撮影に際して、補
正用可変抵抗38の抵抗値を適宜に可変させれば判定電
圧■4が変化するので、シャッター秒時に適当な補正を
加えることができて、多様な記憶撮影を行なうことがで
きる。
In addition, when shooting with exposure control based on the above-mentioned stored value, if the resistance value of the variable correction resistor 38 is appropriately varied, the judgment voltage (4) changes, so that an appropriate correction can be applied to the shutter speed. , various types of memory photography can be performed.

以上述べたように、本発明によれば、TTL反射測晃に
よる撮影を行なうことにより、このとき露出制御された
シャッター秒時が自動的に記憶されるようになっている
ので、このあと記憶値に基いたシャッター秒時の露出制
御を行なうことができる。また、シャッター秒時はシャ
ッター秒時に対応して異なる所定周波数のクロックパル
スでTTL反射測光出力によるシャッター実秒時をカウ
ントし、このカウント数が記憶され゛るので、カウンタ
等に小規模なものを用いることができて安価に構成でき
ると共に、記憶精度の分解能が全シャッター秒時につい
て均一化する等の優れた効果を発揮する。
As described above, according to the present invention, by performing photography using TTL reflection measurement, the shutter time and time at which exposure was controlled at this time are automatically stored, so that the stored value It is possible to control the exposure of the shutter speed based on In addition, the actual shutter time based on the TTL reflection photometry output is counted using a clock pulse of a different predetermined frequency corresponding to the shutter time, and this count is stored, so a small-scale device such as a counter can be used. It can be used and constructed at low cost, and it also exhibits excellent effects such as making the resolution of storage accuracy uniform for all shutter seconds.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の露出時間記憶装置の一実施例を示す
電気回路図、 第2図は、上記第1図に示す記憶装置の動作を説明する
タイムチャートである。 9・・・・・TTL開放測光用光電変換素子11・・・
・・A−D変換回路 12・・・・・ラッチ回路(第1の記憶回路)15・・
・・・マルチプレクサ(クロックパルス発生回路)32
・・・・・”T T L反射測光用光電変換素子36・
・・・・D−A変換回路 54・・・・・ラッチ回路(第2の記憶回路)58・・
・・・バイナリカウンタ(計数回路)手続補正書(自発
) 昭和57年1月2B日 特許庁長官 島薗春樹殿 1、事件の表示  昭和56年特許願第184723号
2、発明の名称  TTL反射副光式カメラの露出時間
記低装置 3、補正をする者 事件との関係  特許出願人 所在地  東京都渋、谷区幡ケ谷2丁目43番2号名 
称   (037)  オリンパス光学工業株式会社4
8代理人 (置 324−2700) 5、補正の対象  明細書の「発明の詳細な説明」の欄
6、補正の内容 (1)  明細書第10頁第12行中の「非反転入力′
端子は、」の次から第14行中の「゛可変抵抗38」の
前までを削除し、[シャッター制御用フィルム感度設定
用」を代入する。 (2)  同 第19頁第9行末に記載の「補正用」を
削除する。 (3)同 第26頁第7行中に記載の「補正用可変抵抗
38」を、「シ十ツター制御用フィルム感度設定用可変
抵抗38」に改める。
FIG. 1 is an electric circuit diagram showing an embodiment of the exposure time storage device of the present invention, and FIG. 2 is a time chart illustrating the operation of the storage device shown in FIG. 1. 9...Photoelectric conversion element 11 for TTL open photometry
...A-D conversion circuit 12...Latch circuit (first storage circuit) 15...
...Multiplexer (clock pulse generation circuit) 32
...”T T L photoelectric conversion element 36 for reflection photometry
...D-A conversion circuit 54...Latch circuit (second storage circuit) 58...
...Binary counter (counting circuit) procedural amendment (voluntary) January 2B, 1980 Haruki Shimazono, Commissioner of the Patent Office1, Indication of the case Patent Application No. 184723 of 19842, Title of the invention TTL reflective sub-light Exposure time record lowering device 3 of a type camera and its relation to the case of the person making the correction Patent applicant location: 2-43-2 Hatagaya, Tani-ku, Shibu, Tokyo
Name (037) Olympus Optical Industry Co., Ltd. 4
8. Agent (No. 324-2700) 5. Subject of amendment Column 6 of “Detailed Description of the Invention” of the specification, Contents of amendment (1) “Non-inverted input” in line 12 of page 10 of the specification
For the terminal, delete the part after ``'' and before ``variable resistor 38'' in the 14th line, and substitute ``for shutter control film sensitivity setting''. (2) ``For amendment'' written at the end of line 9 on page 19 of the same document shall be deleted. (3) "Correction variable resistor 38" written in line 7 of page 26 has been changed to "variable resistor 38 for film sensitivity setting for shifter control."

Claims (1)

【特許請求の範囲】 撮影レンズを゛透過したの・ち、シャッターレリーズに
よりて走行するシャッター先幕の前面および露具するフ
ィルム面で反射した被写体光を測光し、このTTL反射
測光出力に基いてシャッター後幕の走行開始時を制御し
て露出時間を決定するTTL反射測光式カメラにおいて
、 シャッターレリーズに先立って、開放測光値、フィルム
感度値、絞り値等によりアペックス演算された露出時間
をディジタル値に変換するA−D変換回路と、 このA−D変換回路の出力を記憶する第1の記憶回路と
、 この第1の記憶回路からの上記A−D変換回路の出力の
状態に対応して異なる所定の周波数のクロックパルスを
発生するクロックパルス発生回路)−一 このクロックパルス発生回路からの出力パルスを、上記
TTL反射測光出力によって制御されるシャッターの開
いている時間だけ計数する計数回路と、 この計数回路の出力を記憶する第2の記憶回路と、 上記第1.第2の記憶回路の出力をアナログ値に変換し
、周波数情報と計数情報と・から上記TTL反射測光出
力に対応した記憶測光信号を得るD −A変換回路と、 を具備してなるTTL反射測光式カメラの露出時間記憶
装置。
[Claims] The subject light transmitted through the photographic lens and then reflected by the front surface of the shutter front curtain and the film surface of the exposure device is photometered, and based on this TTL reflection photometry output. In a TTL reflection metering camera that determines the exposure time by controlling the start of travel of the shutter trailing curtain, the exposure time is calculated as a digital value by apex using the aperture metering value, film sensitivity value, aperture value, etc. prior to shutter release. A first memory circuit that stores the output of the A-D converter circuit; and a first memory circuit that stores the output of the A-D converter circuit; a clock pulse generation circuit that generates clock pulses of different predetermined frequencies) - a counting circuit that counts the output pulses from the clock pulse generation circuit by the time that the shutter is open, which is controlled by the TTL reflection photometry output; a second storage circuit that stores the output of the counting circuit; a D-A conversion circuit that converts the output of the second storage circuit into an analog value and obtains a memory photometry signal corresponding to the TTL reflection photometry output from frequency information and count information; Exposure time storage device for type cameras.
JP18472381A 1981-11-18 1981-11-18 Exposure time storage device of ttl reflected-light measuring type camera Granted JPS5886524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18472381A JPS5886524A (en) 1981-11-18 1981-11-18 Exposure time storage device of ttl reflected-light measuring type camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18472381A JPS5886524A (en) 1981-11-18 1981-11-18 Exposure time storage device of ttl reflected-light measuring type camera

Publications (2)

Publication Number Publication Date
JPS5886524A true JPS5886524A (en) 1983-05-24
JPH0319532B2 JPH0319532B2 (en) 1991-03-15

Family

ID=16158234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18472381A Granted JPS5886524A (en) 1981-11-18 1981-11-18 Exposure time storage device of ttl reflected-light measuring type camera

Country Status (1)

Country Link
JP (1) JPS5886524A (en)

Also Published As

Publication number Publication date
JPH0319532B2 (en) 1991-03-15

Similar Documents

Publication Publication Date Title
US3748979A (en) Electronic shutter apparatus for cameras
US5126779A (en) Method and apparatus for successively generating photometric values
US4035815A (en) Display unit for luminous data of a single lens reflex camera
JPH0462052B2 (en)
US4137541A (en) Automatic exposure control apparatus for a single lens reflex camera
JPS5933889B2 (en) Photometry method with automatic selection function
JPS5855916A (en) Controller for diaphragm aperture
US4213682A (en) Programmed exposure control system for a camera
JPS5886524A (en) Exposure time storage device of ttl reflected-light measuring type camera
JP2778000B2 (en) Flash photography system
JPS628029Y2 (en)
JP3002502B2 (en) Multi-dimming autofocus camera
US4329035A (en) Exposure control system for lens interchangeable cameras
JP2578165B2 (en) Camera strobe system
US4015274A (en) Memory device of an electrical shutter for single lens reflex camera
JP3131434B2 (en) camera
US3726196A (en) Shutter-control of single-lens reflex cameras
JPS5839387Y2 (en) digital exposure meter
JPS6236645A (en) Leading circuit for photographic information
JPH0381137B2 (en)
JP2747287B2 (en) Imaging device
JPS58111022A (en) automatic exposure control device
JPS59114522A (en) Camera with exposure mode switching device
JPS59208534A (en) Diaphragm control device of program type camera
JPS62203142A (en) camera