JPS5887910A - コンパレ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、内部にヒステリシス特性を有するＭＯＳ型
で構成されるコン・ゼレータ回路に関する。

例えば、ノイズ成分を有する電圧信号の波形整形を行な
う場合、立上シおよび立下りの遅い信号の波形整形を行
なう場合等にあっては、ヒステリシス唱性を有するコン
パレータ回路が請求される。また、このようなヒステリ
シス特性を有するコン・やレータ回路は、発振回路等に
も効果的に応用される。

従来、コン・母レータ回路に対してヒステリシス特性を
もたせるには、外部基準電圧とコン・にレータからの出
力電圧信号とを組み合わせ使用レベルを変化させて、コ
ン・やレータ回路においてヒステリシス動作が行なわれ
るようにするものである。

このように構成すると、外部基準電圧をコン・ぐレータ
からの出力信号にもとすきレベル変化させるように構成
するものであるため、コンパレータ出力信号を基準電圧
源にフィードバックする例えば抵抗回路等が必要となり
、部品点数の増加と共に外部回路が煩雑化されるように
なる。また、この基準電圧源をＩＣ内蔵で構成した場合
には、そのＩＣ回路内にヒステリシス発生用の例えば抵
抗等による回路が要求され、Ｉ　Ｃ／４ターン面積の増
大が要求される。また、外部基準電圧を、抵抗回路また
は定電源回路から取り出す黒ようにした場合、コンパレ
ータからの出力信号を抵抗で帰還させた時にその帰還用
抵抗のインピーダンスが問題となる場合がある。すなわ
ち、使用範囲が制限される状態が存在し、さらに条件に
よってはヒステリシス特性を設定することができなくな
る場合も存在する。例えば、基準重圧源を構成する抵抗
のインピーダンスが非常に小さい場合、（低インピーダ
ンスの定電圧電源を用いる構成とした場合もこれに含ま
れる）あるいは逆にインピーダンスが非常に大きい場合
Φ）が考えられる。

さらに、ヒステリシスを得るために基準電圧を菊化させ
るようにした場合、この変化制御のための外部回路を必
然的に祖雑な構成としなけれはならず、またアナログス
イッチアレー等によって基準電圧を切換えてヒステリシ
スを設定するような場合には、多くの外部制御回路を必
要とするようになる。

この発明は上記のような点に鑑みなされたもので、可変
制御される外部基準電圧源等を設けることなく、差動増
幅部に作用する電圧レベルが変化され、自身でヒステリ
シス特性を有するようにしたＭＯＳ型とするコンパレー
タ回路を提供しようとするものである。

すなわち、この発明に係るコン・ンレータ回路は、それ
ぞれ第１および第２の差動入力で制御されそれぞれ定電
流源に接続された１対の差動トランジスタからなる差動
増幅部の少なくとも１個所にアナログスイッチを設け、
このスイッチを差動増幅後の出力で開閉制御して上記１
対のトランジスタにそれぞれ作用する電圧レベルを変化
させて、自身でヒステリシス特性が設定されるようにす
るものである。

以下図面を参照してこの発明の一実施例を説明する。第
１図はその回路を示すもので、１１は電源ＶＤＤの供給
されるＰチャンネルのＭＯＳトランクスタであり、この
トランジスタ１１は抵抗１２を介して接地して・々イア
スミ流回路を構成するもので、負荷抵抗１２のａ点にお
ける端子電圧でトランジスタ１１のダートが制御される
。また、電源ＶＤＤにはそれぞれ差動段および出力段の
定電流源を構成するそれぞれ同一特性のＰチャンネルＭ
ＯＳトランジスタ１３．１４が接続され、このトランジ
スタ１３，１４０ケゝ−トには、それぞれ上記抵抗１２
のａ点の端子電圧が結合されている。

上記差動段に対する定電流回路を構成するトランジスタ
１３からの定電流は、ｂ点を介して１対の差動入力用の
ＭＯＳ　）ランノスタ１５．１６に並列的に供給される
。このトランジスタ１５゜１６は、それぞれ同一特性の
ＰチャンネルＭＯＳトランジスタで構成され、そのそれ
ぞれｒ−）には正側および負側の第１および第２の入力
信号ＩＮ（→およびＩＮ（→が供給される。そして、こ
の１対のＭＯＳ　）ランソスタ１５．１６は、それぞれ
能動負荷となるＮチャンネルＭＯＳ　）ランソスタ１７
．１８にそれぞれ０点およびｄ点で接続５− し、このトランジスタ１７．１８はそれぞれ抵抗１９．
２０を介して接地する。この能動負荷となるＭＯＳ　）
ランソスタ１７．１８のそれぞれダートは、トランジス
タ１５と１６の接続点テあるｅ点の電圧信号で制御され
る。

また、前記出力段に対する定電流源を構成するトランジ
スタ１４は、出力段駆動トランジスタ２１を介して接地
する。このトランジスタ２１はＮチャンネルのＭＯＳ型
で構成し、そのケゝ−トにはトランジスタ１６と１８と
の接続点ｆからの電圧信号を供給する。

前記電源ＶＤＤには、さらにＰチャンネルＭＯＳトラン
ジスタ２２が接続され、このトランジスタ２２はＮチャ
ンネルＭＯＳ　）ランジスタ２３を介して接地する。こ
のトランジスタ２２　、２．９はインバータ回路を構成
するもので、そのそれぞれのゲートには前記トランジス
タ１４と２１との接続点ｇの電圧信号を供給し、ｇ点の
出力信号を増幅する機能を有する。そして、このトラン
ジスタ２２．２３の接続点りから出力信号６− ｖｏＵＴを取り出すようにする。また、この出力信号ｖ
ｏｕＴけアナログスイッチ２４の制御端子に接続する。

このアナログスイッチ２４はその一端をトランジスタ１
７と抵抗１９との接続点ｌに接続し、他端を接地するも
ので、その投入状態で抵抗１９を短絡してトランジスタ
１７を直接的に接地するようにしてなる。

すなわち、上記のように構成されるコンパレータ回路に
おいて、トランジスタ１１を介してａ点に流れる電流工
、は、 ＩｊＬ　＝　ｖａハ。

Ｖ＆　”　ｖＤｎ　＋　ｖＴｐ ０２式で決まる電流である。ここで、ｖａはａ点の電圧
、ＶＴＰはＭＯＳトランジスタ１１のスレッショルド電
圧、Ｒｏけ抵抗１２の抵抗値である。

また、トランジスタ１３．１４は上記トランジスタ１ノ
と同一の特性を有するものであシ、したがってａ点の電
圧Ｖ＆がゲートに印加されるトランジスタ１３．１４は
カレントミラー回路として作動する。このため、トラン
ジスタ１３から差動部に供給されるｂ点を流れる電流、
およびトランジスタ１４から駆動トランジスタ２０に供
給されるｇ点を流れる電流は、共にａ点の電流Ｉａと等
しいものとなり、この電流はそれぞれ差動部および出力
部に対するバイアス電流となる。また、差動部の能動負
荷トランジスタ１７．１８は、共に同一特性のＮチャン
ネルＭＯ８）ランジスタで構成されるものであり、共に
そのｒ−）入力電圧はｅ点の電位Ｖ。となる。

したがって、このトランジスタ１フ、１８部はカレント
ミラー回路として作動し、トランジスタ１７の両端のｅ
点および１点間の電位ｖｅｉは、ｅ点に流れる電流工。

が小さなときには、トランジスタ１７のスレッショルド
電圧ＶＴＮに略等しいものとなる。

このトランジスタ１７，１Ｂにそれぞれ接続される抵抗
１９．２０は同一構成のもので構成し、この両者のそれ
ぞれの抵抗値はＲ１で等しいものとする。そして、アナ
ログスイッチ２４はその制御端子に供給される信号、す
なわちこの回路の差動出力ｖｏｕｔがノ・イレペル（６
）の時にオンジ、ソの逆にローレベル（Ｌｌの時にオフ
するものトスる。一般に、アナログスイッチは抵抗付き
のリレーとみなされるもので、アナログスイッチ２４の
オン状態での抵抗値をＲ２、オフ時の抵抗値をＲ３とす
ると、Ｒ３は略無限大とみなされる。したがって、１点
と接地点との間の抵抗値は、アナログスイッチ２４のオ
フ時、すなわち出力ｖｏｕ’ｒの「Ｌ」レベル時にはＲ
１となり、オン時すなわちＶＯＵＴが「Ｈ」レベルの時
にはｒ　（Ｒ１−Ｒ２）／（Ｒ１＋Ｒ２）　Ｊとなる。

ここで、ｒ　Ｒ１）　（Ｒ１−Ｒ２）／（Ｒ１＋Ｒ２）
　ｊの関係がある。

前述したように、ｂ点を流れる電流はＩａで一定である
。したがって、ｅ点およびｆ点に流れる電流Ｉ６および
Ｉｆは、 Ｉ８＋Ｉｆ＝Ｉａ なる関係にある。いま、ここでアナログスイッチ２４が
常時オフ状態にあると仮定すると、ｅ点およびｆ点の電
位■８およびＶｆは、上記電流Ｔ８とＩ（の大小によっ
て一意的に決まる。すな９− わち、駆動トランジスタ２）のダートに接続されるｆ点
の電位■ｆは、差動段を構成するトランジスタ１５およ
び１６がオン状態とされた時の抵抗値ＲａおよびＲｂに
よって決まる。すなわち、差動段のトランジスタ１５．
１６それぞれに対する入力信号ｒＮ　（＋）およびＩＮ
（→の電位Ｖ　Ｉ　Ｎ　（＋）とＶＩＮ←）の大小によ
って、電位ｖ６とｖｆの大小関係が決まるもので、これ
を具体的に示すと次のようになる。

（Ａ）　　ＶＩＮ（＋）　＞　ＶＩＮ（−）の時Ｒａ　
＞　Ｒｂ となり、故にｒ　工ｔ　＞　Ｉｅ　Ｊ、よってＶｆ　＞
　Ｖｅ　”　ＶＴＮ　＋　ｌ６Ｒ１（Ｂ）　　ＶＩＮ（
→＜ＶＩＮ（−１）の時Ｒａ　＜　Ｒｂ が成立し、故に「Ｉｆ〈工。」、よって■ｏ＞ｖｆユｖ
ＴＮ十Ｉｆ＠Ｒ１ すなわち、トランジスタ２ノによる出力増幅回路は、上
記ｆ点からの差動出力Ｖｆを増幅してｇ点から増幅出力
ｖｇを取り出すようになる。し１０− たがって、トランジスタ２２および２３からなるインバ
ータ回路では、このｇ点の電圧ｖｇをさらに増幅して、
との■３を反転した出力ｖｏｕ’ｒを得るようになる。

すなわち、基本的には Ｖｆ≧Ｖｏ＝　ＶＴＮ＋　Ｉ、＊Ｒ１ の時はトランジスタ２１がオン状態となって■２はｒＬ
Ｊレベルとなり、出力信号ＶＯｔｌＴはｒＨＪレベルと
なる。逆に Ｖｅ　＞　Ｖｆ＝　ＶＴＮ　＋　Ｉｆ−Ｒ１の時はトラ
ンジスタ２１がオフ状態となシ、ｖｇけｒＨＪレベルと
なって出力信号ＶＯＩＪＴは「Ｌ」レベルとなる。すな
わち、この回路の差動部に対する第１および第２の入力
電圧ＶＩＮ（＋）およびＶＩＮ←）の大小関係と、出力
電圧ＶＯＵＴのレベルとを対応させると、ｒ　ＶｒＮ（
−＋−）　＞　ＶＩＮ（−）　Ｊの時は出力ｖ。ＵＴが
「Ｈ」レベル、ｒ　ＶＩＮ　＜　ＶＩＮ（−）　Ｊの時
は出力ｖ。ＵＴは「Ｌ」レベルとなる。

この場合、差動部のトランジスタ１５．１６および１７
．１Ｂ、さらに抵抗１９，２００性能がそれぞれ同一で
ある場合には、オフセット電圧は通常「数ｍＶＪ以下の
極めて小さな値である。

これに対して、差動部において点ｌと接地との間にアナ
ログスイッチ２４を設け、このスイッチ２４を出力信号
ＶＯ１ｌＴによって開閉制御するように設定すると、出
力ＶＯＵＴが「Ｌ」レベルノ時にスイッチ２４はオフし
、出力Ｖ。Ｕ、がｒＨＪレベルの時にスイッチ２４がオ
ンするようになる。

アナログスイッチ２４がオンの時は、前述したように点
１と接地間の抵抗は［（Ｒ１・Ｒ２）／（Ｒ１＋Ｒ２）
Ｊとなり、同じくオフ状態ではＲ１となる。ここで、ｒ
　Ｒ１，）　（Ｒ１・Ｒ２）／（Ｒ１＋Ｒ２）　Ｊの関
係があるので、 Ｒ１−（Ｒ１・Ｒ２）／（Ｒ１＋Ｒ２）　＝ΔＲとする
と、とのΔＲは正の値であり、アナログスイッチ２４が
オン状態の時の１点と接地との間の抵抗１−ｔｒＲｌ−
ΔＲ」となる。

アナログスイッチ２４がオフしている時のｆ点の電位Ｖ
ｆけ、差動部のトランジスタ１５．１６のオン時の抵抗
Ｒ＆およびＲｂで決まシ、抵抗値Ｒ＆とＲｂとが等しい
時、すなわちＩ”ＶＸ咄＝ｖｌ屹）」の時には、ｅ点お
よびｆ点の電位ｖ８およびｖｆは等しくなる。これに対
して、アナログスイッチ２４がオンしている時は、抵抗
ＲａとＲｂとが等しくとも、ｅ点とｆ点の電位■。とＶ
ｆとは等しくならない。すなわち、ｅ点の電位■８は、
「■。・ΔＲ」だけ下がる状態となる。このような時に
ｅ点とｆ点の電位を等しくするためには、トランジスタ
１５に対する入力電圧Ｖｘｓ（＋）をある電位Δ■だけ
下げて、抵抗値Ｒａを小さくするようにしなければなら
ない。したがって、このような状態における出力電圧ｖ
ｏＵＴと１対の入力電圧ＶＩＮ（＋）およびＶＩＮ（→
との関係は次のようになる。

（Ａ）　　アナログスイッチ２４がオフのとき、（ａ）
　　ＶＩＮ（＋）＜ＶＩＮ（−）→Ｖｏｔ＋ｔは「Ｌ」
レベル（ｂ）ＶＩＮ（＋）＞ＶＩＮ（−）ＶＯＵＴはｊ
ＨＪｖ　−ｓ　／ｌ／（Ｂ）　　アナログスイッチ２４
がオンのとき、（ａ）　　ＶＩＮ（→−Δ”　＞　Ｖｒ
Ｎ（−）　→ＶＯＵＴは「Ｈ」レベル（ｂ）ｖｌＮ（、
＋）−ΔＶ　＜　ＶＩＮ（−）→ＶｏｕＴは「Ｌ」レベ
ル＝１３− したがって、このように構成されるコンパレータ回路に
あっては、とのΔＶによってヒステリシス幅が得られる
ものである。

上記実施例に使用されるアナログスイッチ２４は、例え
ば第２図に示すようにＮチャンネルＭＯ８）ランジスタ
２５で構成するようにしてもよい。すなわち、このトラ
ンジスタ２５を第１図の点ｉと接地との間に接続し、そ
のダートを点りに接続するものである。また、抵抗１９
を複数に分割し、その分割点から１対のタップを導出す
ると共に、この導出した２タップ間にアナログスイッチ
を接続する構成としてもよい。

そして、これら実施例では抵抗１９側にアナログスイッ
チ２４を取り付けるようにしたが、このスイッチ２４は
抵抗２０側に取り付けるようにしても同様に作用する。

ただし、この場合にはアナログスイッチの制御端子に対
して、出力信号ｖｏｕｔの反転したものを結合させるよ
うにする。さらに、第１図において０点またはｄ点に抵
抗を接続し、この抵抗をアナログスイッチに＝１４− よって出力電圧ｖｏｕ’ｒに対応して短絡制御するよう
にしてもよい。

外部基準電圧ＶＩＮ←）は、他方の外部信号Ｖ■幀−）
が来ない静止状態では一定の電圧に固定され、外部信号
ＶＩＮ（→が入力された時には一定の時定数遅ね、をも
って外部信号ＶｘＮ（→につづいて信号Ｖ　ＩＮ（＋）
のレベルが変化し、Ｖ　Ｉ　Ｎ（＋）とＶＩＮ（−）と
の間の電圧を比較する回路において、上記静止状態では
常にその出力は「Ｈ」レベルまたはｒＬＪレベルとなる
ことが必要とされる場合がある。また、外部信号がノイ
ズを有していだ如、波形の立ち上り、立ち下りが遅い場
合には、ヒステリシスが必要である。このような場合、
第１図に示した抵抗１９．２０の抵抗値をアンバランス
に設定することでオフセット電圧を任意設定し、さらに
ヒステリシス幅を得るようにすればよいものである。

まだ、実施例では差動部に抵抗を２本使用したが、この
抵抗は１本たけにしてもよい。また抵抗のかわりにＰチ
ャンネルあるいはＮチャンネルのＭＯＳトランジスタを
使用するようにしてもよく、さらに定電流を発生させる
負荷抵抗１２もＰチャンネルあるいはＮチャンネルのＭ
ＯＳ　）ランソスタで構成することも可能である。

さらに実施例では、トランジスタ１１，１３゜１４．１
５，１６，２２をＰチャンネルＭＯＳトランジスタで構
成したが、これらトランジスタをＮチャンネルＭＯＳト
ランジスタで構成するようにしてもよい。この場合、ト
ランジスタ１１〜１４．２２のソースを接地側に接続す
る。なおかつＮチャンネルのＭＯＳ　）ランジスタ１７
゜１Ｂ、２１．２３をＰチャンネルＭＯＳトランジスタ
で構成し、これらトランジスタのソースおよび抵抗１２
のａ点と反対側を電源ＶＤＤに接続するようにしてもよ
い。

以上の説明では、Ｃ−ＭＯＳタイプのコンパレータ回路
について示したが、この発明はこれに限らｆＮチャンネ
ル型のＭＯＳ　）ランジスタのみや、Ｐチャンネル型の
ＭＯＳ　）う／ジスタのみかうするコンパレータ回路に
ついても、差動部を有する差動トランジスタからなるコ
ンパレータ回路に対して同様に適用できるものである。

以上のようにこの発明によれば、差動トランジスタから
なる差動増幅部の少なくとも１個所に取り付けられたア
ナログスイッチを、差動増幅後の出力信号で開閉制御す
ることにより、差動部に流れる電流を変化させて増幅用
トランジスタに加えられる電圧レベルを変化させ、自身
でヒステリシスを得るようになるものである。

この場合、アナログスイッチを使用することによって、
これを差動部の任意の位置に取り付けることが可能とな
り、またこのスイッチの取り付は方によって変化させる
電流レベルを調整できるようになり、したがってヒステ
リシス幅を任意調整することができるようになる。そし
て、アナログスイッチの開閉制御をコンパレータ出力ま
たはその反転出力で行なうものであるため、自身でヒス
テリシスを内蔵した構造となり、外部にヒステリシス発
生回路を付属させる必要がなく、筒部な構成にして外部
電圧のインピーダー１フー ンスに依存しないコン・ぐレータ回路とすることができ
る。したがって、外部基準電圧レベルが変動しても常に
安定したヒステリシス幅を得ることができ、コン・ぐレ
ータ出力はフィードバック用の電流を必要とせず、且つ
フィードバック用の大きな回路を必要としないので、■
Ｃ化した場合にけＩＣｔ４ターン面積の縮少が可能とな
るものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るコン・ぐレータ回路
を示す結線図、第２図はこの発明に係るコン・ぐレータ
回路に使用されるアナログスイッチの例を示す図である
。 １ノ・・・／Ｊイアス電流回路用ＰチャンネルＭＯＳト
ランクスタ、１２・・・負荷抵抗、１３．１４・・・作
動段および出力段ＰチャンネルＭＯ８）ランジスタ、１
５．１６・・・差動用ＰチヤンネルＭＯ８）ランジスタ
、１７．１８・・・能動負荷用ＮチャンネルＭＯＳトラ
ンジスタ、２１・・・出力駆動用ＰチャンネルＭＯＳト
ランジスタ、２４・・・アナログス１８− イッチ。 −１９− 第１図 第２図

Claims (1)

【特許請求の範囲】
1. それぞれ定電流源に接続されそれぞれ第１および第２の
   差動入力信号で制御される１対の差動トランジスタと、
   この１対の差動トランジスタそれぞれで構成される差動
   増幅部の少なくとも１個所に設けたアナログスイッチと
   を具備し、このアナログスイッチは差動増幅後の出力信
   号で開閉制御し、上記１対のトランジスタにそれぞれ作
   用する電圧レベルを変化させるようにしたことを特徴と
   するコンパレータ回路。