JPS589278A - マツピングシステム内のマツピング関係を定めるストアにデ−タステ−トをアサインするためのコンピユ−タプログラム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マツピングシステム内のトランスレーション
制御ストアにデータをアサインするための方法すなわち
プログラムに関する。

好適なマツピングシステムは、第１の組の入力エレメン
トな定義する入力コードなＡ入力群とこのＡ群に直交す
るＢ入力群とに分割する。

次に各群は、Ｔすなわちトランスレーションステートが
各マツプ化されたエレメントのヌ力マビングステートを
部分的に定義するＴマツプによってＫへとマツプ化され
る。Ｔステートのすべては、共に出力ｉラビングステー
）’ｉ’−目的に定義する。次にＫすなわちキーステー
トは、すでに所定Ｔステートにアサインされた入力群内
の各エレメントを一義的に識別する。フォールトストア
状態のりレーションデイテクタがＴステートによってア
ドレス指定され、各アドレスロケーションストアにはそ
のアドレスに対応するキーステートが記憶される。コン
パレータは、アサインされたにステートを記憶する午−
ストアおよびフォールトストアの出力を受け、゛ｒコー
ドコンビネーションが第１の組の出力の現在人カステー
トに対応することを表示するマツチの発生時にはその時
の入力ステートをＴコードによって定義されるｗｉ２０
組のエレメントにマツピングするコマンドを発生する。

しかしながら＃！１人力群の入力コードに関連するマツ
プ化されたステートの数は、９２群に関連するＴコーど
の数より大きくなることはできない。又第１群の所定ト
コ−トステートに指定されたマツプ化ステートの合計数
は、第２＃のＴコードステートの数より大きくなること
はできず、間違する所定マツプ化ステートを有する入力
群ステートが特定Ｔステートに指定されると、他の入力
群ステートは、既に特定Ｔステートにアサインされた入
力群ステートのマツプ化ステートと共通するマツプ化ス
テートを有していれば同一ステートにアサインされるこ
とはない。

これらの制限によって、入力群ステートのＫおよびＴコ
ードへのアサイメントが制限されるので、マツピングシ
ステムの最大キャパシティの利用も制限される。例えば
、キャパシティが４０９６のマツプ化ステートのマツピ
ングシステムでは、この制限によって、　　３５ＱＱス
テートよりも多い実際の７ツビングが阻止される。Ｋお
よびＴコードを入力群コードステートにアサインする本
方法によれば所定数のマツプ化ステートが所定キャパシ
ティのマツピングシステムに収容され得る可能性を最適
化するのに役立つ。

マツピングシステムは、　＠？Ｉ！Ａのエレメントを識
別するコード化された入力信号をＡ群とこれに直交化し
たＢ群とに分割する。Ａ群およびＢ群のために設けられ
たＡストアおよびＢストアは、一群の入力信号にアクセ
スされた際にキー（Ｋｅｙ）コードおよびトランスレー
ションステートな出力する。ＡストアおよびＢストアの
Ｔコード信号は、共にＭ１組の所定エレメントをマツプ
化する第２組内のステートすなわちエレメントを定める
。Ｋコードは、第２組の所定エレメントに１ツブ化すべ
き＄１組の特定エレメントを識別する。

ＡおよびＢストアのアドレスロクーショ／にＫおよびＴ
コードをアサインするための本発明忙係るプログラムは
、はぼ等しい各ＢＴステートにアサインされた入力群ス
テートと関連するマツプ化されたステートの′赦を維持
しながらそれぞれ関連するマツプ化されたＢ群の入カス
チー）　ｖＢ　Ｋ　Ｘ　Ｂ　Ｔ　ｆ）　Ｂ　マツ７、　
Ｋ　７　ｔ　４　ンＬ、先４Ｃアサインされた入力ステ
ートと関連する最大マツプ化ステートを有するＡＴステ
ートにアサインされた入力ステートと関連するマツプ化
−ステートの数を最大化しながらそれぞれ関連するマツ
プ化ステートを有するＡ群の入力ステートをＡＫＸＡＴ
のＡマｙプヘアサインすることから成る。

まず＠１図を参照すると、本発明に係るデータプロセッ
シングシステム１１１は、ＣＰＵ／＜ス１４によってコ
ントローラ１６に接続された中央プロセツクングユニッ
ト１２ｔ’ｔｔｒ。コントローラー６は、次に周辺バス
１Ｂによってデータストア２αに接続されている。従来
と同様なＣＰＵバス１４は、附加コントローラ又は周辺
装置、ｌ／装置、又はメモリユニットに接続することが
できる。同様に周辺バス１Ｂも従来通り地のデータスト
レージユニット、例えばディスクドライブ、又は他のデ
ータストア、例えばデータストア２０に接続できる。

一般にデータストア２０はコントローラなりｒしてＣＰ
Ｕに接続する必要はないが、直接ＣＰＵバスに接続する
か又はＣＰＵ１２に：Ｉ［接又はキャーシュ（隠し）メ
モリを介してＣＰＵ１２に接続することもできる。しか
しながら本発明のアトレストランスレージョンの特徴は
、特に極大データストアと共に使用すると有利である。

この極大データストアとしてはヘッドパートラックディ
スク交換又は置換に使用されるアンペックス社で製造さ
れ、メガストアｒ　ＭＥＧＡ　５ＴＯＲＥ。

なる商標名で販売されている大規模コアメモリがある。

この装置ｆ１ｊｔｇＩ！用する際には、データストア２
Ｇは、バス１８等の周辺バス？介してコントローラ１６
ＪＩｌのディスクドライブコントローラに連結される。

次にデータストアは、パスインターフェース回＃＆２２
ｖ含むが、この回路は特に周辺バス１８の信号条件およ
び特定コンフィギユレーションにデータストア２αを接
続さぜるよう作動す□る。このデータバス２（ｌの好適
な態様は米国特許＄４，２３８，８５８号および再発行
特許Ｒｇ５へ５９５として再発行された米国特許ＦＡ４
．０９へ５８５号に開示されている。

データストア１ａは、バスインターフェース２２、デー
タストレージモジュール２５（１８ビツトのメインスト
レージモジュール２８により５１２にワードおよび１８
ビツトのターゲットストレージモジュール２６によって
４にビットを有する）と、アドレストランスレータ２８
と、タイミング制御回路５αとｔ１！に含む。メインオ
ヨヒターゲットストレージモジュール２４゜２６は２Ｑ
番目のアドレスラインＡｌ９ｖ有ｊる率−コアメモリ又
は他の形聰のデータストアとして製造することが好まし
い。アドレスラインＡ１？は、ロジックｒ［ｌＪでメイ
ンストレージ％　シｚ−ｋ　２４　内でアドレスロケー
ションの選択をし、ロジック［月でターゲットストレー
ジモジュール部分２６内でアドレスロケーションの選択
？する。データストレージモジュール２５のメインスト
レージモジュール部分２．４は、１９の２道コード化ア
ドレス入力に７サインされたＡ（１−Ａｌ８に応答し、
メモリアクセスにレスポンスして５１２にワードのひと
つを選択する。

同様にアドレス、入力Ａ１９がデータストレージモジュ
ール２３のターゲットストレージモジュール部分２６の
選択なすると、アトシス人力Ａｎ−Ａ１Ｂは、・ターゲ
ットストレージモジュール２６内で４にワードのうちの
一つのワードを選択する。アドレスピットＡ１２−Ａ１
８は強制フォールスであり、４にワードのうちから１ワ
ードな選択するだけでよいのでターゲットストレージモ
ジュール２６のアドレス指定には、最小位の１２アドレ
ス入力ＡＱ−Ａ１１およびＡｌ９だけが有効である。デ
ータストレージモジュール２３およびタイミング兼制御
回路３αは、一般に従来のものであり、バスインターフ
ェース回路２２を介して接続された周辺バス１Ｂからの
信号に応答して、アドレスデータバスＡＱ−Ａ１９によ
って指示されるアドレスロケーションにおい℃データの
記憶および検索操作な行う。

パスインターフェース回＠２２は、従来のもノテアリ、
特に周辺バス１８のコンフィギユレーションに依存する
。この回路は必要な信号？発生し、周辺バス１８上のコ
ミュニケーションに必要なバスプロトコールに合わせか
つ周辺バス１８上で受信されるデータストアアクセス信
号をデータストア２Ｇの適当な部分に送るためのタイミ
ングを取る。

正常な作動時には、データストア２Ｇは、コントローラ
１６に対しては１９の入力アドレスビット、Ｊ（１−Ａ
Ｉ’１８に応答してランダムにアクセス５１能な５１２
ＫＸ１ａビツトデータストアとなる。

アドレストランスレータ２８は、これらの１９の入力ア
ドレスビット丁なわら信号な受け、これらに応答して２
ａのメモリアドレスビットＡＯ−Ａ１９を出力する。タ
イムアドレストランスし・−夕２８のｔｌとんどは率に
入力アドレスＡＩ　ｎ−Ａｌ　１８　’＆ロジック「α
」のときにアドレスラインＡ１９により対応メモリアド
レスＡ（１−Ａ１８へｆｌｌＬ、　メインストレージモ
ジュール２４内に指示ワードをアドレス指定！定するよ
う作動するだけである。しかしながら、アドレストラン
スレータ２８は、口、シック「１」のと、きにメインス
トレージモジュール２４内の所定ロケーションＶＳ別す
るアドレス′ｔアドレス出カラインＡｔ？によりターゲ
ットストレージモジュール２６内の対応トランスレート
されたアドレスｏ　ケ−ジョンな識別するアドレスへ転
換シ、ターゲットストレージモジュール２６の選択ヲ表
示する。

従って、アドレストランスレータ２８はメインストレー
ジモジュール部２４内のディフェクテイープワードロケ
ーションを選択するアドレスをターゲットストレージモ
ジュール２６内の対応ノンディ７エクテイープワードロ
ケーシヨンへ転換するのに利用することが好ましい。メ
インストレージモジュール内のディ７エクテイーフロケ
ーシ′ヨンとターゲットストレージモジュール２６内の
ノンディフェクティープロケーションとの対応は、トラ
ンスレーションがコントａ−ラ１６ｊｄよびＣＰＵ１２
に対し通過できるようなアドレストランスレータ２８°
によっテ予め決める。すなわち、コントローラ１６がデ
ータストレージ２０に送っていることを了解している限
り、対応データを有する゛メインストレージモジュール
２４内のロケーションに対するアドレスはアクセスされ
る。コントローラ１６は、了解していない場合には、タ
ーゲットストレージモジュール２６内の作動可能なスト
レージロケーションに真のアドレスが転換すなわちトラ
ンスレートされる。

データストア２Ｇは、正電な作動時にはわずか１９の入
力アドレスラインＡＩＤ−Ａ１１８　ＫＺ答するだけで
あるが、出力ラインＡ１９に対応する２１１番目の入力
アドレスラインＡＪ１９％外部装置にドライブされるよ
うにバスインターフェース回路２２にも両統される。こ
の２０番目の入力アドレスラインおよびその上の信号は
、基本的にはフォールトオーバライド信号（論理的に逆
転した信号レベルを表示）と共ＫＲ用される。フォール
トオーバライド信号は、バスインターフェース回路２２
１に介して外部コンポーネントに本提示され、データス
トレージモジュール２３内のすべてのアドレス０１に選
択的にアドレス指定できるようｋする。すなわち、ロジ
ック「０」Ｋてフォールトオーバライド信号が出される
と、アドレストランスレータ２Ｂが効果的ｉｃ　ｔ　−
７＜ライドされ、アドレス入力ＡＩＱ＝Ａｊ１９とＡ（
１−Ａ１９が直接対応する、従って、データストレージ
モジュール２５が５１６にワードＸ１８ビツトメモリと
なり、このうちのワードのいくつかは、２（ｌのアドレ
スビットによってアドレス指定可能となる。従ってテス
ト段階ではモジュール２３どのワードもアドレストラン
スレータ２８がなくてもテスト用の書込み、絖出しが可
能であり、データストレージモジュール２５内のアクセ
スされているワード位置に関して不確実性が導入される
。従って、メインストレージモジュール２４内のディス
フェイテイープワードロケーシ曹ンは、ターゲットスト
レージモジュール２６内で生じることがあるデイフエク
テイープワードロケーションに沿ってロックされる。よ
ってこのデイフエクテイープワートロケーシ目ンの不明
瞭でない検出によってアドレストランスレータ２Ｂはメ
インストレージモジュール２４内のデイスフエ（テイー
プワードロケーシ目ンのアドレスをターゲットストレー
ジモジュール２６内の有効アドレスワードロケータ３ン
にトランスレートする一万ターゲットストレージモジュ
ー−ル２６内のデイフエクテイープアーレスワードロケ
ーションな回避する。

データストレージモジュール２３は、最適ドライブ電流
およびセンスアンプのスレッショルド作動点およびその
マージン９を決定するだけでなくデイフエクテイープワ
ードロケーションを検出およびログするため従来のよう
にテストできる。一旦データストア２Ｇを最良作動状態
に七ツ゛トすれば、すべてのデイフエクテイープワード
ロケーション′４Ｉ：記録又はロックし、アドレストラ
ンスレータ２８１ｋｇってメインストレージモジュール
２４内のデイスフエクテイーフワードロケーションのア
ドレスなターゲットストレージモジュール２６内の有効
ワードロケーションのアドレスに転換するのに使用でき
る。

配線後再作動させてない９ミルの非等級コアを使ったあ
る実施例では、蝦過公称スレッショルド値は、Ｙリード
電流を１８ｎミリアンペア、他のすべてのドライブ電流
ヲ２Ｑαミリアンペアとすると五〇５ボルトであること
が判った。２．２ミリボルトと五９ミリボルトの間に６
る検出スレッショルドマージンでは、ターゲットストレ
ージモジュール２６内の有効モジュール２４内の有効ワ
ードロケーションへのトランスレーションすなわちマツ
ピングな１！する約２２６２のデイフエクテイープワー
ドロケーションがメインストレージモジュール２４内に
あった。すなわち、真の検出スレッショルドが上下！−
ジン蘭で変化すると、衆愚ケースのパターン状態として
「月を記憶し晃ねに「α」が読出されたり又は「α」を
記憶したのに「１」が読出されるという２２６２のアド
レスがあった。下方マージンを減少するか、上方マージ
ンを増加すれば附加配憶ロケーションは正常に作動しな
くなることは当然である。本例は妥当な数のエラーと妥
当な作＠ｖ−ジンの妥協点なとってメモリの作動に影響
な与える可能性があるエージング、温度変化、およびそ
の他ファクタに合わせるため見出、されたもので番る。

２つのパワーアップＦＲＯＭ　（ネーブル信号ＰＰＵ１
およびＰＰＩＪ２は、特定メイン記憶モジュール゛９２
４のアドレス指定を指示する従来のモジュール選択信号
に応答するタイミング兼制御信号によって発生される。

これら信号は、アドレストランスレータ２８の実際の作
動の補助をし、アドレストランスレータ２８が入力アド
レス指定ケてトランスレートする関又は通過さぜる関ト
ランスレータ２８なエネーブルにするだけで、トランス
レータ２８が電力消費量低減のため実１１に１１！用さ
れていない間はアドレストランスレータ２８内のＰＲＱ
ＭＩＩ−ディスエイプルする。

ＦＲＯＭは、電力消費量が大きな状態で連続的にエネイ
ブルされるが、信号ＰＰ［ＪｌおよびＰＰＵ２は、除去
されている。

次ＫｌＫ　２　Ｓを参照すると、アドレストランスレー
タ２８は、１にワード×４ビットのＡ中−）”ＲＱＭ４
Ｑと、１にワード×６ビツトのトランスレーションＰＲ
ＱＭ４２と、５１２ワード×６ビツトのＢトランスレー
ションＰＲＯＭ４４と、５１２ワード×５ビツトのＢキ
ーＰＲＯＭ４６　と、４にワード×８ビットのフォール
トＰＲＱＭ４８とから成る。これらＰＲＱＭ４α〜４８
は、アドレスをターゲットストレージモジュール２６内
の有効ワードローケーションのアドレスにトランスレー
トするためのデータの＆ならず、メインストレージモジ
ュール２４内のデイフエクテイープワードロケーション
の入信アドレスの発生な検出するのに必要なデータをス
トアする。各データストア２αに対してデータは一つで
あり、データストア２αの作動中、にわたって保持され
なけれにならないので、ＰＲＱＭはこれらデータな受信
し、永久的に保持するための簡便でかつ比較的安価な装
置となる。コスト又は本システムの用途を考濾丁れば、
これらＰＲＱＭ　４α−４８と他のデータストレージ、
例えばＥＰＲＯＭ、　ＲＯＭｇよびＲＡＭ　９置換でき
る。揮発性のストレージを使用する場会、データストア
２ａがシャットタウンする関データを保存する手段又は
シャットダウンの後にデータストア２Ｂを再作動する際
の初期化手順の一部としてＰｆｔＱＭ代替品に所要デー
タを書込む手段を設けなければならない、。

しかしながらこの問題は、自然ながら永久的な不揮発性
記憶特性を有するＰＲＱＭの採用によって回避できる。

第１マルチプレクサ５Ｇは、Ｂ入力端で最小位の入力ア
ドレス信号Ａｌｎ−Ａｌ５ｙ受け、Ａ入力端でＰＲＯＭ
４２の６つのトランスレートサしたアドレス出力データ
ビットＡＩ（１−ＡＩ５ｖ受ける。同様に、マルチプレ
クサ５２はＢ入力端で６つの入力アドレス信号Ａｌ６−
Ａ１１１　ｖ受け、Ａ入力端で、ドラスレージョンＰＲ
ＱＭ４４からの６つのトランスレートされたアドレス出
力ビラ）！−受ケ６゜トランスレートコマンド信号ＴＲ
ＡＮＳＥＮ　は通常はハイであって、マルチプレクサ５
αおよび５２のセ′ピクトＢ入力端をドライブして入信
アドレス信号Ａｉ（１−ＡＪ５７メモリアドレス信号Ａ
Ｑ−Ａ５として出力さぞ、入信アドレス信号ＡエローＡ
１１１をメモリアドレス信号Ａ６−Ａ１１　として出力
させる。アクティープロートランスレートエネイブル（
ｌｊ号ＴＲＡＮｓＥＮ”が発生すると、マルチプレクサ
５０．５２のＡ入力端はアクティベートされて、Ａドラ
スレージョンＦＲＯＭ４２にストアされてりたデータに
よって最小位のメモリアドレスビットＡ（１−Ａ５１に
ドライ場プし、Ｂ）ランスレージョンＰ）１０Ｍ４４に
ストアされていたデータによってメモリアドレスビット
Ａ６−Ａ１１９ドライブする。マルチプル入力ＡＮＤゲ
ート５４は、アドレス入力信号Ａ１１２−Ａ１１８を受
け、信号ＴＲＡＮＳＥＮ＊の（トランスレーションが行
なわれないときは発生せず）のロジック「１」ステート
に応答して上記入力信号ＹＡ１２−Ａ１８　　として出
力する。従って、トランスレーションのないとき、入力
アドレス信号Ａ１１２−ＡｌＩ３は、対応するメモリア
ドレス信号Ａ１２７−Ａ１８として通過し、アドレスが
トランスレートされているときには、トランスレートさ
れたアドレス１２−Ａ１８はロジック「α」として出力
される。こ−れらロジック「ａ」−の、アドレスビット
はアドレスビットＡ１９と共に４にワードのターゲート
ストレージモジュール２６に正しく向けられ、モジュー
ル２６内のワードロケーションの識別には下位１２位の
ビットのみでよい。

従って、アドレストランスレーションカ発生スル際は％
ＡトランスレーションＦＲＯＭ４２　Ｋ　ヨって出力さ
れる６つのデータビットとＢトランスレーション）’Ｒ
ＱＭ４４から出力される６つのデータビットが結合して
、ターゲットストレージモジュール２６内の指定ワード
ロケーションケセレクトするのに必要な１２のメモリア
ドレスピッ）Ａ（１−Ａ１１　が形成される。同時にこ
れら１２のアドレスビットは、アドレス入力としてフォ
ールトＦＲＯＭ４８　Ｋ送られ、フォールトＦＲＯＭ４
８内の４にワードロケーションの一つをセレクトする。

従ってフォールトＦＲＯＭ４８内の各ワードは、ターゲ
ットストレージモジエール２６内のワードと１対１対応
する。フォールトＤＲＯＭ４８　　内の８ビツトのアド
レス指定されたデータワードはコンパレータ５８の１組
の入力端へ送られ、４ビツトが指定されたＦＫα−ＦＫ
５　はＡキーＰＲＯＭ４Ｑから出力され３つのデータビ
ットが指定されたＡＫα−ＡＫ２　　と比較され、３つ
のデータビットが指定されたＦＫ４−ＦＫ６　は、Ｂキ
ーＰＲＱＭ４６から出力され、５つのデータビットが指
定されたＢＫｎ−ＢＫ２と比較され、８１ｍｌ目のデー
タピッ）ＦＫ７は電圧＋５ボルトのロジック「１」と比
較される。８１１１１のデ゛−タビット力；一致してい
るときは、コンパレータ５６は指定出力フォールドを発
生し、入信アドレスがメインストレージモジエール２４
内のデイフエクテイープロケーションを選択し、アトレ
ストランスレージョンがなされたことを表示する。

所定データストア２α内の全４にのデイフエクテイープ
ワードロケーションはおそらくメインストレージモジュ
ール２４内で見つけられないので、フォールトＦＲＯＭ
４８およびターゲットストレージモジュール２６内の全
４にワードロケーションは、通常利用されない。従って
フォールＰ　ＲＱＭ　４８の８番目のピッ）？Ｉｉｌ定
されたＦＫ７は、フォールトＰＦＬＱＭ４８内のアドレ
ス指定されたワードロケーション嬢、実際にドラスレー
ジョンのため便用されたアドレスかどうかを表示するの
に使用できる。フォールトＦＲＯＭ４８へ入力されるア
ドレスは、実際のトランスレーションワードロ″ケーシ
ョンＫＮ応ｊ６−１である場合、８番目のデータピッ）
ＦＫ７は、コンパレータ５６に入力さ、５４対応ロジッ
クｒ月と屁壁できるようロジック「月にセットされる。

このことは、フォールトＦＲＯＭ４ａは、出力データが
すべてｒ（ＩＪとなるように製造されると仮定する。最
初のデータステートがすべて「月となるように製造され
る他のＦ　ＲＯＭでは、トランスレーションに必要なデ
イフエクテイープアドレスステートを表示するのにＦ　
ＲＯＭデータを肯定的に変更するようデイフエクテイー
プアドレスステートな表示するため８番目のビット「０
」とすることが好ましい。

ＡトランスレージョンＰＲＱＭ４２は、１にワード又は
ステートに対応する２進コード化アドレスビツトＡ４ｎ
−Ａｌ９　Ｙ受け、６つの２進コード化トランスレート
済データビツトを出力するだけであるので、Ａトランス
レージョンＦＲＯＭ４２によって出力される各トランス
レート済アドレスステートに対応して１６のアドレスス
テー）（４つの２進コード化ビツト）がある。

Ａキー）’ＲＱＭ４Ｑは、１０個の入力アドレスな受け
、４つの２進コード化キーデータを発生するが、これら
データは１６のステートＹ定めるのでＡトランスレージ
ョンＰＲＱＭ４２の各トランスレート済アドレスステー
トに対応する１６の入力アドレスの各々’ｋＡキーＦＲ
ＯＭ４０に定められる１６のステートの一つにアサイン
できる。従ってＡキーＰＲＯＭ４０およびＡトランスレ
ージ田ンＰＲＯＭ４２は、１０の２進コード化入力アド
レスビットナ受け、１０の２進コード化出力ヒツトを発
生ずるが１、これらビットは、入力アドレスビットＡｌ
０−Ａｌ９によって定められる１０２４のステートをＡ
キーＰＲＯＭ４０およびＡトランスレージョンＦＲＯＭ
４２の２進コード化出力データビツトＡＫＯ−ＡＫ３お
よびＡＴＯ−ＡＴＳによって定められる１０２４のステ
ートに１つずつマツピングでキル。

同様にして、Ｂ）ランスレージョンＰＲＯＭ４４および
Ｂ−？−ＰＲＯＭ４６を−９の２進コード化入力アドレ
スビツトＡｌｌ０−Ａ１１８ｆｌ受け、これら入力アド
レスビットによって決められる５１２のステートｆｊｔ
９の２進コード化化カビツトが指定されたＢＴＯ−ＢＴ
５およびＢＫＯ−ＢＫ２によって決められる５１２のス
テートに一つずつマツピンクする。従って、トランスレ
ーションＦＲＯＭ４２−４４は、１９の入力アドレスＡ
ＩＱ−人工１８Ｆ／　１２の出力アドレスステー１ａ−
Ａｌｌに変えるアトレストランスレージョンとする。丁
なわち、入力アドレスによって決まるステートの組から
メモリディフェクトに対応するステート丁なわち９−事
ロケーションのサブセットが変挨丁なわちマツピンクさ
れ、ターゲットストレージモジュール２６内のワードロ
ケーションに対応する第２組のステートが作られる。更
にフォールトＰＲＯＭ４８ｊｄよびターゲットストレー
ジモジュール２６内の４Ｋ（１２ピツト）アドレスステ
ートの各々には１２８の入力アドレスステート（７ビツ
ト）がある。ＡキーＰＲＯＭ４０およびＢキーＰＲＯＭ
４６は、デイフエクテイープアドレスロケーションとし
て選択され、ターフットストレージモジュール２６にト
ランスレートされるトランスレーションＦＲＯＭの各結
合出力に対応する１２８の゛ｒドレスステートのうちの
一つの識別を可能とする７ビツトのキーデータをストア
する。

例えば、アドレス０がデイフエクテイープアドレスであ
って、−一ゲットストレージモジュール２６に＊小ｕの
アドレスにトランスレートする場４＆、Ｊ）ランスレー
ジョンＦＲＯＭ４２およびＢトフンスレージョンＦＲＯ
Ｍ４４は、入力アドレスワード０丁べてに「０」ナスド
アする。従って、「０」トランスレートされた。アドレ
スの１２ビツトは、トランスレーションによってターゲ
ットモジュール２６およびフォールトＦＲＯＭ４８内ｒ
ｅ小位のワードロケーションとする。１２７のノンディ
フエクテイーフ入力アドレスロケーションは、トランス
レーションＦＲＯＭ４２．４４の丁べての「０」トラン
スレーションアドレスステートにアサインされる。しか
しながら、これら１２７０ノ／デイフエクテイーブアド
レスの各々および１つのデイフエクテイープアドレスは
、ＡキーＰＲＯＭ４０およびＢキーＰＲＯＭ４６の間の
キーデータコードの組合わせにアサインされる。フォー
ルトＦＲＯＭ４８の「０」ワードが、ＡキーＦＲＯＭ４
Ｇ＄５よびＢキーＰＲＵＭ４６内にストアされた７つの
キーデータビットの組会わせにマツチする７つのフォー
ルトキーデータビットの一つの組合わせをストアしてお
り、キーＦＲＯＭ４０．４６内のデータビットは、実際
にデイフエクテイーブストレージロケ−７′Ｅ１ンＶ表
わＴ）ランスレージョンＦＲＯＭのトランスレートされ
たアドレスステートの丁べての「０」に対応する１２８
の入力アドレスロケーションのうちの一つに対応する。

このアドレスが発生すると、コンパレータ５６は丁べて
８対の入力の闇のマツチングをディフェクトし、出力信
号フォールトラ発生ずる、このフォールト信号は、１つ
の入力としてＮＡＮＤゲート６０に送れるが、ゲート６
０の出力はマルチプレクサ５０および５２のセレクトＢ
　入力’にドライブするトランスレートコマンド信号Ｔ
ＲＡＮＳＥＮ”ｌｋ発生する。又この信号は。

ＮＡ　ＮＤゲー、トロ２にも送られ、ゲート６２の出力
は、ロジック「０」のメインストレージモジュール２４
又は「ロジック７」のターゲットストレージモルニール
２６のいずれかのセレクトを決める２０番目のアドレス
信号Ａｔ？を発生する。

データストア２０用のバスインターフェースからの受信
されたフォールトオバライド（ＦＡＵＬＴＯＶＥＲＲＩ
ＤＥ）　（ｉ　号ハ、ｃｘ　シｙ’ｙ　ｒＯＪ　＜　テ
ａｐ的テスエイプルＮＡＮＤゲート６０に送られる。こ
の信号は反転されて、ＮＡＮＯゲート６４にも送られる
。ゲート６４はバスインターフェースからの入力アドレ
ス信号Ａ１１９１に：第２人力信号として受けるーＮＡ
ＮＤゲート６４の出力は、ＮＡＮＯゲート６２に第２人
力として送られ、信号フォール）　オー／（？　イｌ’
　（ＦＡＵＬＴ　　０ＶＥＲＲＩＤＥ）　（１）　。

シックが「０」となると、バスインターフェース回路２
２に受信す気ている入力アドレス信号Ａ１１９に直接対
応してメ゛モリアドレス信号Ａ１９が発生される。ロジ
ック「０」のフォールトオーバライド（ＦＡＵＬ、’Ｉ
’　０ＶＥＲＲＩＤＥ）　ノ信号ノ発生ニヨッテ、ロジ
ック「１」のＴＲＡＮ８ＩＮ信号が発生し、この信号入
信アドレス信号Ａｌ０−Ａ１１８に直接対応しテメモリ
アドレスビットＡｎ−Ａｔａｙ発生させ、７ＦＬ／スト
ランスレータ２８のインｐ７：ｔ、−スなしにデータス
トレージモジュール２３内の丁べてのロケークヨ／のア
ドレス指定を可能とする。

アドレストランスレータ２８　ＩＩ！理論的に４にσ）
エラーを受入れるが、トランスレーションアドレスをデ
イフエクテイープロケーションの入信アドレスにアサイ
ンする方法には・一定の制限がある。

この結果、丁べてのエラーな受は入れるアドレストラン
スレーシヨンを正しくアサインできる確率は、エラー数
が４０９６のうち約５５００を超えると大輪に低下する
。このことは、メインストレー、ジ２４内のエフエクテ
イーブワードのアドレスをターゲットストレージモジュ
ール２６内のワードのアドレスにトランスレートする方
法の数に制限があるからである。例えば、入力アドレス
Ａｌ０−ＡＩ　？　’！！’　Ａグループに又入力アド
レスＡ１１Ｏ−Ａ１１８ＹＢグループに分割することは
％Ａアドレスが１つの次元を表示し、Ｂアドレスが第２
次元を表示するワードコケーショ／の２次元マトリック
スを創ることによって概念化できる。各Ａ次元アドレス
ステートに対して９ビツトすなわち５１２０Ｂ次元アド
レスステートがあり、Ａ次元アドレスステートがあり、
Ａ次元アドレスステート４１０２４ラインと考えること
ができる。各ラインは各々が異なる唯一のＢアドレスス
テート１を表わ丁５１２１１１のＢ次元ラインと交差す
る。従って、各Ａ次元アドレスと関連するエラーは多く
て５１２個あり得るが、各人次元アドレスはＡトランス
レーションＰＲＯＭ４２によって一つの６ビツトトラン
スレーシヨン゛ｒドレスにアサイ／しなければならない
。

関連する。マルチプルディフェクティープヮードロケー
ションは、各々％：ＢトランスレーショジョＲＬｊＭ４
４内のＪｌなるトランスレーシミ／アドレスにアサイン
することＫよって一義的に区別しなければならない。例
えば、６つのディフエクティープヮードロケーションが
所定のＡ次元アドレスと関連している場合、Ａトランス
レーショアＰＲＯＭ４２は丁べて「０」　のトランスレ
ートされたアドレスをＡ次元アドレスにアサインするデ
ータをストアできる。しかしながらディフェクティープ
ヮ〜ドロケーションを表示する関連Ｂ次元アドレスの各
々’ｋＰＲＯＭ４４内の異なるＢ次元トランスレーショ
ンアドレスにアサインしなければならない。例えば、特
定Ａ次元アドレスと関連するＢ次元ディフェクテイープ
アドｌｚスが１．１０，２０．５５．３４８よび５６で
あるとき、ＢトランスレーションＰＲＯＭ４４内の対応
ワードロケーションは、それぞれデータステー）　０，
１，２．５．４および５に１サインされる。従って、Ｂ
）ランスレージョンＦＲＯＭ４４　内の異なるデータス
テートを異なる関連Ｂ次元アドレスにアサインすること
Ｋよってマルチプルエラな特定Ａ次元アドレスに関連で
きるにもかかわらず、ターゲットストレージモジュール
２６内のトランスレートｇれたアドレスに対するディフ
ェクティープヮードロケーションを識別する各入信アド
レスから１つのトランスレーションに対する唯一の「１
」臀決めることができる。しかしながら、Ｂ）ランスレ
ージョンＰＲＯＭ４４は、６４のユニークなステートを
決める６ビツ）ｊｌ出力するだけである。従って、所定
Ａ次元アドレスラインに関連する最大６４のディフエク
テイープワードロケーションを受入れることができる。

ｌ！ＫＢトランスレーショｙ　ＰＲＯＭ４４内のｑ！ｒ
Ｂ次元のトランスレートされたアドレスに対して、Ｂキ
ーＰＲＯＭＡ６の５つのビットによって区別されるわず
か８つの異なるＢ次元アドレスが関連できる。従って、
最大キャバシテ４４０９６　Ｋ対して全ディフェクティ
ープ’７−＃／゛ロケーションの数が増加すると、所定
Ａ次元アドレスと関連するマルチプルエラーン受入れさ
せるためＢＰＲＯＭ４４および４６内でステートを利用
できる確率は減少する。同様に所定Ａ次元アドレスと関
連するマルチプルディフェクティープワードロケーショ
ンを受入れるためＡ次元ＰＲＯＭ４０．４２　内でステ
ートを利用できる確率も減少する。統計的研究によれば
、第２図の配置ではディフエクティープヮードロケーシ
ョンの数が３ｓｏｏ　＜近づくと、すべてのディフェク
テイープワードロケーションのトランスレーションを受
入れることができる＃Ｉ率は急激に低下する。理論的に
最大数のエラーの収容に影響を有するＡ＃よびＢ　ＦＲ
ＯＭ　４０−４６　Ｋデータステートをアナインするこ
とについて多くの制限があるが、これら制限には次のも
のがある。

１、　　各Ａ次元トランスレートステート又は対応トラ
ンスレーションアドレスブー１’ｋｔ２６５以上のエラ
ーを関連させることができる。

２　各Ｂ次元トランスレートステー、ト又は対応アドレ
スコードには６５以上のエラーな関連させることができ
る。

！Ｌ　　Ａ　　ＰＲＯＭ４０．４２内ｆ）トランスレー
ト６れたアドレスに対してディフェクティープヮード四
ケージョンと関連するＡ次元アドレスコードをアサイン
することは、１対１のｉラビングをし々ければならない
こと。・ ４、ＡトランスレーションＰＲＱＭ４２内のトランスレ
ートされたアドレスｊｒＡ次元アドレスにアサインする
ことおよびＢトランスレーションＦＲＯＭ４４内のトラ
ンスレートされたアドレスをＢ次元アドレスにアサイン
することは、１つのディフエクティーブヮードロケーシ
ョンを決めるわずか一つの入力アドレスしかＡトランス
レーションＰＲＱＭ４２のデータステートドＢトランス
レーションＦＲＯＭ４４のデータステートとの組合わせ
と関連しないように行ゎなければならないこと。

デイフエクテイープワードロケーションの定めの入力ア
ドレスに対してトランスレーションアドレスをアサイン
することにフレキシビリティ−を与えるアドレストラン
スレータ７０の別の装置を＠３図に示す。アドレストラ
ンスレータ７０は若干簡略化されているもののクロスＰ
）１０Ｍ７２　と称丁アドレス指定可能なデーメスドア
がＡトランスレーションｙ　）”ＲＯＭ４２およびＢト
ランスレーションＦＲＯＭ４４のデータ出力のいくつか
とフォーに）ＦＲＯＭ４８に対するアドレス入力との間
に挿入されていることを除けば第２図のアドレストラン
スレータ２０と基本的には同じである。クロスＰＲＯＭ
７２は１２８ワード×６ビツトのストアであり、Ａ）ラ
ンスレージョンＰＲＯＭ４２からの出力データビツ−）
ＡＴＳ−Ａｒ１のうちの４つを最初の部分のアドレス入
力として受信し、Ｂ）う／スレージョンＰＲＱＭ４４か
らの出力データビットＢ’ｒｏ−１３Ｔ２のうちの３つ
を第２部分のアドレス入力として受信する。残りの出力
データビット３Ｔ３−Ｂ’ｒｓは。

アドレス入力としてフォールトＦＲＯＭ４８へ送られる
。従って、クロスＦＲＯＭ７２　は、合計７ヒツトのア
ドレス入力を受信するが、このアドレス入力は内部にス
トアされた１２８ワードＶ　一義的に選択でき、このう
ちのわずか半分が現実に使用されること忙なや。

一般にフォールトＦＲＯＭ４Ｂの１２ピツト入力および
７ビツト出力は、４Ｋｘ１２８の２次元状の配列を生じ
させる。４に人力アドレスステートすなわちワードの各
々は、　５１２にシステム入力アドレスステートのうち
の１２８ヲ上記２次元列上にマツプ化するに違いなく、
このうちわずか１つしかトランスレートされない。７ビ
ツトのキーデータ出力はトランスレート丁べ、１１つを
決定する。

しかしながら＠１ステージコードアサイメント用ＦＲＯ
Ｍ４０，４２，４４．４６　のサイズを低減しながら入
カア・ドレスビットｖＡ群（ＡＩ　０−ＡＩ　？）と８
群（ＡＩ　１０−Ａｌ１９　）とにグループ分はするこ
とによりメモリアドレスステート又はワードに入力アド
レスステート又はワードを１サインすることに制限が加
わる。第２図の装置は％　２檀類の２次元状配列（ＡＫ
ｏｘＡＫｓ）　Ｘ　（ＡＴＯ−ＡＴＳ）と（ＢＫＯｘＢ
Ｋ２）　Ｘ　（ＢＴＵ−ＢＴＵ）　ｋ　生シロ　ｏ　テ
４７エクテイーブワードロケーシヨンに対応する人カア
ドルス゛ステー）Ｙ４Ｋ）ランスレージョン、アドレス
又はステートのうちの一つにアサインする代わりにＡ＃
は６４Ｘ１６配列にアサインシ。

Ｂ群４６４Ｘ８配列にアサインしなければならない。ユ
ニークさを維持するＫは、＋６４ＡＫのステー　ト（Ａ
Ｔｏ−ＡＴｓ）のうちの各々ｖ最大６４のディフェクト
に対応させ、各々ｙ６ａＢ’ｒステー）　（ＢＴＯ−Ｂ
Ｔ５）のうちの異なる一つのアサインすることＫよりこ
れらディフェクトを区別しなければならない。同様に各
６４１３Ｔステー）　（ＢＴＯ−Ｂ’ｌ’５）を最大６
４のディフェクトに対応させ、各々を６４ＡＴステート
（Ａ’ｒＯ・−ＡＴＳ）のうちの異なる一つにアサイン
することによりこれらディフェクトを区別しなければな
らない。

これら制限の結果、４０９６の全キャパシティから５５
００よりも多いエラーを現実に指定することが困難とな
る。

８３図中のクロスＰＲＯＭ７２の便用により、フォール
トアドレスに対する゛入力アドレスのアサイメントの附
加次元又は自由度が増丁が、これにより上記制限が軽減
される。統計学的確率は、Ｂ入力アト−レス鮮から（Ｂ
ＴＵ−ＢＴｓ）ｘ（ＢＫＯ−ＢＫ２）の第２ステージ配
列へと全エラーキャパシティへの接近をマツプ化できる
ような値となる。成功的なマツピング化に対する制限は
、Ａ７１／Ｌ／ス群’＆　（ＡＴＯ−ＡＴＳ　）　Ｘ　
（ＡＫＯ−ＡＪＣ５）第２ステージ配タリに連続してｉ
ラビングする際Ｋｌｌとんと起ることになろう。

第３図の装置では、ＡトランスレーションＰＲＱＭ４２
　　Ｋ７番目の出力ビツト１！ｔｍえるので。

１２８Ｘ　１６　（ＡＴＯ−Ａｒ１）　Ｘ　（ＡＫＯ−
ＡＫ２）　（１）配列が生じ、この配列に対し、統計的
に比較的容易にＡ人カライン又はステートをマツプ化し
、出力ステートのうちの半分が満されないようにしてお
くことができる。

次にクロスＰＲＱＭ７２は、１組の５つの第３ステージ
又はディメンジョン（ＡＫｏ−ＡＫｓ）。

（ＡＴＯ−Ａ’ｒ２）、（ＣＴｏ−Ｃｒ２）、（ＢＴ３
−ＢＴ５）。

（ＢＫＯ−ＢＫ２）を発生する。

デイフエクテイープメモリ／ロケーションに対応する各
Ａ入力アドレスステートは、（ＡＫＯ−ＡＫ３）、　　
（ＡＴＯ−ＡＴ２）および（Ｃ１”０−Ｃｒ２）の唯一
の組合せによって決定できるはずであり、同時にデイフ
エクテイーブメモリロケーションに対応する各Ｂ人カア
ドレスステートは、（Ｃ’ｒＯ−Ｃｒ２）、（ＢＴ３−
ＢＴ５）および（ＨＫＯ−ＢＫ２）唯一の組合わせによ
って決定できるはずである。

従って、クロスＦＲＯＭ７２は、トランスレーショア　
７１／レス（ＡＴＯ−Ａ’ｌ’５）　Ｘ　（ＢＴ（１−
ＢＴ５）Ｋよって定められる６４Ｘ６４配列の厳格な条
件を取除き、所定のＡ又は８人カステートを６４よりも
多いフォールトロケーションに対応させることができる
ように柔軟性を増丁か、制限のためアサインがでないよ
うなデイフエクナイーブワードロケーションの入力ステ
ートのアサイメントを増す。

第４図は、５１２ＫＸ１のフォールト）’　）ｔＱＭ　
８２が合計１９ビツトの入力アドレス情報ＡＪＯ−Ａ１
１ａを受け、トランスレートされたアドレスビットＡＴ
１９％−決めかつマルチプレクサＢ４ｆ？を制御丁ルー
ツのピット？出力するアドレストランスレータ８０の装
置を示す。フォールトＰｌ＜ＱＭ８２からのロジック「
１」のデータ出力は、ターゲットストレージモジュール
２６にアクセスＬ、ＡトランスレーションＰ）ＬＯ＋Ｖ
　４２　からのトランスレートされたアドレスビットＡ
’ｆ’０−ＡＴＳと、Ｂトランスレーシヨン）’ＲＯＭ
４４からのトランスレートされたアドレスビットＢ’ｌ
’ｏ−Ｂ’ｒｓトかうｆｆるＡ入力％７ｗルテプレクサ
８４にセレクトさせる。出力Ａ１２−Ａ１８に対応する
残りの＾入力は、ロジック「０」とみな丁。マルチプレ
クサ８４は、トランスレートされたアドレスの下位１９
ピツ）、ＡＯ−Ａ１８ｙ出力する。この装置では、フォ
ール）ＦＲＯＭ８２は、各アドレス指定可能なデータス
トアワードに対して１ビツトのワー／をストアする。ワ
ードがディフエクテイーブであると、トランスレータサ
したアドレスはトランスレーションＰ）ｔＱＭ４２４４
によってそこにアサインされ、フォール）ＦＲＯＭ８２
によって［月がストアされる。所定入力アドレスのロケ
ーションがデイフエクテイーグでない場合、フォールト
ＰＲＯＭ５２によって「０」がストアされる。この装置
は、デイフエクテイープワードロケーションの入力アド
レスに対するトランスレートされたアドレスのアサイメ
ントを制限しないという点で第２図および第３図の装置
よりもフレキシブルである。ターゲットストレージモジ
ュール２６内の合計キャパシティ４にワードのトランス
レートされたストレージは常に使用できる。これと同時
に入力アドレスを２つのディメンジョンに分けると、Ａ
ｊ＋５よびＢトランスレーションＦＲＯＭ４２．４４の
サイズが大１１１４に減少する。この第４図の装置の欠
点は、当然ながらフォールト）’ＲＯＭ８２のサイズが
大きいことにある。フォールト）’ＲＱＭ８２１ｊｔ＠
成するデータストレージエレメントの１９７Ｈ年の価格
によれば、第４図の装置は第２図および第５図の装置よ
りも安価になっている。

第５図はアドレストランスレータ９０を示Ｔが、このト
ランスレータは、入信アドレス信号をマルチディメンジ
ョナルフィールドへ分離する本発明に係るアドレストラ
ンスレータの別の装置である。＠５図の装置ではディフ
ェクティープワードロケーションに関連する入信アドレ
スをＡおよびＢトランスレーショ゛ンＰＲＱＭ４２゜４
４　Ｋよりターゲットストレージモジュール２６内ノロ
ケーシヨンへトランスレートすル。４ＫＸｌ？のフォー
ルトＰＲＱＭ？２は、トランスレート中のディフェクテ
ィーブヮードロケーションの計１９ビットの入力アドレ
スなストアする。

コンパレータ９４はフォールトＰＲＱＭ９２からの１９
ビツトのデータのみならず１９０入力アドレスビット丁
なわち信号を受け、丁べての比較が完了するとフォール
トと称丁田力信号１に発生するが、この信号は最上位の
トランスレートされたアドレスビットＡＩ？ｔｄよびマ
ルチプレクサ９６に対する七しクトＡ入力をドライブす
る。マルチプレクサ９６は、へ入力端でＡトランスレー
クヨンＰＲＱＭ４２　からのトランスレータサしたアド
レスビットＡＴＯ−５＃よびＢトランスレーションＦＲ
ＯＭ４４からのトランスレートされたアドレス信号ＢＴ
Ｏ−ＢＴ５を受け、Ｂ入力熾で入力アドレス信号Ａｌ０
−Ａ１１８を受ける。

従って、ＡおよびＢトランスレーションＦＲＯＭ４２．
４４の）ランスレートされたアドレス出力カ現時点のヌ
カアドレスをストア丁６：７ｔ−／Ｌ／トＰＲＯＭ９２
内のワードロケーションをアドレス指定するたびにコン
パレータ９４は、アトレストランスレージョンをイペき
旨の表示出力を発生し、マルチプレクサ９６は入力アド
レスなＡおよびＢトランスレーションＦＲＯＭ４２．４
４の１２ビツト出力と置換させる。従って、トランスレ
ーションＰＲＯＭ４２．４４　Ｋ　ｊつてストアされた
４にのトランスレークヨンステートの各々に１２８のア
ドレスステードナ指定することによって丁べてのアドレ
スを収容することが可能となり、フォールトＰＲＯＭ９
２は１２８のアドレスのうちのどれが、マルチプレクサ
９６を変化することなる通過する他の１２７のアドレス
とトランスレート丁べきデイフエクテイーブワードロケ
ーションに対応するかｔ表示する。

第６図は、アドレストランスレータ１０　Ｑ　′ｌｉｔ
示すがこのトランスレータ１００は８ｇ２図のアトレス
トランスレ・−夕２０と機能的に同じで６６２＞！　。

入力アドレスが５つのディメンジョン又ｆ’！Ａ、Ｂお
よびＣと表示される群に分割される点ｄｉ異なる。入力
アドレスＡＩＤ−ＡＩ６は、１２８ワード×３ビツトの
ＡキーＰＲＱＭ１０２とコミュニケートされ、又１２８
ワード×４ビツトのＡトラ／スレーｙｗｙＰＲＱＭ１ｏ
４ともコミュニケートさレル。

ＡＰＲＯｆ１０２，１０４によってストアされる７つの
データビットは、　Ａ−ＦＲＯＭの７つのデータビット
によって定まるデータステートへ入力アドレスビットＡ
ｌ０−Ａ１１６ｔ＃１対１にマツピングする。

入力アドレスビットＡｌ７−Ａ１１２は、６４ワード×
２ビツトのＢキーＰＲＱＭ１０６　のアドレス入力およ
び６４ワード×４ビツトのＢトランスレーションＦＲＯ
Ｍ１ｏａに連結されろ。Ｂキーおよびトランスレーショ
ンＦＲＯＭ１０６．１０８の６データピツトは、Ｂ　−
ＦＲＯＭ内にストアされた６ビツトのデータによって定
められたステートに６つの入力アドレス１ビットＡｌ７
−Ａ１１２ｔ’１対１にマツピングする。同様にして、
ＣキーＰＲＱＭ１１０およびＣトランスレーションＰｆ
ＬＱＭ１１２は残りの６人カアドレスビットＡ１１５−
Ａ１１８を受ける。

Ａ、ＢおよびＣトランスレークヨンＰＲＱＭ１（１４゜
１０８および１１２によってストアされる１２のデータ
ビットは、第２図の装置と同じように組合わされて、ト
ランスレートされたアドレス信号ＡＴＯ−ＡＴ１１１に
発生し、この信号は４［Ｘ８のフォールトＦＲＯＭ１１
４に送られる。

フォールトＦＲＯＭ１１４内の各ワードロケーションに
はｔ＃足キーステー）％−織別する７つのデータビット
があり、このキーステートはフォールトＰＲＯＭ内の特
定のワードアドレスにトランスレートされているデイフ
エクテイーブ入力アドレスと関連する複数のキーステー
トのうちの　。

一つな識別する。すなわち、７つのデータビットのうち
５つは、ＡキーＦＲＯＭ１０２にストアされた３つのビ
ットに対応し、データビットのうちの２つはＢキーＦＲ
ＯＭ１０６によってストアされた２つのデータビットに
関連し、７つのデータビットのうちの残りの２つは、Ｃ
キーＰＲＱＭ１１Ｑ　Ｋよってストアされた２つのデー
タビットに対応する。フォール）ＦＲＯＭ１１４は、各
ワードロケーションに８番目のデータビットをストアし
、このビットはフォールトＰＲＯＭ１１４内の特定７匹
４指定されたワードが・トランスレージョンＴドレスな
示すのか又は単に不使用アドレスを示すのかを表示する
。この８誉目のビットはエネーブル信号としてコンパレ
ータ１１６へ送られる。コンパレータ１１６は、フォー
ルトＦＲＯＭ１１４からのこの８番目のビットからのフ
ォールドアドレスの表示によりエネーブルされると、フ
ォールトＰＲＱＭ１１ａからの７ビツトと、キーＰ　）
ＬＱＭ１０２．１０６および１１０からの対応する７ビ
ツトを比較し、出力１１に最上位のアトレストランスレ
ージョン（１号Ａ’１Ｍｔを発生する。この２０番目の
ビットもマルチプレクサ（図示せず）（Ｆ）セレクトＢ
人−カへ送られ、このマルチプレクサは、メモリアドレ
ス信号ＡＯ−Ａ１１　としてトランスレーションＰＲＱ
Ｍから１２のデータビラトラ出力することによって応答
する。コンパレータ１１６からロジックｒＩＪの出力が
ないときは、マルチプレクサは単にメモリアドレス信号
Ａ　０−１１８としてそれぞれ入力アドレス信号Ａｌ０
−Ａ１１８Ｙ通適させるだけである。

入力アドレスの２次元でなくて５次元への分離は、トラ
ンスレータ１００の基本的作動を変えるものではなくて
、トランスレーションおよびキーＰ　）ＬＯＭの全累積
サイズを減少きせる。例えば、第２図に示すような２次
元装置では、アドレスラインは、可能な５１２めうち最
大６４のデイフエクテイープワードロケーション’ｋＶ
ｆａことができる。第６図に示す装置では、Ａ次元をＢ
次元およ、びＣ次元と別個のものと概念化し、１２ａＢ
Ｃ面のうちの一つを定めなければならない。各デイフエ
クテイープアドレスロケーションを表示する各ＢＣ平面
は、１６．ｔ６ｘｔ６Ｂ’ｒＣＴ平面のうちの一つにア
サインしなければならないので、４０９６０入力アドレ
スステートのうちの唯一つのＢＣ平面にはせいぜい２５
６のエラーを受は入れることができる。同様にして、デ
イフエクテイープアドレスロケーショ／ヲ我示する各１
２８Ｘ６４ＡＢＩ平面４１．１６ＡＴ　ＢＴ平面のうち
の一つにアサインし、デイフエクテイープアドレスロケ
ーションを表示する各１２８×６４ＡＣ平面は、１６Ａ
ＴＣＴ平面のうちの一つにアサインしなければならない
。第２図に示す本発明の実施例にお、いてＦＲＯＭのワ
ードアドレスロケーションにデータステートをアサイン
する方法は、第７〜９図を参照すればより理解できるで
あろう。Ｗ、７図は、入信アドレスを第１次元Ａ＃を第
２次元Ｂ群へと分離する概念な示すものである。この結
果、Ａ群のアドレスは左から石へ水平に斬増し、Ｂ群の
アドレスは頂部から底部へと垂直方向に斬増する平面と
なる。

各Ａ群のアドレスラインは、各Ｂ群のアドレスラインと
交差し、同様にして各Ｂ群のアドレスラインも各Ａ群の
アドレスラインと交差する。

これら交差点の各々は、メインストレージモジュール２
４内の入力ステート又はワードロケー−／　’１７％：
表示し、これらワードロケーションの一部はディフェク
ティブであり、辛卯が付けである。図解な容易とするた
めＡ８面の上方左コーナーにデイフエクテイープワード
アドレスを集中しであるが、一般的にこれもデイフエク
テイープアドレスロケージョンＡＢ平面全面・に４わた
って不規則に分布する。　　　・　　゛トランスレージ
、ヨンおヨヒキーテータスｆ　−トのＡＰＲＱＭおよび
Ｂ　Ｐ）ＬＱＭに′対する入力アド□レスへのアサイン
メントを容易とするために１壽１および■に示τように
デイフエクテイープワードロケーションと交差するライ
ンをリストするとよい。表■で＋ｔ　Ｂ　ｉ　欄にディ
フェクティープワードロケーションと交差するＢライン
の各々をリストしである。各リストされたラインの反対
側の”（Ｂｉ）欄には（以後ｓＢと称す）ラインと交差
するディフェクティブワードロケーションの合計数が表
示しである。Ａｆ３ｉ　　と表示する次の欄には、所定
のＢラインと礎差する各デイフエクティ１−ブワードロ
ケーションのＡライン上の交差点が表示しである。すな
わち、７Ｆレス９（ンＡ１１Ｏ−Ａ１１８の２進：ｌｆ
ｆ−１’化入力アドレス００００００１００　ＫＮ応す
るＢラインのＢ４は、Ａライン上のＡ４．Ａ２５．Ａ３
０およびＡ１５５で生じる４つのディフェクティープヮ
ードロケーションと交差する。最後の、すなわちマ・ツ
ブオーダの欄は、Ｂラインと交差するディフエクテイー
プワーｒａケージョンのｍｔｖｙｉｓ’ｗＢラインを表
示したもので、Ｂラインは最初の鍛もデイフエクテイー
プなワードロケーションと交差する。

表１において、Ａｉ欄は、ディフエクティープワードロ
ケーションと交差するＡディメンジョンラインｔリフト
したもので、ｎ（Ａｉ）ＩＩ（以後ＳＡと称す）はＡＩ
欄のディフェクティーブワードロケーションのａＶリス
トしたものである。ＢＡｉ掴には、デイフエクテイープ
ヮードピーケージョンが生じるＢディメンジョンライン
との交差点をリストしである。ｉツブオーダの欄は、最
初にオーダされる最も大きな数と交差するデイフエクテ
イープワードロケーショ／の数の順にデイフエクテイー
ブワードロケーションと交差するＡラインの数列を示す
ものである。

第８図および第９図に示す配列を利用すれば。

Ａ　ＰＲＱＭおよびＢＰＲＯＭへのデータステートのア
サインが容易となる。これらの図は、ＦＲＯＭのデータ
の内容を水平軸に沿うトランスレーションデータ次元と
垂直軸に沿う正規化キーデータへ分割する。第８図に示
すＢ　Ｐ）ＬＯＭは６４ｘ８のコンフィギユレーション
を有し、−万の上に他方が載るよう２つの部分に分けて
示しであるが、利用できる図面の形に配列を合わせであ
る。第９図は、ＡトランスレーションＰ　ＲＱＭ４２−
とＡ＋−Ｐ）１０Ｍ４０　ＪＣ対す６）６４Ｍ１６配列
のデータステートを示す・ 本ＮＴｌｔ、Ｂ　ＰＲＯＭ　　Ｋ対しては偶数又はレヘ
ルハッキング、ＡＰＦＬＯＭに対してはクローズドパツ
キどグとなるようにデータステートｖトランスレーショ
ンおよびキーＰＲＱＭヘアサインする。すなわＳ）第８
図を参照すると、第８図のＢマツプＫＢラインがアサイ
ンされる際＃１ぼ同ｔによってすべてのＢトランスレー
ションステートが満されるように６４のＢトランスレー
ションステートの各々と関連する６４の可能工５−　ｏ
　ケ−ジョンを均等に満すような試みがなされる。例え
ばラインＢ４をＢＫαＢＴＯにアサインすると、Ａライ
ン（ＤＡ５．Ａ２５．ＡＩＯおよびＡ３５で４つのフォ
ールトロケーションと交差する。従って、このアサイメ
ントによって６４の利用可能なフォールトステートのう
ち４つが使われることになる。他のＢトランスレーショ
ンステートロＴ１−ＢＴ６５のすべてが少なくとも４つ
のマツプ化されたフォールトステートを有するまで、第
２ＢラインＶＢ）ランスレー、ジョンステー）　ＢＴＯ
ヘマップ化しようとする別の最初の試みはない。以下説
明するＦＲＯＭのマツピングプログラムでは最大６４か
５４つのフォートを除いであるので６０の利用可能なス
テートラ表示している。次に＃も利用可能なフォールト
ステートを根拠にして・Ｂトランスレーションステート
に附加Ｂラインがマツプ化される。

相反忙よって最も利用可能なフォールトステートを有す
るＢトランスレージｇ７−遺テートヘノマツピングが阻
止される・と、＠２の最も利用可能なフォールトステー
トを有するＢトランスレーションステートが試みられ、
以後続く。

第９図に示すように□ＡマツプへりＡラインのアサイン
には、偶数バクキングの替わりにクローズド又は最大バ
ッキング法が好ましい。ますＡトランスレーションステ
ー）　ＡＴＯのすべての６４のフオ・−ルトステートを
満す試みがなされ、次にＡＴＥ、　　次ＫＡＴ２等と続
く。相反によってＡラインのＡＴＯへのマツピングが阻
止されると、Ａライン＠ＡＴ１へマツピングしようとす
る試みがなされ、次にＡｒ１へのマツピングがなされる
。

従って、Ａトランスレーションステートへの７オールト
のアサイメントは数の小さなステートで起なわれ、数の
大きなステートでフォールトが１サインされる可能性は
ない。次にコード化されたＡトラ：／スレーショアビッ
トは、ターゲットストレージモジュール２６おヨヒフォ
ールトＦＲＯＭ４８に対する最高位のアドレス入力とｇ
れる。例えば、上位８つのＡトラン、スレージョンステ
ートＡＴ５６−ＡＴ６３が窒のままであるとすると、フ
ォールトＦＲＯＭ４Ｂの最後の５１２ワードは決してア
ドレス指定されず、実行する必畳もないので、５１２ワ
ード×８ビツトのモジュールで構成されるトランスレー
タ２８のコストは低減される。一般に省略できるフォー
トＦＲＯＭの量は、トランスレートすべきアドレスステ
ートの数および相反なしに低位のＡトランスレージョン
ステートにアサインできる効率によって決まる。最後の
１６のＡトランスレークヨンステートＡＴ４８−ＡＴ６
８が空のまま罠なっていたとすると、最後の１にワード
のフォール）ＰＲＯＭ４０は実行しないままＫしておく
ことができる。又フォートＦ　ＲＯＭ　４８のコスト！
低減できる上に、ＢマツプへのＢラインの偶数ノくツキ
ングにより、相反なしＫＡマツプへアサインできるＡラ
インの数が増し、相反なしにでき６Ａラインのマツピン
グは、マツプ化できるフォールトステートが最大数とな
るとき必ず限界となる。

、ノーデイフエクテイーブワードロケーションで交差す
るＡおよびＢ次元ラインは、表や図には明白には示して
ないが、１対１のオンツーマツピングによりＡ配列およ
びＢ配列にアサインされたステートもある。しかしなが
ら、ノンデイフエクテイーブアドレスのアサイメントに
際し、Ａラインと関連するマルチプルＢラインおよびＢ
ラインと関連するマルチプルＡラインな防止するＫは問
題がない（すなわちフォールトＰ　ＲＱＭ　４　Ｂにお
いで対応キーステートのアサイメントはない）ので、各
々のＡ又はＢ配列データステートに対するデイフエクテ
イーブワードロケーションと交差しない八又はＢライン
をアサインすることには問題はないことになる。これら
ライン（０ワードロケーシ１）と交差する）は、デイフ
エクテイーブワードロケーションと５ｅＭするア１／レ
スラインのアサイメントの後で利用できるデータステー
トに最後にアサインできる。

デイフエクテイープワードロケーションと交差しないＡ
およびＢアドレスライ／は現実には［かまわなイ（ｄｏ
ｎ’ｔ　ｃａｒｅ）　Ｊ状Ｉｎ示す。それ以外のときは
このよりなＡアドレスのすべてｔＡ配列内の一つのデー
タステートにアサインし、このよりなりアドレδの丁べ
てＶＢ配列内の一つのデータステートにアサインできる
。フォールトｆ’ＲＱＭ４８　ｆプログラミングするＫ
はコンパレータがｉツテヲ発生せず、このためデイフエ
クテイーブアドレスロケーションと交差しないこれらＡ
＄５よびＢラインに対してアドレストランスレークヨ／
が起こらないようにＦＲＯＭ内部の対応リードロケーシ
ョンをプログラムするだけでよい。

本例では、すべてのＢアドレスラインが第８図のＢ配列
にアサインされた後に１８９図の−Ａ配列ＫＡアドレス
ラインがアサインされる。上記プロセスは、Ａラインを
ＡＫＸＡＴ　Ａマツプヘア＋４ンＬ、Ｂう゛インをＢＫ
ＸＢＴマツフヘアサインするものと考えられるが、実際
にはＡライン）ｔＡ　ＰＲＯＭ４０．４２の入力アドレ
スステート又はワードロケーションであり、ＡＫ＃よび
ＡＴステートはコード化された状態で対応９−ドロケー
ジョンへアサインされたデータである。同様にしてＢラ
インは、ｇ　ＰＲＯＭ４４．４６の入力アドレスステー
ト又はワードロケーションを示し、ＢＫおよびＢＴステ
ー□トはコード化された状標で対応ワードロケーション
にストアされたデータを示す〇 次に表Ｉ％’参照すると、マツプオーダーは、Ｂディメ
ンジョンラインＢ４がまずアサインされるべきであるこ
とを示し、これが最初のエントリーであるが、起り得る
相反はなく、ラインＢ４はデータステート１００となる
。すなわちキーデータＢＫはΩに等しく、Ｂ）ランスレ
ージョンデータＢＴはＯＫ等しい。ラインＢ４はＡライ
ンＡ４．Ａ２５．ＡＤＤおよびＡｓｓに対応する４つの
デイフエクテイープワードアドレスロケーションと交差
する。ロケーション０．０でのＢ配列に対して第８図に
設ゆた配列スペース内にはエラー曾計数に沿うこれらの
データを示す。

ａｔのマツプオーダの＃！２エントリーは、ＡラインＡ
１６．Ａ２９．Ａｇｏ　　およびＡ３１　　での４つの
デイフエクテイープリードロケーションと交差するＢラ
インの８１７である。このＢラインのｇ１７は、第８図
の配列内の容易にアサインされるデータステート０．１
であり、デイフエクテイープワードロケーションの関連
合計数および対応するＡライン交差点を内部に示す。

これらＢＴｌへの最初のエンド１ノーであるので、ＢＴ
ｌへの同一関連Ａラインの２度のアサイメントから起り
得相反はない。

ライｙｌ１１８は９（ンＡ２９．Ａ３０．Ａ５１　　＠
よびＡ３５　　との交差点での４つのディ７エクテイー
プロケーシヨンと関連している。各Ｂトランスレーショ
ンに対し６４のフォールトステートを均一に満すための
予め確立したパターンに従い、ラインＢｔａはＢマツプ
のロケーション０．２に入れられる。利用可能なスペー
スには４つのデイフエクテイープヮードロケーションと
対応するＡラインが表示されている。又、Ｂラインに対
する関連フォールトの数が６４を越元なけれは、所定ト
ランスレーションステートへの最初のエントリーによっ
て相反がａされることはない。

表１は、アサインすべき次のＢラインはラインＢｉ９で
あることを示す。ラインＢ１９は、ラインＡ２７．Ａ２
９．Ａｇｏ　　およびＡ３１と交差する４つのデイフエ
クテイープヮードロケーションと関連している。ライン
ｆ３１９は、第８図に示すようにＢ配列内にてデータス
テー）０．！Ｓアサインされ得る。同様にして、我■内
Ｋ　ＩＪストされた丁ぺてのＢラインは第８図に示ｆＢ
配列内のデータステートにアサインされ得るが、関連す
るＡラインが以前同一のカラムにアサインされたＢライ
ンとも関連するようＢラインなカラムＢＴＫアサインし
ないよう注意する必要がある。

本例では、丁べての力与ムＢＴＫエン）ＩＪ−させるの
く光分な数のエラーはないが、実際のメモリには５１２
のＢラインのほとんどが少なくとも関連フォールトを一
つ有していると予想される。最初の６４のＢラインがＢ
マツプ上に位置した優には、丁でにＢラインによって占
められているカラムＢＴＫ６５番目のＢラインをマツプ
しなければならない。まず最初にアサインされたフォー
ルトステートの叙が最も少ないカラムＢＴがセレクトさ
れるが、恐らくカラムＢ’１６３となろう。本例ρ島ら
逸脱するが論点を明らかとするためにＡ１０．Ａ７５．
Ａ７６　　およ　。

びＡ２００　で４つのフォートとの交差を有するライン
Ｂ１４ｙＢｉ’６５が有していると仮定するとカラムＢ
Ｔ６２は、Ａ１０．　Ａ５５．　Ａ３０１．　Ａ７２９
およびＡ１０２３　　で５つのフォート交差点？有する
ライン１３５１０ｇ有することになり他のすべてのカラ
ムＢＴは５つ以上の関連フォールトとマツプされたＢラ
イン？有することとなろう。

マツプする次の６５番目のＢラインは、Ａ２５゜Ａ７５
．Ａ３０１およ−びＡ３４２にて４つのフォールト父差
点ン有するライン４８５である。カラムＢＴ６５は、マ
ツプされたフォールトステートの数が最も少ないので最
初のマツピングを受けることになろう。しかしながらラ
イン８４８５と関連するフォールトＡ７５は以前マツプ
化されたラインＢ１４と関連するフォールトＡ７５と相
反する１次に最も少なく占められたＢＴカラムがセレク
トされるが、カラム６２となろう。しかしながらライン
Ｂ５１０と関連するフォールトＡ３０１はライン４８５
と関連するフォールトＡ３０１　　と相反するので、カ
ラムＢ６２は使用できない。ＢＴ６１のような追加カラ
ムは、関連フォールトからの相反なしにライン３３４８
５　Ｑマツプ化できるまで試みられる。この相反とは、
ディフェクテイーブストレージロケーションを識別する
２つの異層る入力アドレスに同一のトランスレートされ
たアドレスをアサインすることと同じことである。

Ｂマツプの完了後にＡラインは、第９図に示すようＫＡ
マツプへアサインされる。このプロセスは、各人ライン
を可能性ある６４から最も利用可能なフォールト空所な
有するＡＴステートに均一にアサインする代わりに利用
可能なフォールト９ｐｆｒのできるだけ少ないＳ！を有
するＡＴス？＝）ヘアサインすることを除けば同じであ
る。

表■を参照すると、ラインＡ２７はＢ１９゜Ｂ２０．Ｂ
２１　　およびＢ２２　で４つのフォールトをアサイン
すべき最初のものとなる。このラインは相反なしにロケ
ーション０．０ヘアナインされる。次は、Ｂ４．ｆｉｆ
７．ＢｔａおよびＢ１９で４つのフォールトを有するラ
インＡ５０である。フォールトＢ１？は、ラインＡ２７
のフォー）Ｂ１９と相反するので、ロケーション０．１
へのアサイメントを強制する。アサインすべき第５のラ
インは、ラインｆ３４．ｆ３６および８１８で３つのフ
ォールト交差点を有するＡ３５である。ラインＡ５５は
、ＩＩｋ初の試みがなされるロケーション１．ＯＫアサ
インできる。次にＡ２９がロケーション０．２にアサイ
ンされ、すべてのＡラインが図示されるようＫＡマツプ
へアサインされるまで各ラインは最も少ない数の非相反
ＡＴステートにアサインされながらプロセスが進行する
。

フォールトと関連するすべてのＡラインがマツプ化され
た後にＡＯのような残りのラインは残りの利用可能なＡ
Ｋ、ＡＴステートにマツプ化できる。

第８図および第９図に示す配列は、ＡおよびＢＦＲＯＭ
へ入れなければならないデータを決める。１Ｍｆ＃！Ｊ
ｗ参照すると、アドレスＢ４はデータ・ステー）　０．
０　（モジュロ６４）Ｋアサインされたものであること
が判る。従って、ＢトランスレーションＰＲＱＭ４４内
のアドレスワード４は、０（モジュロ６４）Ｋロードさ
れ、ＢキーＰＲＱＭ４６内のアドレスワード４はデータ
ステート０（モジュロ８）がロードされる。Ｂ配列ｔｆ
どｔＬば、Ｂ　）ランスレーシゴンＰＲＱＭ４４のアド
レスワード１７は、データステート１（モジュロ６４）
Ｋロードされ６一方ｆｌ−−１’ＲＯＭ４６　Ｐ３のア
ドレスヮードロヶーショｙ１７はデータステートＯＫロ
ードされる。同様にして、ＢトランスレーションＦＲＯ
Ｍ４４　内のアドレスロケーション１Ｂ、　１９．６．
５．２７および５にはそれぞれデータステー）　２．３
．４．５．６＃よび７（モジュロ６４）がロードされる
。データステート「０」は、これらすべてのアドレスロ
ケーションに対するＢ午−ＰＲＯＭＡ６ヘロードされる
。同様にして第９図に示すＡ配列は、水”１９５Ａトラ
ンスレ一シヨンＰＲＯＭ　　ＫＮ’するｆ−ｆｉシート
および垂直軸に沿うＡキーＦＲＯＭ４０に対するデータ
ステートを示し、対応するＡ人カアドレスは、変差エリ
アに表示しである。すなわち、データステー）０．０は
、アドレスロケーション２７でＡキーＰＲＱＭ４０およ
びＡトランスレーションＦＲＯＭ４２にロードされる。

Ａ人カアドレス５ｏでは％ＡトランスレーシジョＰＲＱ
Ｍ４２にデータステート「１」（モジュロ６４′）がロ
ードされ、Ａ　−？　−ＰＲＯＭ４０にはデータステー
ト「ｏ」がロードされる。

同僚にして、各大刀アドレスに対するＡ　ＰＲＯＭ４０
．４２内のアドレスワードロケーションには適正なデー
タステートがロードされる。

フォールトＰＲＱＭ　４８　　のデータ内容は、４９図
および第８図に示すＡｊｄよびＢ配列から引出すことが
できる。例えばフォールトＰＲＱＭのアＦＬ／ス０．０
がＡ配列のカラムＡＴＯｊｄよびＢ配列のカラムＢＴＯ
に対応すると、これはディフェクテイープエラーロケー
ションＡ３．５．　Ｂ４に対応する。Ａ配列では、アド
レスＡ５５は、Ａｄｔ−のデータ「１」に対応するので
、フォール）ＦＲＯＭのアドレスＯ，Ｏの最初の４ビツ
トの位１ｆＫ［月（モジュロ１６）をロードしなければ
ならない。同様にして、Ｂ配列ではラインＢ４はＢＫ＝
Ｏに対応するので、アドレス０．０の次の３ビツト位置
にｒＯＪ　　（モジュロ８）をロードしなければならな
い。鍛後に８番目のビット位置に［月をロードし、この
アドレスがターゲットストレージモジュール２６へのト
ランスレーションを必要とするデイフエクテイープワー
ドロケーションに対応すること１に：表示する。すべて
「月の非焼却ステートを有するＰＦＬＯＭＫ対しては、
有効トランスレーションステートを表示するには「０」
を用いることになろう。

同様にして、フォールトＰＲＯＭのアドレス０．１はＡ
配列のカラムＡＴＯｊｄよびＢ配列のカラムＢＴＩに対
応する。デイフエクテイープアドレスロケーションＡ１
６．Ｂ１７はこれら力９４に共通する０アドレスＡＩ６
はＡキーデータステー）ＡＫｌ　　にアサインされるの
で、フォールトＰＲＱＭのアドレスロケーションロ、１
　（モジュロ６４）の最初の４ビツトには０００１１に
：ロードしなければならない。アドレスラインＡ１７は
ＢキーデータステートＢＫに対応するので、フォールト
ＰＲＱＭ４８内のワードロケーション０．１（モジュロ
６４）の次の５ビツトに０００　をロードする。このワ
ードロケーションの８誉目のビットに１がロードさ゛れ
れば、このことはデイフエクテイープアドレスロケーシ
ョンがターゲットストレージモジュール２６へのトラン
スレーア！！ンな必要とすることな意味する。同様にし
て、各デイフエクテイープワードロケーションがＡ配列
のカラムＡＴとＢ配列カラムＢＴとの一義的な組合わせ
に対応する。この組合わせは、フォールトＦＲＯＭ４８
内のアドレスを決定し、七のアドレスのデータにはＡキ
ーデータの対応する４ビツト、Ｂ＋−データ、の３ビツ
トおよび「１」がロードされ、ターゲットストレージモ
ジュール２６へのトランスレー′クヨンヲ必要とするデ
イフエクテイープワードロケーションのアドレスに対応
することを表示する。フォーＡＩＰＲＱＭ４８の利用可
能な４にのロケーションすべてが利用されるわけではな
く、アドレス０８（モジュロ６４）のような使用されな
いロケーションにはビット数８の中に「０」がロードさ
れ、ｒドレストランスレーションは行なわれず、コンパ
レータ５６から出力されるフォールトは禁止されること
を表示する。表ｍは、本例におけるアクテイープアドレ
スの各々に対するフォール）ＦＲＯＭ４８のデータ内容
な示す。デイフエクテイープアドレスのラベルの付いた
カラムは、トランスレート中のアドレスに対するデイフ
エクテイープワードロケーションが対応するＡラインお
よびＢラインの変差点を示す。

アドレストランスレータ２８の作動の際、２デイメンジ
ツンアドレスＡ４．Ｂ４に対応するアドレス０００００
００１００．００００００１００が適白な読取又は書込
みコマンドに沿ったコントローラ１６からデータストア
２０に受信されると仮定する。

これＫより、Ａキー）”ＲＱＭ４０′ＨよびＡトランス
レーションＰＲＱＭ４２　内のアドレスロケーション４
がアクセスされる。これらＰＦＬＱＭは、これらロケー
ションにてそれぞれ０００１　および００００１０　％
−ストアする。同様にして、この入力アドレスにより、
Ｂキー）’ＲＯＭ４６およびＢトランスレーション）’
ＲＱＭ４４　内のロケーション４がアドレス指定される
。これらロケーションもそれぞれ０００およびｏｏｏｏ
ｏｏ　ｔ？ストアする。

この結果、Ａ）ランスレージョンＦＲＯＭ４２はフォー
ル）ＰＲＱＭ４８およびマルチプレクサ５００Ａ入力に
６つのピッ）　００００１０　ｙ提示する。

コｔＬト１”１様にＢトランスレーション）”ＲＱＭ４
４はフォールトＰＲＱＭ４Ｂおよびｉルナプレクサ５２
１フ）Ａ入力に６）ノヒツ）　００００００ｖｆＭ示す
る。これと同時にＡキーＰＲＱＭ４０’はコンパレータ
５６に４つのビットｏｏｏｔ　ｙ提示す、る−万Ｂキー
ＰＲＱＭ４　ｂはコンパレータ５６に３つのビット００
０ヲ提示する。フォールトＰＲＱＭｎ８の１ドレス入力
に与えられる１２ビツトのデータによ’）、アドレスロ
ケーション２．０（モジュロ６４）がアドレスＮ足され
、表」に示されるようにフォールトＰ）ＬＱＭ４８は、
コンパレータ５６に８つのビット１０００．１０００を
与えることＫよりレスポンスする。これら８ビツトのデ
ータは、コンパレータ５６により受信される他の８ビツ
トのデータとマツチするので、コンパレータ５６の出力
にロジック［月のフォート信号を発生させる。この信号
は、ＮＡＮＤゲート６０によってロジック「１」レベル
に反転され、マルチプレクサ５０および５２にその大入
力をセレクトさせ、トランスレートされたメモリアドレ
ス信号ＡＯ−Ａ５およびＡ６−Ａ１１をそれぞれ出力す
る。

ＮＡＮＬ）ゲート６０のロジック「０」出力は、更にＮ
ＡＮＤゲート６２によって反転され、ロジック［月レベ
ルの２０番目のメモリアドレス信号Ａ１９を発生するの
、で、データストレージモジュールはターゲットストレ
ージモジュール部分２６をセレクトする。従って、入力
アトレスＡ４゜ｆｉ４１＠、ター）ｌシトストレージモ
ジュール２６内のトランスレートされたメモリアドレス
ロケ−ショア２．０（モジュロ６４）にトランスレート
され、次にモジュール２６はアドレスレーショｙを完了
するのに必要な約にマイクロ秒の若干の遅延を除けばコ
ントローラ１６にトランスペアレントなようにモジュー
ル内のアドレスロケーショシの読取り又は書込みデータ
に進む。

データアサイメントプログラム データアサイメントプログラムは、Ａ人カラインのステ
ー）ＹＡマツプ（第９図）ヘアサインし、８人カライン
のステートＶＢマツプ（第９図）ヘアサインするよう実
行させなければならない。これらのアサイメントが一旦
なされると、Ａ、Ｂおよびフォール）ＦＲＯＭの内容は
、本来的に決められ、これらＦＲＯＭ’ｔ’プログ与ム
は「吹き消す」ために必要なリストが容易に引出される
。Ａおよび８人カステートのＡおよびＢマツプへのアサ
イメントは次のルールと両立しなければならない。

１、　　））　ｆ　ｆ）ｈ　６４のエラー（マツプ化さ
れたエレメント）しか各大入カコードと関連できないこ
と。このことはＡ入力コードはＡマツプ内の一つのＡＴ
カラムにアサインしなければならなく、これと関連する
マルチプルエラーは、対応するＢ入力ラインのステート
ｔ’ｎ’ｒｖツブ内の異なるＢＴカラムにアサインする
ことＫよって区別しなければならないからである。

Ｚ　わずか６５の（ＮＡＴ）コード（マツプ化されたエ
レメント）シか各Ｂコードと関連できないこと。これは
、単に上記１の逆のことである。

五　関連するフォールト又はマツプ化されたエレメント
ｙ有するＡ人カラインのステートをＡマツプへアサイン
することは、１対１対応のマツピングでなければならな
いこと。

４、　関連するフォールト又はマツプ化されたエレメン
トを有する入力ＢラインのステートをＢマツプへアサイ
ンすることは、１対１対応のマツピングでなければなら
ないこと。

５、　　ＡおよびＢマツプへのＡ人カラインおよび８人
カラインのアサイメントは、ＢＴカラムとＡＴカラムの
各組合わせに１つのフォールト又はマツプ化エレメント
しか関連し雇いように行なわなければならない。

統計学的研死によれば、これらの制限によって、トラン
スレートできるステートの実際の数は現実のハードウェ
アキャパシティ（本例では４０９６　）より若干束なく
なる。第９図のプログラムフローチャートに９９％を越
える確率にて最大４０９６のキャパシティのうちの＋［
５５００エレメントをマツプするアルゴリズムを示す。

表ＶＫＢＡ８ＩＣプロゲラｌム言語で作成した対応プロ
グラムのリストな示す。表■は、アルゴリズムフローチ
ャートで愛用される重要な用語の定義を示すが、表■は
、表■で定義される用語と表ＶＫ記戦されたプロ□グラ
ムで愛用された用語の関係を示す。ＲＡＳＩＣプログラ
ム言語に固有の変数名を愛用する上に制限があるため多
くの場合用語を置換えなければならなかった。

１ｓ１０図に示すアルゴリズムは、まず各Ｂコードと関
連するフォールトステート又はマツプ化エレメントのう
ち最大のものから最小のものへの順ＫＢ人カコードンＢ
ｉツブヘアサインするものである。次にこのアルゴリズ
ムにより、各Ａ人カコードと関連するフォールトステー
ト又はマツプ化エレメントのうち最大のものから最小の
ものへの順にＡ人カコードはＡマツプヘアサインされる
。８人カラインのａｔｔＡ人カライカライン半分である
ので、−ラインあたりのフォールトステートの数は２倍
であって従って、多数のエラーを首尾よくマツピングす
る可能性は低くなる。まず、Ｂラインのマツピングは先
のＡラインのマツピングにより諌されるがもじれない制
限を除くので、所定の数のＢラインをマツピングできる
可能性は高くなる。鍛も利用できるフォールトステート
（合計６４）を有するＢマッグ中のＢＴカラムのステー
トに次のＢラインを優先的にアサインする偶数バッキン
グによりＢラインはマツプ化される。利用可能なフォー
ルトステートのａＫより、順番１ｃＢＴカラムがリスト
され、相反によって最大フォールトステートを有するＢ
Ｔカラムへのマツピングが禁止されると、マツピングが
成功裡に完了するまで又はすべてのＢＴカラムがなくな
るまで次々ＫＢＴカラムが試みられる。

８人カラインがマツプ化された後に、Ａ入力ラインがク
ローズドバッキングによってマツプ化される。Ａ入力ラ
インも最大関連マツ１ｆｔステートから最小関連マツプ
化ステートへの順でマツプ化される。Ａ入力ラインは、
まずＡＴＯステート次にＡＴ１ステート、次にＡＴ２ス
テート等々の順に満そうとするクローズドバッキングに
よりマツプ化される。このクローズドバッキングは、最
も多数のマツプ化ステートが関連するＡマツプに丁べて
のＡライン％：成功裡にアサインできる可能性を最適化
する、ものと考えられている。更にクローズバッキング
はマツプ化ステートの全キャパシティより少ないステー
トがマツプされる際にマツプ化エレメント又はフォール
トアサイメントを有しない数の大きなＡＴステートｌｋ
潜在的に空にしてどくことができるという利点な有する
。このためフォールトＦＲＯＭ４８の高次のアドレスロ
ケーションヲ智理的に実行せ−ｊＫトランスレータ２８
のコストを下げることができる。

合計２３００のマツプ化ニレメントナ比較的容易に収容
でき、マツプ止子べきエラーの合計数が２５００より少
なければＡＴＯからＡＴ６３の順ＫＡＴエレメントを処
理するだけで実行時間を短縮できる工夫がなされている
。しかしながら、エラの合計数が２３００　）ｉ／越え
ると、ＡＴエレメントの順序は、ＡＴＯからＡＴ６５へ
始めなければならないが最大の数のフォールトステート
又はマツプ化エレメントから最小の数の利用可能なフォ
ールトステート又はマツプ化エレメントへ゛の順序を維
持する各Ａラインのエントリーの後にアッ゛プデートさ
れる。最初の代替法は１次の、＄２の代替法と事実上近
似するが、これによりプログラム実行３時間は短縮され
る。

プログラムが相反のためＫＩｌ／＃定Ｂライン＋ｉｋＢ
マツプへ又はＡラインをＡｆｆツブヘアサインできない
場会は、先の入力ラインｔ−マツプアサイメントから除
き、アサインされていない入カラ、インと順々に変換す
る。アサインされていない入力ラインが末だアサインで
きないものであれば、次の先の入力ラインを対応するマ
ツプからディアサインし、アサインされていない入力ラ
インとアサイメントの順に変換する。このプロセスは、
アサインされていない入力ラインが相反なしにアサイン
されるまで続けられる。通常のアサイメント法では、デ
ィアサインされていた入力ラインを対応するマツプに再
びアナインさせる。

アサインされなη為っだ各ラインの数は、配列１１　（
Ｉ）にストアされ、他のラインがディアサインされた直
後のみに２つのライ／の各々をアサイメントるエントレ
スルニブな排除する。

次に＃！１０図を参照する。データアサイメントプログ
ラムは、ＡＤＴＲＡＮＩ％ＩＮよび曹と称す３つの主な
部分に分割される。３つの部分の愛用とアルゴリズムと
関係はなく、プログラムの実行を完了した特定のコンピ
ュータに課される制限に単に順応するだけであり、３つ
の部分は全体で一つのプログラムとなるよう互いＫ１１
１合されている。

このプログラムは、入力セットのアドレスρ為ら出力セ
ットの！ドレスへｉツブ化丁べきデイフエクテイーブア
ドレス又はマツプ化エレメントのリストを含むＡＤＤＲ
，Ｕと称される入力ファイルをアクセスすることにより
開始される。

このリストは、８群の入力アドレスの第１フアイル（Ｂ
、ＦＲｇＱ−ＤＡＴと称される）とＡ群の入力アドレス
の第２フアイル（Ａ、　ＦＲＥＱ、　ＤＡＴ。

と称される）とを発生ずるのに使用される。これらファ
イルは、表■および！ｇ！ｎの最初の５つのカラムの一
般的形状を有し、各レコードに対し、入力ライン番号（
ラインに関係するデイフエクテイープアドレスロクージ
ョンがめろかないかにかかわらず）、ラインと関連する
デイフエクテイープアドレスロケーション又はマツプ化
エレメントの数、および各デイフエクテイープアドレス
ロケーションにおいて所定Ｂ入力ラインとのＡ人カライ
ンの交差点なりストする。

次にこのプログラムは、Ｂ、ＦＲＦＱ、ＤＡＴファイル
ρ為ら引出されるワーキングファイルＢＥＳ（４ＤＡＭ
’発生し、蘭連デイフエクテイープアドレスの酸大数か
ら関連デイフエクテイープアドレスの最小数への順に入
力アドレスラインをリストする。丁なわち、第７図のラ
インＢ４のように４つのデイフエクテイープアドレスロ
ケーションで交差するライン、はラインＨ６のように３
つのデイフエクテイープアドレスロケーションと交差す
るラインの前にリストされる。これにより、ＡＤＴＲＡ
ＮＩと称されるプログラムの第１部分が完了する。

次に本プログラムは、８群の入力アドレスをＢマツプに
アサインさせるよう進行するＡＤＴＲＡＮＨに続く。表
ＴＢ　（１，Ｊ）は、第８図と同様なデータなストアし
ている。このプログラムは、ＢＳＥＱ、ＤＡＴｌ）ｆ＊
報から次の入力Ｂラインを得て、リンクされたりストＦ
’ＦＢＣＩＩ＋から次のＢＴステートを得るが、リスト
ＦＰＢＣ（１３は１ツブ化されたエレメント又はフォー
ルト＆受けるのに最も利用可能主ｇ！所から順にＢＴス
テートを維持する。その時のＢラインに関連するデイフ
エクテイープアドレスロケーションの数がマツプ化可能
な最大数（６４）　　’に越えないことｖｉｉｉｇシタ
後にプログラムは先のアサイメントと相反しないかテス
トする。丁なわち、七の時のＢラインに関連するフォー
トロケーションは、同じＢＴステートに先にマツプ化さ
れたＢライイと関連するフォールトロケーションに対応
していれば、七の時のＢラインはその時のＢＴスステー
トへップ化できない。相反があるときは、プログラムは
、ＦＰＢＣｉＩＪリンク化リストからスリストステート
ｔ’得るＢ点に復帰し、このＢＴステートｖ相反のため
にテストする。

相反のないＢＴステートが発見されると、その時のＢＴ
入入子ライン、ＫＢキキーテートでＢＴステートにアサ
インされる。ＫＢキキーテートは、変数ＩＢＲｔＪＪに
よって表示されるが、この記号は各ＢＴカラムＪに対す
るＢマツプ内の次の利用可能なりＫ列ヲ表わしている。

Ｂマツプへのアサイメントの完了後、ＢＴ入入子ライン
アサインされたＢＴカラムに対応するエレメントをイン
クリメントすることにより変ａＩＤＲ（Ｊｌがアップデ
ートされる。第２変数ＭＢＣＩＪ）は、各ＢＴカラムに
関連するフォールト又はマツプ化されたステートを受け
るのに利用可能な９所の数なストアする。この変数は、
６４で初期化され、ＢラインがＢマツプに進入する際に
、Ｂラインがマツプ化されていたＢＴカラムに関連する
ＭＢＣのエレメントからアサインされていたＢラインと
関連するフォールトロケーションの数を減することＫよ
ってアップデートｇれる。次にＦＰＢＣ（Ｉ）リンク化
リストは、ＢＴカラムを類Ｋ１１ｌ待するようアップデ
ートされるが、・この順番は、フォールトを受入れるの
に最も利用できる９所からフォールトの受入れに最も利
用できない空所への順となる。プログラムは、次のＢ’
に得て相反のためのテス）Ｙする点Ｂへ復帰する。

プログラムが特定の８人カラインな６４のＢＴカラムの
いずれかにアサインするのに成功しない場会、プログラ
ムは分枝して、Ｂマツ１中で最も最近にアサインされた
Ｂライン、ＴＢ（Ｉ。

Ｊ）ヘロケートする。この蛾も最近にアサインされたＢ
ラインがロケートされると、ディアサイメントを反映す
るようアップデートされたＩＢＲＳよびＭＢＣ等の関連
変数によってディアサインされ、ディアサインされたラ
インはＢＳＥＱ。

Ｌ）ＡＴスフアイル中アサインできなかったＢラインと
順々に変え、られる。次にこのプログラムは、点Ａへ復
帰し、一つずつ移動されるアサインされていないＢライ
ンの順に成功していないＢラインケアサインしようとす
る、丁べてのＢラインＶＢマツプヘアサアメントするこ
とが完了すると、このプログラムはＦＲＯＭファイルＢ
Ｋ（ＩＩおよびＢ　Ｔ　ＩＪ）　′ｔ−書込む点５へ進
行する。ＢＫスフイルは率に順に又はＢ人カライン番号
に従いＢマツプ内のキ列のアサイメントＴＢ（Ｉ、Ｊ）
をシーケンシャルにリストするだけであり、ＢＴファイ
ルは、８人カラインの番号の順に各８人カラインに関連
するＢＴカラムアサイメントをシーケンシャルにリフト
する。このプログラムの第２部分はＡ、ＦＲＥＩＪ、１
）ＡＴファイル情報ρ−らのＡｓｌ：：Ｑ、ＤＡＴ　フ
ァイルケ発生して終了する。

次のＡ入力列、Ａマツプ内の次のＡＴカラム、およびカ
レントＡ人力ラインと関連する各フォールトに対する関
連ＢおよびＢＴカラムを得ることにより、プログラム部
分層が開始する。これらの情報は、Ａラインをエントリ
ーな受入れるためのフォールトステートＭＡＣ４Ｊｌ受
は入れるのに十分な数のアサインされていない空所およ
び利用可能なりＫ列ステートｖＡＴカラムが有している
かどうか又Ａラインのエントリがデイフエクテイーブな
ターゲットストレージモジュール２６内のアドレスへの
トランスレーションとなるかを判断するため罠入力デー
タファイルをアクセスするのに用いられる。アドレスが
デイフエクテイーブであれば、次ＯＡＴカラムがセレク
トされる。その時のＡラインと関連するＢラインと以前
にプロボーズされたＡＴカラムにアサインされたＡライ
ンと関連するＢラインとが相反しないかどうかのテスト
もなされる。テスト上の誤りがなければ、フォールトロ
ケーションでＡラインと父差する各Ｂライフに対してＢ
列のファイル（ＢＫ）が続出され、ＡラインはＡマツプ
にアサインされ、Ａ人カライン上のシラーに対応するＡ
Ｔ′およ五ＢＴの各総会わたに対し、フォールト配列Ｆ
内に用語し、ＢＲ，およびＡＲが書込まれる。［月　は
関連アドレスがマツプ化エレメント又はフォールトステ
ートに対応し、かつトランスレート丁ベキモのであるこ
と１に表示し、Ｂ列はＢラインをアサイン丁べきＢＫ列
スステートあり、ＡＲはＡラインケアサインするＡＫ列
スステートある。従って、Ｆ配列はフォール）ＦＲＯＭ
４Ｂの内容を決める。

次にプログラムは点４へ進行し、最近のＡラインア、サ
イメントを反映する。ようＦ　Ｐ　Ａ　Ｃ（ＩＪリンク
化クリストアップデートされ、丁べてのＡラインのアサ
イメントのためのテストがなされる。

プログラムが点Ａへ進まない場合、　ＡＤＴＲＡＮ厘の
最初へ進み次のＡラインなアサインする。最後のＡライ
ンがアサインされると、プログラムはＦＲＯＭ　　ファ
イル丁なわちＡＫ、Ａ’ｒ、　　フォールトおよびスタ
テイスティックスフアイルを書込み続けろ。ＡＫおよび
ＡＴスフイルは、ＡオーＰＲＯＭ４０およびＡトランス
レーショアＦＲＯＭ４２の内容を決めるＢＫおよびＢＴ
ファイルＫＮ応し、フォールトファイルはフォールト配
列の内容に対応し、フォールトＦＲＯＭ４Ｂの　−デー
タな決める。スタテイスティックスフアイルはプログラ
ムの実行に関連するデータを単にストアするだけで、デ
ータアサイメントアルゴリズムの実体部分ではない。

相反によってＡ１ツブ内での６４ＡＴカラムロケーシヨ
ンの一つにＡラインをアサイメントすることが排除され
ると、プログラムは分枝して最近にアサインされたＡラ
インｔディアサインし、これとアサインできなかったＡ
ラインとを順々に交換する。この手順は、アサインでき
なかったＢラインに対しても基本的に同じである。

上記装置は、メインストレージモジュール２４内の１以
上のビットのワード内でディフェクトが生じる時に完全
１８ビツトのワードのアドレスをトランスレートするこ
とＫより作動する。

このため、元のワードロケーションの１８ビツトのうち
の一つでもデイフエクテイープであると１８ビツトな再
アサイン又はトランスレートしなければならなり点で若
干効率が悪るい。当然であるが、各アドレスワードな一
つ以上のビット群に分けることも可能であり、この場會
、アトレストランスレニシジン用のこれら群の一つだｆ
ｆ＆セレクトするよう追加アドレスライン又はビットｙ
アサインするので、１つのディ７エクテイーブピツトを
収容する１８の余分なピットン与える必要がなくなる。

しかしながらコアメモリを使った本実施例では、ワード
内の一つのビットがデイフエクテイープであると判った
ときにストアされたデータの全ワードをトランスレート
することは実際的であり、かつコスト上も効果的である
ことが判っている。このこトハ、特にタイムベースでワ
ード上でデータなアクセスするコアメモリＶ使ったとき
く正しく、一つの出力ワード用データな２つの内部ワー
ドに分離するには、一つの出力ワード′４Ｉ：発生する
のに２つのメモリサイクルな必要とする。ことになろう
。これにより、実効メモリサイクル時間が大幅に低速化
される。複数のメモリサイクル−ＩＴＥ連続的に起きる
アドレストランスレータ２８ではにマイクロ秒の遅れが
あるＫもかかわらず、次のメモリサイクルのための遅れ
は前のメモリサイクルのサイクル時間と重なり合うこと
ができる。従ってメモリサイクル４正し≦アレンジ丁れ
ば、ンマイクロ秒の遅れは、アク七ス時間に影響するだ
けで、データ転送時間には影響しなくなる。

以上で、メモリアドレストランスレータ内で第１組のセ
ブセットな＠２ｆｆｉへ適訳的にマツピングする各檀シ
ステムな伐倒したが、本発明はこれらだけに限定される
ものではない。従って、特許請求の範囲に記載した発明
の範囲内で設計変史が可能であることは明らかである。

表　　　１ Ｂ次元の表 ９ｉ　　　　ｎ（Ｂｉ）ｏｒ　　８８　　　ＡＢｉ　　
　　　　　　　　　　　　　　　マｙｆｋ−ｆｆ３４　
４　　　Ａ４．　Ａ２５．　ＡｓＯ，Ａ５５　１Ｂ５　
１　　　Ａ１４　　　　　　８ Ｂｂ　　５．Ａ６．Ａ２０．Ａ３５　　　５Ｂ７　　　
　１　　　　　　　　Ａ２５　　　　　　　　　　　　
　　　　９Ｂ［Ｉ　　　Ａ１３　　　　　９ｇ ８１１　５　　　Ａ４．ＡｍζＡ２５６Ｂ１５　１　　
　Ａ３６　　　　　１１８１７　４　　　Ａ１６．　Ａ
２？、　Ａ５Ｇ、　１５１　２Ｂ１８　４　　　Ａ２９
．１５１１．　Ａ３１．　Ａ３５５Ｂ１９　４　　　Ａ
２７．Ａ２９．ＡＪＯ，Ａ５１　４Ｂ２０　１　　　Ａ
２７　　　　　１２Ｂ２ｆ　　Ｉ　　　Ａ２７　　　　
　１３Ｂ２２　１　　　Ａ２７　　　　　１４Ｂ２Ｓ　
　Ｉ　　　Ａ５６　　　　　　ｌ５Ｂ２６　１　　　Ａ
５　　　　　　１６Ｂ２７　　Ｓ　　　Ａ１７．　Ａ１
８．　Ａｍ９　　　７０１７ 表　　　ｎ Ａ次元の表 Ａｉ　　　ｎＱｉ）ｏｒ　ＳＡ　　　ＢＡｉ　　　　　
　　　　　　−ｒｌ什−ダＡ４　２　　　Ｂ４．Ｂｌｌ
　　　　　６Ａ５　１　　　Ｂ２６　　　　　　”／Ａ
６１Ｂ６１゜ Ａ１０　１　　３３１１　　　　　１１Ａ１！！　　１
　　３３１０　　　　　１２Ａ１４　１　　　Ｂ５　　
　　　　１３Ａ１６１　　　・Ｂ１７　　　　　１４Ａ
１７　１　　　Ｂ２７　　　　　１５Ａ１８　１　　　
Ｂ２７　　　　　１６Ａ１？　　Ｉ　　　Ｂ２７　　　
　　１７Ａ２０　１　　９６　　　　　　１８ Ａ２５　１　　　Ｂ１１　　　　　１？Ａ２５　２　　
　Ａ３４，１３７　　　　　７Ａ２７　４　　　Ｂ１９
．Ｂ２０．Ｂ２ｉ、Ｂ２２　１Ａ５０　４　　　Ｂ４．
．９１７．３３１８．３１１９　２Ａ５５　５　　　Ｂ
４，８６．Ｂ１８　　　５Ａ３６　２　　１３１５．ｉ
＄２５　　　　８Ａ２９　３　　　Ｂ１７．　Ｂ１８．
　Ｂ１９　　４Ａ５１　　Ｓ　　　Ｂ１７．　Ｂ１８．
８１？　　　５ＡＱ　　０　　　　　　　　　２０ 表　　　■ ０．Ｑ　　　　　　　　　　Ａｓ５．　ｊ３４　　　　
　１　０００　０００１０、ｉ　　　　　　　　　　Ａ
ｔ６．　Ｂ１７　　　　００００　　ｏ１１１Ｌ２　　
　　　　　　　　Ａ３５．　Ｂ−１８１０００ｏｏｏｔ
Ｏ，Ｓ　　　　　　　　　　Ａ２７．　Ｂ１９　　　　
１　　Ｇｏｏ　０００００．４　　　　　　　　　　Ａ
３５．　Ｂ６　　　　　１　０００　　ｉ］００１０．
５　　　　　　　　　　Ａ１０．　Ｂ１１　　　　　？
　　０００　Ｄｌｏｏｏ、６　　　　　　　　　Ａ１７
．８２７　　　　１０００　１０００１）＋　７　　　
　　　　　　　Ａｔ　４．１３５　　　　　１　　ｏｏ
ｏ　０１１００．８　　　　　　　　　　　　　　　　
　　　　　　　００．９　　　　　　　　　　　　　Ａ
ｊへ　Ｂ１０　　　　　１　ロＤｏ　　（Ｎ（ＮＯ，？
０　　　　　　　　　　Ａ５６．Ｂ１５　　　　　１　
０００　００１００、Ｉｉ　　　　　　　　　　Ａ２７
．Ｂ２０　　　　　１　０００　００００口、１２　　
　　　　　　　　　　　Ａ２７．　　Ｂ２１　　　　　
　　１　０００　０００００．１５　　　　　　　　　
Ａ２７．１３２２　　　　１　０００　　ＱＱＱＯＯ，
１４Ａ３６．８２５　　　　１　０００　００１００．
１５　　　　　　　　　　’Ａｓ、８２６　　　　　　
１　０００　　υ０１１０、１６　　　　　　　　　　
　　　　　　　　　　　　　　　ＱＯ，６５０ １、ＯＡｓ　ロ、　　Ｂ４　　　　　　　　　　１　　
０ｏＯｏｏｏ。

ｆ、Ｉ　　　　　　　　　　　Ａ５０．　Ｂ１７　　　
　　１　０００　００００表　ａｌ（続き） アルス←第１６４）　　ガフェクティーブアルス　　２
進データｔ、２　　　　　　　　　　　　Ａ３０．Ｂ１
８　　　　　１　０００　００００　　　　・１．３　
　　　　　　　　　　　Ａ３０．Ｂ１９　　　　　１　
０００００００’ｐ’　　　　　　　　　　　　　　　
Ａ６１Ｂ６　　　　　　　　　１　ｏ口０　０００１”
５　　　　　　　　　　　　　　　　Ａ２５＊Ｂ’１　
　　　　　　１　０００　００１１１．６　　　　　　
　　　　　　Ａ４８５，８２７　　　　１　０００　０
０１０１．７　　　　　　　　　　　　　　　　　　　
　　　　。

１．８　　　　　　　　　　　　　　　　　　　　　　
　。

１．９　　　　　　　　　　　　　　　　　　　　　　
　。

１、ｔＤ　　　　　　　　　　　　　　　　　　　　　
　　。

１．６５　　　　　　　　　　　　　　　　　　　　０
２、ＯＡ４．Ｂ４　　　　　　　１　０００　００ｆ）
１２、Ｉ　　　　　　　　　　　　　Ａ２９．Ｂ１７　
　　　　１　００（１００００２，２Ａ２９．Ｂ１８　
　　　　１　０００　　ＱＱＱＱ２．５　　　　　　　
　　　　　Ａ２９．Ｂ１９　　　　　１　０００　００
００２＃４　　　　　　　　　　　　Ａ２ｕ、Ｂ６　　
　　　　１　０１３０　００１１２．５　　　　　　　
　　　　　Ａ４．Ｂ１１　　　　　　１　０００　００
０１２．６　　　　　　　　　　　　Ａ１９．８２７　
　　　　１　０００　００１０２．７０ ２．６５　ロ ５、ＯＡ２５．Ｂ４　　　　　　　　　　）　ｏｖａ　
　ｏｏｏ　１表　１ＩＩ（続き） Ｔルス（珈６４）　　ディフエ州−ブアルス　２進デー
タ５、Ｉ　　　　　　　　　　　　　　　Ａ３１．ｆ３
１７　　　　　１　０００　００００５．２　　　　　
　　　　　　　　Ａ３１．　　ＢｌＢ　　　　　１　０
００　００００３、３　　　　　　　　　　　　　Ａｌ
ｌ、　　Ｂ１９　　　　１　０００　０１１００３．４
゜ ３．５　　　　　　　　　　　　　　　　　　　　　　
　。

５．６　　　　　　　　　　　　　　　　　　　　　　
　　Ｂ５．７゜ ’＋　８　　　　　　　　　　　　Ａ２５％　　Ｂ７　
　　　　１　０００　０００１３．９゜ ３・６３　　　　　　　　　　　　　　　　　　　　　
　１ｂｓ、６ｓ　　　　　　　　　　　　　　　　　　
　　　　１表　　■ プログラムの定義 Ａ、Ｆ既功０ＡＴ−各レコード（それに対応するＡライ
フＮＱ。

Ａライン上のフォールトロケーションの合計数、ＳＡ、
　フォールトロケーションＢＡｌｊ）で交差するＢライ
ンのすべて）にストアされたファイル Ｂ、　ＦＲＩＥＱ　ＤＡＴ−各レコード（それに対応す
るＢラインＮＱ。

Ｂライン上のフォールトロケ−７ヨンの会計数、ｓＢ、
フォールトロケーションＡＢ＋ＪＪで５！差するＡライ
ンのすべて）Ｋストアされたファイル ＡＳＥＱ　１）ＡＴ　−最大フォールドから最小フォー
ルトの願に丁べてのＡラインをリストしたもの ＢＳｆ）Ｊ　ＤＡＴ−最大フオールドから最小フォール
トのＭｆＣ丁べてのＢラインをリストしたもの ＦＰＡＣｔ（ＩＪ　　−最小利用可能なフォールトから
最小利用可能なフォールトステートの順のＡＴカラム（
ＡＣ）リレクされたリスト。アドレス６４　（ＮＡＣ）
はリストのベッドを指し、アドレス６４を指すテールに
遂次ポイントする。ヘッドにおいてＡＴＯおよびテール
においてＡ’ｆ６Ｓにより初期化される。

ＩＰＡＣ−ＦＰＡＣＩＩ）に対するその時のポインタＰ
ＰＡＣ−ＦＰＡＣＩＩ−に対する最近のポインタＦ）’
ＢＣＩＪＪ−最大利用可能なフォールトステートから最
小利用可能なフォールトステートの順のＢＴカラム（Ｂ
Ｃ）のリンクされたリスト。アドレス６４　　（ＮＢＣ
）はリストのヘッドを指し、アドレス６４を指丁テール
に遂次ポイントする。ヘッドにおいてＢＴＯにより、テ
ールに８いてｆ３’ｆ６Ｂにより初期化される。

ＩＰＢＣ−ＦＰＢＣ（ＩＪＫ対する七の時のポインタｐ
ｐＨＣ−ＦＰＢＣｔｌ）Ｋ対する最近のポインタＩ　Ａ
　Ｒ（Ｊ）−所定ＡＴカラムに対する仄の利用可能かつ
アサイン可能なＡＫキキーテート。各６４のＡＴカラム
に対し０で初期化される。

Ｉ　Ｂ　Ｒ［ＪＩ　　　　所定ＢＴカラムに対する次の
利用可能かつアサイン可能なりＫキーステート。各６４
のＢＴカラムに対してＯで初期化される。

ＭＡＣＴＪ３　　　　所定ＡＴカラムに対するフォール
トステートを受けるために利用可能なアサインされてい
ない空所の数、６４のＡＴカラムの誉々に対し６４で初
期化される。

Ｍ　Ｂ　Ｃ（ＪＩ　　　　所定ＢＴカラムに対するフォ
ールトステートを受けるために利用可能なアサインされ
ていない空所の数。６４のＡＴカラムの各々に対し６４
で初期化される。

ＡＲＯＷＦＩＩＪ　　Ａライン数によってアドレス指定
可能であり、各人ライン数に対するＡマツプ（８７図）
内にアサインされたＡＫ列のロケーショ／す含むファイ
ル。ＡキーＰＲＯＭ４ＱＫ焼込みするデータをストアす
る。

ＡＯＯＬ　ＦＩＬＥ　　Ａライン数によってアドレス指
定可能であり、各Ａライン数に対するＡマツプ（第９図
）内にアサインされたＡＴカラムロケーションを富ムフ
ァイル。ＡトランスレーショｙＰＲＯＭ４２に焼込むデ
ータケスドアする。

Ｂ　ＲＯＷ　ＦＩＬＥ−Ｂライン数によってアドレス指
定可能であり、各Ｂライン数に対するＢｖマツプ第８図
）内にアサインされたＢＫ列のロケーションを含へＢ午
−ＦＲＯＭ４６に焼込むデータなストアする。

Ｂ　Ｃ０１，ＦＩＬＥ　−Ｂライン数でアドレス指定可
能で、各Ｂライン数に対するＢマツプ（４８図）内にア
サインされたＢＴカラムロケーシジョＹｔｔｒファイル
。ＢトランスレーションＦＲＯＭ＝４４に焼込むデータ
をストアする。

ＴＡ　（Ｌ　Ｊ）　　　−第９図に対応し、アサインさ
れたアドレスロケーションＡＫ、ＡＴにアサインされた
Ａライン数をストアする２次元表「−１」で初期化され
、窒のスペースな真水する。

ＴＢ（ＬＪ）　　　−第８図に対応し、アサインされた
アドレスロケーションＢＫ、ＢＴにアサインされたＢラ
インａＶストアする２次元ｉ％ｒ−１Ｊで初Ｆ（ＢＧＡ
Ｏ−フォールト）’ＲＯＭ４８およびターゲットストレ
ージモジュール２６内のアドレスロケーションに対応す
るアドレスを有するフォールト検出配列。最初はターゲ
ットストレージモジュール２６内のデイフエクテイープ
ワードロケーションの表示をストアし、ディフェクトに
対応する各アドレスにゼロをセット１６゜そうでないと
きは「−１」にて初期化される。

プログラム終了までに、３８にキーピットおよび４ＡＫ
キービツトのトランスレーションアドレｘｙ表示するｒ
ｌＪ　Ｙｑ！ｒＢＴ、ＡＴトランスレーシジョアドレス
にストアすル。丁べて「ゼロ」の製造ステートを有する
ＰＲＯＭＫＮして他のアドレスロケーションは「ゼロ」
にセットされる。

ＦａＴ　ＩＥ’ｌｌＩゴｖ　（ＢＣ，ＡＣ）の内容なス
トアするファイＦＩＬＥ　　−ル。

５ＴＡＴ　　−プログラムアルゴリズムに補助的であっ
て、関心のある統計をストアするファイル。

ＡＤＤＲ，Ｕ・　　デイフエクテイープなストレージモ
ジュール２５内の丁べてのロケーションの入カアドレス
数な含むエラーアドレスファイル。　　　　　　　　Ｍ
ＢＣＩＪ）　−ＲＲ−エラーのその時のＮＯ −ＡＩ入７］７Ｆｌｚｘう、イン（１０２４）のＮＯＩ
ＡＲｔＪ）−’ｌ’−ＡＴカラム’（ｂ　４）のＮ。

’ｌ’−ＢＴカラム（６４）のＮｏ　　　　　　　　　
　　　　　　Ｎ’ｒ　　　−Ｕ）。

Ｂ’ＴカラムＪ内のアサインされていないフォールトス
テートのその時のＮＯ１最初はＬＢＣ（Ｊ）。

ＡＴカラムＪ内にアサインすべき次のＡＫ列のステート
。最初はｒＯＪ。

ＢＴカラムＪ内にアサインすべき次のＢＫ列スステート
最初は「０」。

トランスレート中のアドレスＮＯ Ａマツプ（１６）内のＡＫ列のＮＯ Ｂマツプ（８）内のＢＫ列のＮＯ 人力ＡラインＮｏ１、上のフォールトアドレスのＮ。

入力ＢラインＮ、、０、Ｉ上のフォールトアドレスのＮ
Ｏ 各入力ＡＩエランＮｏ、Ｉ上のエラーＳＡのｓｏｖリス
トする表 ＱＢＩＩ）　　−各人力ＢＩ−フイｙＮＯ１ｌ上ｃｔ）
工１−８ｆ３ｆ）Ｎｏをリストする嵌。

ＥＲＲ，ｌＮ２ＤＡＴ−ターゲットストレージモジュー
ル２６内のデイフエクテイーブアドレスロケーションを
リストする入力ファイル。

ＩＢ−Ｂ人カライン番号　Ｂｌ。

表Ｖ ５　ＲＥＭ−ＡＤＤＲＥＳＳ　ＴＲＡＮＳＬＡＴＩＯＮ
　（ＰＨＡＳＥ　１）１０　ＲＥＭ　−−Ｐ以んシ、Ｍ
　ＴＯＧＦ！’ＩＩＥＲＡＴＥ■θセσＮＧＦ廖２０　
ＬＥＴ　Ｚ１＝ＳＰＣ（２Ｊ ５０　ＬＥＴ　Ｚ２ヰＳＰＣ＋５１ ５０　ＤＩＭ　１嘩ｓＴ’　［６ｓ］、Ｑ［５１１］、
Ａ１［６ｓ］６０　ＲＸＡＤ　Ｎｌ、へ２．へ４．Ｎ５
１００ＱｐＥＮφ１　ｔ　”　’／ＡＤＤＲ−Ｕ　”　
　　。

１１０　ｔ）ＰＥＮφ２　、”１／Ｂ、ＦＲＥＱ、ＤＡ
Ｔ・”　２ｏｐＥＮ　＊５＃　＠’／ＥＲＲ−ＩＮ２−
　ＤＡＴ＠１２０　ＩＦ　ＥＲＲＯＧＯＴＯ２９０１４
１ＯＬＥＴ　Ｉ＝０ １４０ＲＥＡＤφ１　；Ｂ、Ａ １５ＯＬＥＴ　５＝０ １６０　ｉ１ｉ’　３３〆Ｉ　ＧＯＴｏ　２１０１６５
　Ｉｌｉ’　５）−Ｎ４　ＧＯＴＯ８０００１７０ＬＥ
Ｔ　Ａ１［ｓ］＝Ａ １ＢＯＬＥＴ　Ｓ＝８＋１ １９０ＲＥＡＤφ’；ＢｙＡ ２００■’ｌ’Ｑ１６０． ２１０　　ＩＦ　　５）Ｎ４　　ＧＯＴＵ　　８０００
２２Ｇ　ＷＲＩＴＥ　＋ｚ、１．ｏ；Ｉ、５２３０　　
ＭＡＴ　ＷＲＩＴＥ　　＄２．−２，４；Ａ１２５０、
ＩＦ　　Ｉ＜Ｎ２　ＧｏＴｏ　　１ｓ。

２６５　ＬＥＴ　Ｈ＝（Ｂ−Ｎ２）”１０２４＋Ａ２７
０　１ＪＴ　Ｃ２＝ＩＮ’ｔ’　　任し−４）２７５　
ＬＥＴ　ＣＩ＝Ｈ−（Ｃ２＊Ｎ４）２８ＯＷＲＩＴＥ　
　φ３；ＣＬＣＩ ２８２　　ＲＥＡＤ　　φ１；Ｂ、Ａ ２８５　　ＧＯＴＯ２６ｓ ２９０　　ＩＦ　　ＳＰＣ１８）プ５２　ＧＯＴＯ９０
００２９２ＩＦ　　ＥＲＲＯＧＯＴＯ９ｏｏ。

２９５　　ＩＦ　　ＳＰＣ（１の−２８２ＧＯＴＯ５ｙ
ａ５００　　ＩＦ　Ｓ〉Ｎ４　ＧＯＴｏ　　ａｏｏ。

５１Ｇ　　ＷＲＩＴＥ　　φ２＊ＩｓＯ；ｌ−８ｓ２０
　　！ｖｉＡＴ　　ＷＲＩＴＥ　　◆２．−２，４；Ａ
１５５ＯＬＥＴ　　５＝−０ ５４０ＦＯＲＪ＝Ｉ＋Ｉ　　ＴＯＮ２−１３５０　　Ｗ
ＲＩＴＥ　φ２　＃　Ｊ　ｖ　Ｏ；　Ｊ　ｓ　５５６０
　　ＮＥＸＴ　Ｊ ｓｙａ　　ＣＬｏｓｇ　　φ１．ナス　φ３３８０　Ｐ
ＲＩＮＴ　Ｉ＊＊＊Ｂ　ＦＲＥＱ　ＴＡＢＬ、Ｅ　Ｃ（
ｍｌ！１ＰＬＥＴＩｉり””５９０　　Ｒ１ｍ＋１−−
ＧＥＮＩｉｆμＴＥ　Ａ　Ｆ’ＲＥ（Ｊ　ＴＡＢＬＥ４
００　０ＰＥＮ　　す’ｔ’１／ＡＤＤＲ−Ｕ’ａ１０
ＯＰＥＮ　φ５，１／Ａ−ＦＲｇＱ　、ＤＡＴ”４３０
　　ＬＥＴ　　Ｔ−０ ４５２Ｆｔ）ＲＩ＝ＯＴＯＮ３−１ ４５６　　ＮＥＸＴ　　Ｉ ４４０’　ＦＯＲＩ＝ＯＴＯＮ１−（２）４５ＯＷＲＩ
ＴＥ　　φ３．Ｉ；１．Ｔ４６０　栖ばｆｌＩＴＥ　　
す５．−２．４１Ｔ１−４７０　ＮＥＸＴ　　Ｉ ４９０　　ＩＦ　ＥＲＲＱ　　ＧＯＴＯ６０Ｇ５０ｏ　
　ＲＥＡＤ　φ１；＆Ａ ｓｏｓ　　ＩＦ　Ｂン＝Ｎ２　ＧＯＴＯ５００５１０Ｒ
ＥＡＤ　　φ３１１Ａ、２；５ｓ１１　ＩＦ　５）−Ｎ
５　ＧＯＴＯ８００Ｇ５１２　　ＭＡＴ　　ＲＥＡＤ　
　す５．−２，４；”Ｊ’１！１１４　　　ＬＥＴ　　
Ｔｌ［ＳコニＢ５１６　　ＬＥＴ　　Ｓ＝８＋１ ５２０　ＷＲＩＴＥ　　φ５．−２，２；５５５０　Ｍ
ＡＴ　　ＷＲＩＴＥ　　＋ｓ、−２．ａ；Ｔ１５４０　
　ＱＱ’ｌ’Ｑ　　５００ ６００　　ＩＦ　　ＳＰＣ１８）Ａ５２　ＱＱ’ｌ’Ｑ
　　９０００６０５　　ＩＦ　　ＥＲＲ。

６１０　　Ｃ１，Ｏ８Ｅ　　φ１．す３”２　　ＰＲＩ
ＮＴ　　＊＊＊本Ａ　　ＦＦｔＥＱ　ＴＡＢＬＥ　　（
Ｉ）ＭＰＬＪｉπ！Ｄ稠帷−１９８０Ｒｍ　−−ＧＥＮ
ＥＲＡＴＥ　Ｂ　５ＯＲＴＥＤ　ＳムＪぴ（Ｅ１９８５
　０ＰＥＮ　φ２，１１／Ｂ−ＰＲＩＱ−ＤＡＴｆ　”
１９９０　０ＰＥＮ　　◆ａ、ｍｔ／ＢＳＩＱ−ＤＡＴ
’２０００　　ＦＯＲＩ＝ＯＴＯＮ２−１２０１０　　
　　　ＲＥＡＤ　　す２＃Ｉ、２；Ｑｃｌコ２０２０　
　ＮＥＸＴ　　Ｉ ２０！ｉｏ　　ＬＥＴ　ＲｍＮ２−１ ２０４０　　ＩＪＴ　　Ｅ＝＝０ ２０５０　　Ｌｌ！：Ｔ　　Ｉ＝Ｎ２−１２０６０　　
ＩＦ’Ｑ［Ｉ］−ＥＧＯＴＯ２１００２０７０ＷＲＩＴ
Ｅ　　すａ　ｐ　Ｒｔ　ｏ　；　１２０８０　　ＬＥＴ
　　ＲｍＲ−１ ２０９Ｄ　　ＩＰ　Ｒ（ＯＧＯＴＯ２２００２１０ｏ　
　ＬＥＴ　　Ｉ＝Ｉ−１ ２１１０ＩＦ　　ｉ）ＯＱＱ’ｌ’Ｑ　　２０６０２１
２０　　ＬＥＴ　　ＥｇＥ＋１ ２１５０　　ＧＯＴｏ　　２０５０ ２２００　　ＣＬＯ８Ｅ　　φ２＃す４２２１ＯＬＥＴ
　　Ｃ＝＝１ ２５００　　ＧＯＴＯ９９００ ３０００ＤＡＴＡ　　１０２４，５１２，６４．６４８
０００　ＰＲＩＩ’！ｊＴ　　”ＴＯＯＭＡｆ’ｌｌＹ
　ＥＲＲＯＲ８ＩへＡＳＩ辿ＬＩＮＥＮ” ８０１０　　ＧＯＴＯ９９００ ９０００ＰＲＩＮＴ　”ＥＲＲＯＲ＝＠　ＳＰｏ　１８
）９９１０　　ＩＦ　Ｃ＝ｔ　　ＣＨＡＩへ　”１／Ａ
ＤＴＲＡＮ２“９９２Ｇ　ＥＮＤ １０　ＲＥＭ　−−ＡＤＤＲＥＳＳ　ＴＲＡＮＳＬＡＴ
ＩＯＮ　Ｑ’ＨＡＳＥ　２）１ｓ　　ＬＥＴ　ｚｔ−ｓ
ｐａ　（２）１６ＬＥＴ　Ｚ２−８ＰＣ（５７ ２０ＤＩＭ　　　１％、Ｎ２　［６３コ　、Ｒ２［６３
］２２　　ＤＩＭ　　Ｑ［１０２３］ ５０　　ＤＩＭ　　Ｔ２［７，６５コ＊Ｌ２［６ｓ］　
、Ｐ６［６４］　　、Ａ１［４３］４０　　ＤＩＭ　　
Ａ２［６５コ、Ｅｌ［６５コ１００　　ＲＥＭ　ＤＥＣ
ＩＳＩＯＮ　ＴＡＢＩ、Ｅ　ＩＮＩＴＩＡＬＩＺＡＴＩ
ＯＮｌｌｏ　　０ＰＥＮφ２．”１／１氷部ＩＮ２．Ｄ
ＡＴ１１８０　ＦＯＲＪ＝ＯＴｏ　Ｎ４−１ １９０　　　１ＪＩ’　　Ｌ２　［Ｊコ−Ｎ３２００　
　　ＦＯＲＩ−ＯＴｏ　Ｎｂ−１２１０Ｌ胛Ｔ２［Ｉ、
Ｊ］冨−１ ２２０Ｎ［ｉ：ＸＴ　Ｉ ２３０　ＮＥＸＴ、　Ｊ ２４０　ＩＦ　　ＥＲＲＯＧｏＴｏ　５５０５００　Ｒ
ＥＡＤ　＋、２；ｃ２．（：’１５２０　　ＬＥＴ　　
Ｌ２［Ｃ２］＝Ｌ２［Ｃ２コー１３４０ＧＯＴＯ３００ ５５０ＩＦ　　ＳＰＣ（ａｔ（５２ＧＯＴＯ９１００５
６０ＩＦ　　ＥＲＲＯＧＯＴＯ９１００５７０ＣＬＯ８
Ｅ　φ２ ３８０　　ＰＲＩＮＴ　　Ｉ′ｍＩＮＩＴＩＡＬＩＺＥ
　ＬＩＮＫＩ；Ｄ　ＬＩＳＴ榊１５９０ＲＥＭ ４００　　ＦＯＲＩ＝ＯＴｏ　Ｎ４−１４１０　　　Ｌ
ＢＴＭ２［Ｉ］−Ｌ２［Ｉ４２０５ＥＸＴ　　ｌ ５００　ｐＫＭ　−−８ＯＲＴ　Ｂｅ　ＬＩＮＫＥＤ　
ＬＩＳＴ　ＩＮ　ＤＩｌｉａＭＯＲＤＥＲＯＦ　Ｍ２１
１） ５１０　　ＬＥＴ　Ｐ５＝Ｎ４ ５２０　　ＬＥＴ　　１１＝Ｎ３ ５３０　　ＬＥＴ　　ＪｚＱ ５４０　　ＩＦ　　Ｍ２［ＩコメＩｔ　　ＧＯＴｏ　　
５８０５５０　ＩＪｒ　Ｐ６［Ｊ’！］＝Ｉ ５６０　　ＬＥＴ　Ｐ５＝Ｉ ５８ＯＬＥＴ　　Ｉ＝Ｉ＋１ ５９０　　ＩＦ　Ｉ＜３’ｌＪ４　ＧＯＴ、０　５４０
６００　　ＬＥＴ　　１１＝１１−１ ６１０　　ＩＦ　　Ｉｔ）＝ＯＧＯＴｏ　　５３０６２
０　ＬＥＴＰ６［Ｐ５］七Ｎ４ ８５０　　ＲＥＭ　−−ＩＮＩＴＩＡＬＩＺＥ　ＲＯ’
１ｉＶＮＯ８−８４０ＦＯＲＩ−ＯＴｏ　Ｎ４−１ ８５ＯＬＥＴ　Ｒ２［１］−０ ｓｂＯＮＥＸＴ　Ｉ ９１０　　ＰａＩＮＦ　”榊指ｕ号Ｃ几１ＮＡＬＬＯＣ
ＡＴＩｏＮ　澄ΩＩｆＭ８−”１０００　　ＲＩＭ　−
−−ｆｆ、Ｃ０１ｍ１Ｎ　ＡＬＬＯＣＡＴＩＯＮ１００
５　　　ＰＲＩＮＴ　　ＩＢ”ｔ”ＢＣ”＃”ＢＲ”＃
”ＮＱ１０”＃替ＳＲ・１ｏ１ｏ　　　ｏＰＥＮ　す’
ａ　”／Ｂ　、ＦＲＥＱ−ＤＡＴ”１ｏ３ｏ　　　ｏＰ
ＥＮ　　す５ｅ　”　’／ＢＳ）ＣＱ−ＤＡＴ雪１０３
５　　ＦＯＲＸ＝ＯＴＯＮ２−１１０４０　　　　ＲＥ
ＡＤ　φ５．Ｘ；３３１０５０　　　　ＢＥＡＤ　　φ
５ｔＢｔ２；８２１０６０　　　　ＲＥＭ　−−−ＡＳ
ＳＩＧＮ　Ｂ１０７１ｊ　　　　ＭＡＴ　　ＲＥＡＤ　
　φ５．−２．４；Ａ１１１００−　　　ｕＴ　Ｐ４＝
Ｎ４ １１１０　　　　ｔＥＴ　　Ｐ５＝Ｐ４１１２０　　　
　ＬＥＴ　Ｐ４＝Ｐａ［Ｐ４］１１５０　　　７Ｆ　Ｐ
４）＝Ｎ４　ＧＯＴＯ７０００１１９０１１’　Ｍ２［
Ｐ４］（３２ＧＯＴＯ１１１０１２００ＩＦＲ２［Ｐ４
コ〉ヰＮ６　　ＧＯＴＯ１１１Ｇ１２ｏ＋　　　　ＦＯ
ＲＩ＝ＯＴｏ　Ｎ４−１１２０８　　　　ＬＥＴＥ＝Ｔ
２［Ｉ＃Ｐ４］１２１０　　　　　ＩＦ　Ｅ＝−Ｉ　　
ＧＯＴｏ　　１３００１２１２　　　　　ＲＪｌｉｌ：
ＡＤ　　φｓ、Ｅ、２；５ｇ１２１４　　　　　ＭＡＴ
　　ＲＥＡＤ　　Φ３．−２．４；Ａ２１２１６　　　
　　Ｆ０３　Ｊｌ、、、０　　’ｌ’Ｑ　　ｊ９２−１
１２３２　　　　　　　ＦＯＲＫ１−０　　Ｔｏ　　５
３−１１２．３４　　　　　　　１Ｆ　ＡＩ　［Ｊ１］
Ａ２［Ｋ１］　ＧＯＴＯ１１１゜１２！１６　　　　　
　　ＮＥＸＴ　１１ｚａｏ　　　　　ＮＥＸＴ　　Ｊ１ １２９０　　　ＮＥＸＴ　　１ １３００　　　ＲＥＭ−−ＣＯＮＦＩＲＭＢＡＳＳＩＧ
ＮＭＥ冑１ｓ１ｏ　　　ＬＥＴ　Ｒ４ｙｆｔ２［Ｐ４］
１８２０　　　ＬＥＴ　Ｔ２［Ｒ４，Ｐ４］−Ｂ１８ａ
ＯＬＥＴ　　Ｒ２［Ｐａ］−Ｒ・２［Ｐ４］＋１１８５
ＯＬＥＴ　Ｍ２［Ｐ４］＝Ｍ２［Ｐ４］−８２１８５２
ＰＲＨＮＴ　　Ｂ＃Ｐ４．Ｒ４，Ｍ２［Ｐ４コ、８２１
８６０　　　ＬＥＴ　　Ｐ７−Ｐ４ １８７０　　　ＬＥＴ　Ｉ餡Ｐ６［Ｐ４］１ａｓｏ　　
　ＩＦ　　Ｉ＝Ｎ４　ＧＯＴｏ　　１９２Ｇ１８ｑａ　
　　　ＩＦ　Ｍ２［Ｐ４］）Ｍ２［Ｉコ　ＧＯＴＯ１９
２０１９００ＬＥＴ　　Ｐ７＝１ １９１０　　　ＬＥＴ　　Ｉ＝Ｐ６［１］１９１５　　
　ＱＱ’ｌ’Ｑ　　１８８０１９２０　　　ＩＦ　　Ｐ
７＝Ｐ４　　ＧＯＴｏ　　２０２０１９２２　　　　Ｌ
ＥＴ　　Ｐ６［Ｐ５］＝Ｐ６［Ｐ４コ１９２５　　　Ｌ
ＦＴ　Ｐ６［Ｐ７］＝Ｐ４１ｑｓａ　　　ＬＥＴ　Ｐ６
［Ｐ４］＝Ｉ２０２０　　ＮＥＸＴ　　Ｘ ２２００　　ＣＬＯ８Ｅ　　す５．φ５２２１０　　Ｒ
ＥＶ　　−−−ＷＲＩＴＥ　ＦＲＯＭ　ＦＩＬＥ８２２
１２　ＰＲＩＮＴ　Ｉ＃Ｉ′′％％ＦＲＩＴＥ　ＰＲＯ
Ｍ　Ｆ’１ＬＪＳ’Ｘ”　”２２４００ＰＥＮφ１．−
１７Ｂ−ＲＯＷＩ２２５０　０ＰＥＮ　　◆２ｅ”’／
Ｂ−ＣＯＬ″２５５０　　ＦＯＲＩ−ＯＴＯｌす６−１
２５４０、　　　ＦＯＲＪ＝ＯＴｏ　　Ｎ４−１２５５
０　　　　ＷＲＩＴＥ　φＬＴ２［ＩＩＪ］；Ｉ２５ｂ
ＯＷＲＩＴＥ　φ２．Ｔ２［１＃、Ｌ］、Ｊ２５７０　
　５ＥＸＴ　　Ｊ ２３８０　　ＮＥＸＴ　　ｌ ３０００　　ＣＬＯ８Ｅ　　Φ１．φ２５９９０　　Ｈ
ＥＭ　　−−ＧＥＮＥＲＡＴＥ　Ａ　５ＥＱＵＥＮＣＥ
　ＴＡＢＬＥ４０００　　ＱＰＥＮ　、７．ｌＶＭ３親
、ＤＡＴＩ４００５０ＰＥＮφ４ｊ”１／Ａ、Ｆ迅、Ｄ
ＡＴ”４０１０　ＦＯＲ’Ｉ＝ＯＴＯＮ１−１４０２０
　　　ＲＥＡＤ　φ４．Ｉ、２；Ｑ［Ｉ］４０３０　　
ＮＥＸＴ　　Ｉ、 ４０４０　　ＬＥＴ　Ｒ＝Ｎ１−１ ４０５０　　ＬＥＴ　　Ｅ＝０ ４０６０　　ＬＥＴ　　ｌ−Ｎ１−１ ４０７０　　ＩＦ　Ｑ［１］〆ＥＧＯＴＯ４１１０４０
８０ＷＲＩＴＥ　φ７　ｚ　Ｒ；　Ｉ４０９０　　ＩＪ
Ｔ　　Ｒ＝Ｒ−１ ４１００１Ｆ　　Ｒｈｏ　　ＧＵＴＯ４２００４１１０
ＬＥＴ　　Ｉ＝Ｉ−１ ４１２０ＩＦ　　Ｉン−ＯＧＵＴＵ　　４０７０４１！
ｉｏ　　ＬＥＴ　　Ｅ＝Ｅ＋１ ４１４０　　ＧＯＴＯ４０６０ ４２００ＣＬＯ８Ｅ　　φ４１Φ７ ４２１ＯＬＥＴ　Ｃ；１ ４５００　　ＧＯＴＯ９９００ ７０００ＲＥＭ　−−ＤＥＡＳＳＩＧＮ　ＰＲＥＶＩｏ
Ｕ８　Ｂ１２Ｏ３ＩＦ　　５５＝ＯＧＯＴＯ７００５７
００２ＦＯＲＩ＝ＯＴＯ８５−１ ７００３ＩＦ　）ｊ［Ｉ］＝Ｂ　ＧＯＴｏ　　７００８
７００４　ＮＥＸＴ　　ｌ ７００５　　ＩＦ　５５＝６４　ＧＯＴＯ８０００ｙａ
ｏｂ　Ｌ、ＥＴ　Ｅｌ［８５］−Ｂ１２Ｏ３ＬＥＴ　　
８５＝Ｓ５＋１ ７００８　ＩＦ　Ｘ＝ＯＧＯＴＯ８０００７０１０ＬＥ
Ｔ　Ｘ１＝Ｘ−ｔ ７０２０　　ＲＥＡＤ　　す５＃Ｘ　１；ｐ７０２５　
　ＲＥＡＤ　φ５．Ｄ、２；８４ｙｏｚ゛ｙ　　ＰＲＩ
ＮＴ”＊Ａ８ＳＩＧｐＭＥＰ４Ｔ　　ＦＡｘＬＥ６　　
ＩＮ　　８＝ＩＢ、“；。

ＤＥＡＳＳＩＧＮ　　Ｂ＝”Ｄ ７０５０　ＦＯＲＩ＝８６−１　’ｒｏ　ｏ　５ＴＥｐ
　−１７０４０ＬＥＴ　Ｐ４＝Ｎ４ ７Ｌ１４２　　　ＬＥＴ　Ｐ５冨Ｐ４　）。

７０４４　　　ｈＥＴ　Ｐ４＝Ｐ６［Ｐ４］７０４６　
　　ＩＦ　Ｐ４＝Ｎ４　ＧＣ）Ｔｏ　　７０７０７０５
０　　　ＩＦ　Ｔ２［Ｉ＃Ｐ４］＝Ｄ　ＧＯＴｏ　７０
８０７０７０　　ＮＥＸＴ　　ｌ ７０８０　ＬＥＴ　Ｔ２［Ｉ、Ｐ４］＝−１７０８５Ｌ
ＥＴ　Ｒ２［Ｐ４］＝Ｒ２［Ｐ４］　−１７０９０ＬＥ
Ｔ　　Ｎ２［Ｐ４コ４２［ｐ４　　］＋３４７１０Ｑ　
　ＲＥＭ　−−ＲＥ−８ＯＲＴ　　ＬＩＮＫＥＤ　ＬＩ
ＳＴ７１１０　　ＬＥＴ　Ｐ７＝Ｎ４ ７１２０　ＬＥＴ　Ｉ＝Ｐ６［Ｎ４］ ７１５０　　ＩＦ　　１−ｐ４　　ＱＱ’ｌ’Ｑ　　７
３００７１４０　　ＩＦ　Ｎ２［Ｐ４］＞＝Ｍ２［Ｉ］
　ＧＯＴｏ　　７１８０７１５０　　ＩＪｒ　Ｐ７＝Ｉ ７１６０　１ＡＴ　　Ｉ＝Ｐ６［Ｉコ ア１７０　　ＧＯＴ（Ｊ　　７１Ｓ０ ７１８０　ＬＥＴ　Ｐ６［Ｐ５］＝）’６［Ｐ４］ｙ１
９０　ＬＥＴ　Ｐ６［Ｐ７］＝Ｐ４７２０ＯＬＥＴ　　
Ｐ６［Ｐ４コー１ ７３００　　ＲＥＭ　−−ＩＮＴＥＲＣｆＷＩＧＥ　０
ＲＤＥＲＩＮ　ＩＢｓＥＱ。

ＤＡＴ” ７３１０　　ＷＲＩＴＥ　φ５　＃　Ｘ　ｔ　；　Ｂ７
５２０　ＷＲＩＴＥ　　＄５．Ｘ；Ｄ７：５３０　ＬＥ
Ｔ　Ｘ−Ｘ−１ ７５５１ＩＦ　８５”ＯＧＯＴＯ１０４０７５５２ＦＵ
ＲＩ＝ＯＴｏ　　５ｓ−１７５５４１Ｆ　Ｅｌ、［Ｉ］
＝Ｄ　ＧＵＴＯｙａｏａ７ｓｓｓ　　ＮＥＸＴ　　ｌ ７５４０　　ＧＯＴｏ　　１０４０ ８００ｏ　　ＰＲＩＮＴ　”Ｂ　ＡＳ８１ＧＮＭＥＮＴ
　ＦＡＩＬＥＤＩＩ”１ｉ１０１０　　ＰＲＩＮＴ　　
”Ｎ２（Ｉ）”’ａｏ２０　　ＦＯＲＩ−ＯＴｏ　Ｎ４
−１ｓｏｓｏ　　　、ＰＲＩＮＴ　Ｍｌ［ＩＦ８０４０
　　ＮＥＸＴ　ｌ ８０５０１ＪＲＩＮＩ’　”Ｔ２（ＬＪ）−”８０６０
　　ＦＯＲＩ＝ＯＴｏ　ＮＡ−１８０７０ＦＯＲＪ＝＝
ＯＴｏ　Ｎ４−１ａｏａｏ　　　　ＰＲＩＮＴ　Ｔ２［
Ｉ、Ｊ］；８０９０　　　ＮＥＸＴ　　Ｊ ａｌｏｏ　　ＮＩｉ＆Ｔ　ｌ ８２００　α）ＴＵ９９００ ９０００　　ＲＥＶ−−ＥＲＲＯＲ臥ＮＤＩ、ＩＮＧ　
ＲＯＵ’ｌ’ＩへＢ９１Ｏ０ＰＲＩＮＴ　　曽＊ＥＲＲ
ＯＲ−＠　ＳＰＣ（８１ｑ　１１０　　ＰＲＩＮＴ　”
　ＩＮ　ＬＩＮＥ　”　８ＰＣ（１の９８０Ｇ　　ＤＡ
ＴＡ　１Ｇ２４，５１２，６４，６４，１６．！１９９
００　　　ＰＲＩＮＴ　　”　　’ｒＩ避　ＥＬＡＰ８
ＥＤ＝”（ＳＰＣＣ２１−Ｚｔ）３６ｏＯ＋　（（８Ｐ
Ｃ１３）−Ｚ２）／１０）ｑｑｌｏ　　ＩＦＣ＝Ｉ　Ｃ
ＨＡＩＮ　”　１／ＡＤＴＲＡＮ５”９９２０　　ＥＮ
Ｄ） １ａ　　ＲＥＭ　−−ＡＤＤＲＪＥＳＳ　ＴＲＡＮＳＬ
ＡＴＩＯＮ　　（ＰＨＡＳＥ　５）１ｓ　ＬＥＴ　ｚｌ
−ｓｐｃ　（２） １ｂ　ＬＥＴ　Ｚ２＝ＳＰＣ（３） ２０　ＤＩＭ　１％＃Ｍ１　［６３］　＃　Ｒ１［６５
］　、Ｆｔ　［６３，６ｓ１ｇｏ　　ＤＩＭ　　Ｔ１［
１ｓ、６ｇ］、Ｌ１［６５］、Ｐｓ［ｕ］、ｇｔ［６５
コ、Ｄｌ［ａｓ１４０　ＤＩＭ　Ｂ２［６３］、Ｅｌ［
６３］ｓｏ　ＰＲＩＮＴ”林町山ＤＲＥＳＳ　ＴＲＡＮ
ＳＬＡＴＩＯＮ　−−ＥＴＭｊＥ５榊１ｂｏ　ＲＥＡＤ
　Ｎ１．Ｎ２．ＮＡ　Ｎ４．Ｎ５．Ｎ４．Ｎ７１００　
　ＲＥＭ　−−Ｄ団ｌ５ＩＯＮ　ＴＡＢルＩＮＩＴＩＡ
ＬＩムＴｌ０Ｎｔ１０ＯＰＥＮ　　す２．”１７套ＲＲ
・ＩＮ２．ＤＡＴ”１２０　　ＦＯＲＪ＝ＯＴｏ　　Ｎ
５−１１５ＯＬＥＴ　　Ｌｌ［Ｊコ冨Ｎ４ １４０　　　ＦＯＲＩ＝Ｑ　　Ｔｏ　Ｎ３−１１ｓｏ　
　　　　ＬＥＴ　Ｔ１［Ｉ、Ｊ］＝−１１６０ＮＥＸＴ
　　１ １７０　　ＮｇＸＴ　　Ｊ ２４０　　ＩＦ　ＥＲＲ７０ＧＯＴＯ５５０３００ＲＥ
ＡＤ　　φ２；Ｃ２ｔＣ１ ３１０ＬＥＴ　Ｆｌ［Ｃ２，ＣＩ］＝−１！５３ＯＬＥ
Ｔ　Ｌ％Ｃ，！］＝Ｌ１［Ｃ１］−１３４０ＱＱ’ｌ’
Ｑ　５０”０ ５５Ｇ　　ＩＦ　　８ＰＣ（８）（５２ＧＯＴＯ９１０
Ｇ３６０　　ＩＦ　　ＥＲＲＯＧＯＴＯ９１００３７０
ＣＬ、Ｏ８Ｅ　　φ２ ３８０　　ＰＲＩＮＴ”本＊申ＩＮＩＴＩＡＬＩＺＥ　
　ＬＩＮＫＥＤ　　ＬＩ８Ｔ＊＃”４５０　　ＦＯＲＩ
＝ＯＴＯＮ３−１ ４４ＯＬＥＴＭｌ［Ｉコ＝Ｌ１［Ｉ］ ４５０　　ＮＥＸＴ　　ｌ ５０Ｏ０ＰＥＮ　　＋６＃’１／５ＴＡＴ”５１０ＲＥ
ＡＤ　　す６，０，２９；７ｇ７５２０　　Ｃｕ）ＢＥ
　φ６ ５５０　　ＩＦＥ７）＝Ｎ７　ｃｏ’ｒ０　７ｏＯｆ　
＊ＥＲＲＯＲ８＞Ｎ７ｔ６００　　ＲＦＪＩ　−−ＩＮ
ＩＴＩＡＬＩなＵへ５ＯＲＴ口ＡＣＬＩＮσＤｌ５Ｔ ６１０　ＩＪＴ　Ｐｓ［Ｎｓ］＝。

６２０　　ＦＯＲＩシ０　　’ｌ’Ｑ　　Ｎ３−１ｂ５
ｏ　　　　ＬＥＴ　　Ｐｌ　［Ｉ］＝Ｉ＋１６４０　八
ＥＸＴ　ｌ ６５０　　ＧＯＴｏ　　５１５Ｇ ｙｏｕ　ＲＥＭ　−−８ＯＲＴ　ＡＣＬ、ＩＮＦσり　
ｌ、ＩＳＴ　ＩＮ底ｇＯひＧ、　　　　　０ＲＤＥＲＯ
Ｆ　Ｍｌ［Ｉコア１０１ＪＴ　　Ｐ２＝Ｎ！５ ７２ＯＬＥＴ　　Ｉｔ冨Ｎ４ ７３ＯＬＥＴ　　Ｉ＝Ｎ５−１ ７４０　ＩＦ　Ｍｌ［Ｉ］メＩＩＧＯ’Ｉ運７８０７５
０　ＬＥＴ　Ｐｌ［Ｉ］−Ｐ２ ７５！Ｓ　　ＬＥＴ　　Ｐ２−Ｉ ７７０　ＬＥＴ　Ｐｓ［Ｎ５］＝１ ７８ＯＬＥＴ　　Ｉ４−ｔ ７’９０　ＩＦ　Ｉ＞”ＯＧＯＴＯ７４Ｇ８００　　Ｉ
ＪＴ　　１１＝１１−１ ８１ｏ　　ＩＦ　　１１）＝ＯＧＵＴｏ　　７５０８５
０　ＲｇＭ　−−ＩＮＩＴＩＡＬＩＺＥ　Ｒ（％Ｖ　Ｎ
０８８８０　ＦＯＲＩｚＤ　　ＴＯＮ３−１８９０　　
　　ＬＥＴ　　Ｒ１［Ｉコニ０９００、ＮＥＸＴ　　Ｉ ９１０　ＰＲＩＮＴ　　＠＃＊Ａ　Ｍ／Ｃ（ＪＩａｌＮ
　ＡＬＬＯＣＡＴＩＯＮＢｌｌｉｌ；ＩＮ８ホ＊本− １ｏｏｏ　　ＲＥＭ　−−Ａ　Ａ８ＳＩＧＮＭｉｉ：Ｎ
Ｔ１００５　　ＰＲＩＮＴ　　”Ａ−”ＡＣ”ｔ’ＡＲ
”ｔ”Ｎ（ＡＣ）曽ｓ　”　ＳＡ”ｓ”Ｂｅ　＠”１０
０ＰＥＮ　＋’ｅ１１／に３−ＢＤＮ”１０１５　０Ｐ
ＥＮ　　會２ｅ　”１／Ｂ、ＣＯＬ’１０之０　０ＰＥ
Ｎ　　すａ　＋　□ｔ／Ａ、ＦＲεＱ、ＤＡＴ”１０５
０　０ＰＥＮ　　＋ｂ、”１／ＡＳｇＱ−ＤＡＴ”１０
５５　　ＦＯＲＸ＝ＯＴＯＮ１−１１０４０　　　ＲＥ
ＡＤ　　φ５．Ｘ：Ａ１０ｓｏ　　　ＲＥＡＤ　φ４．
Ａ、２；８１１０７０　　　ＭＡＴ　ＲＥＡＤ　φ４．
−２．４；３３１１ｔｏｏ　　　　１ＩＴＰ１−Ｎ５ １１１０　　　　ＬＥＴＰ２＝Ｐ１ １ＢＯＬＥＴＰ１＝Ｐ３［Ｐ１］ １１５０　　　ｉＦ　Ｐｌ）−Ｎ５　ＧＯＴＯ７０００
１１９０Ｉｐ’　Ｍｔ［ｐｌ］（ＳＩ　ＱＱＴＱ　　Ｉ
ＨＯ１２００ＩＦ　　Ｒ１［Ｐ　　１　　コン−＝Ｎ５
　　ＧＯＴｏ　　１１１０１５００　　　ＲＥＶ−−Ｃ
ＨＥＣＫ’ＦＵＲＣＵＮＦＬＩＣＴ１４５１０　　　　
ＦＯＲＪ＝ＯＴｏ　　８１−１１５２０　　　、ＲＥＡ
Ｄ　＋２．Ｂ１［Ｊ］；　Ｂ２［Ｊ］１４００　　　　
ＬＥＴ　ｐ４−Ｂ２［、ｒ］１４ｓｏ　　　　　　　Ｉ
Ｆ　　Ｆｌ［Ｐ４＃Ｐ’コメＱ　　ＧＱ’ｌ’Ｑ　　１
１１０１ａ７ａ　　　ＮＥＸＴ　　Ｊ １４９０　　　ＲＥＭ　　−−ＣＯＮＦＩＲＭ　Ａ　Ａ
ＳＳＩＧＮＭＥＩＶＩ’１５００　　　　ＬＥＴＲ静１
１［ｐｌコ　　□１５４ＯＬＥＴ　Ｔ１［ＲＬＰ１］＝
Ａ１６００　　　ＦＯＲＪ＝ＯＴＯ８１−１１６０２Ｌ
胛Ｐ４−８２［Ｊ］ １ｂ　１０　　　　　　　　　Ｒ１社ＡＤ　　φ１＃Ｂ
１［Ｊコ；Ｒ４１６２０Ｌｈ、’Ｔ　　Ｆｌ［Ｐ４．Ｐ
Ｉ］ヒＲ４＊　１６十Ｒ５＋１２１１１ｂ５ｂ　　　　
ＮＥＸＴ　　Ｊ １６４０　　　　　ＬＥＴ　　Ｒ１［Ｐ１コ＝Ｒ電［ｐ
ｔコ＋１１６５０　　　　１、Ｅ（’ｉ（１［ｐｌ　］
５−Ｍ１’［ｐｌ　コ一８１１６５２　　　　ＰＲＩＮ
ＴＡｔＰ１＃Ｒ３＃Ｍ１［Ｐ１コ＊５ｔｔＰａ１ｂ５ｂ
　　　ＩＦ　Ｒ７（Ｎ７　　ＧＯＴＯ１９４０１ＤＯＮ
Ｔ　５ＯＲＴ　　’Ｍ：　ＬＩＮＫＥＤ　１．ＩＳＴ　
ＩＦ　＋既眠＜Ｎ７１６６０　　　ＬＥＴ　　Ｐ７寓Ｎ
５ １６７０　　　ＬＥＴ　Ｉ−Ｐｓ［Ｎ０８８８０　　　
　ＩＦ　　Ｉ雛ＰＩ　　ＧＯＴＯ１９４Ｇ１６９０　　
　　ＩＦ　Ｍｌ［ＰＩ３＜諺Ｍ１［１］　　ａｃｙｒｏ
　　１７２０１７００　　　ＬＥＴ　　Ｐ７就１ １７１０　　ＬＥＴ　Ｉ−Ｐｌ［Ｉ］ １７１５　　　ＧＯＴｏ　　１６８０ １ｙｚａ　　　ＬＥＴ　Ｐｓ［Ｐ２］姦ｐ３［ｐｌコ１
７２５　　　　ＬＥＴ　　Ｐｓ［Ｐ７コ■Ｐ１１７５０
　　　　ＬＥＴ　　Ｐｓ［Ｐ１コ＝１１９４０　　ＮＥ
ＸＴ　　Ｘ ２２００　　ＣＬＯ８Ｅ　　φ１．◆２．Φ４．φ５２
２１０　　ＲＥＭ　　−−ＷＲＩＴＥ　　ＦＲＯＭ　Ｆ
ＩＬＥＳ２２１２　　ＰＲＩ　Ｎ’ｌ’　Ｉ　＄Ｉｌ＊
ＮＥＪ″ＩＥ　ＰＲＯＭ　　ＦＩＬＥＳｍ”２２２０　
０ＰＥＮ　　φ’　ａ　”’／Ａ、ＲＯＷ”ｚｚｓｏ　
　ｏＰＥＮ　　＋２．　’　１／Ａ−ＣＯＬ”２２ａＯ
０ＰＥＮ　　ｏｓ、”１／ＦＡＵＬＴ−ＤＥＴＥＣＴ”
２２５Ｇ　０ＰＥＮ　＄４，１１／５ＴＡＴ”２２７０
　　ＦＯＲＩ＝ＯＴｏ　　Ｎ３−１２２８０　　　ＦＯ
ＲＪ冨０ＴＯＮ５−１２２９０　　　　ＷＲＩＴＥ　＄
１．Ｔ１［ＩＩＪ］；Ｉ２５０Ｇ　　　　　　ＷＲＩＴ
Ｅ　　φ２＃Ｔ１［Ｉ＃Ｊコ；Ｊ２ｓ１ｏ　　　ＮＥＸ
Ｔ　　Ｊ ２５２０　　ＮＥＸＴ　　Ｉ ２４００　　ＦＯＲＪｚＱ　　’ｒｏ　　Ｎ３−１２４
１０　　　ＦＯＲＩ＝ＯＴｏ　Ｎ＜−ｔ２４２０　　　
　ＩＦ　Ｆ’ｌ［Ｉ、Ｊ］−−Ｉ　ＬＥＴ　Ｆｌ［Ｉ、
Ｊ］冨０ｚａｓＱ　　　　　ＷＲＩＴＥ　　す５；Ｊｉ
’ｌ［Ｉ、Ｊ］２４４０　　　ＮＥＸＴ　　Ｉ ２４５０　　ＮＥＸＴ　　Ｊ ”４９０　ＲＥＭ−ＵＰＤＡＴＥ　ＦＲＯＭ　ＢＵＲＮ
ＩＮＧ　ＡＮＤＭ）ＲＥＳＳＴＲＡＮ阻、ＡＴＩＯへｓ
ｃｍ侶Ｃω瞠船ＬＷＯＲＤ ２５００　　Ｉ、ＩＴ　　Ｊ＝１ ２５１０　　ＦＵＲＩ＝５２　　ＴＯ５６２５２０ＷＲ
ＩＴＥ　　÷４．０．Ｉ；Ｊｚｓｓｏ　　ＮＥＸＴ　　
Ｉ ２５４０　ｒａｍ　Ｉ＝ＯＴｏ　Ｎｓ＊ｒｎ−１２５４
５ＲＥＡＤ　　φＳ＃Ｉ；Ｆ ２５５０　　１Ｆ　Ｆ＝ＯＧＯＴｏ　　２５７０　１　
　ＵＮＢＵＲＮＥＤＳＴＡＴＥ　＝０ ２５５５　　　ＬＥＴ　１１冨　ＩＮＴ　　（Ｉ／Ｎ２
）２り６Ｇ　　　ＷＲＩＴＥ　＄４．０，１１＋３７；
Ｊ２５６５　　　ＬＥＴ　　Ｉ＝ＩｕＮ２＋Ｎ２−１２
５７０　　ＮＥＸＴ　　Ｉ ２５８０　ＬＥＴ　Ｊ＝３　１　４Ｋ　ＡＤＤＲＥＳ８
　ＳＣＨＥＭＥ２５９０　ＷＲＩＴＥ　φ４，０．４６
；Ｊ５０００　ＣＬＯ８Ｅ　φ１．φ２＃Φ５ｔφ４４
０００　　ＰＲＩＮＴ　　＠＊＃ＡＬａＬＯＣＡ’ｒＩ
ＯＮ　　ＣＯＭＰＬＥＴＥＤｍ’４０１ＯＬＥＴ　　Ｃ
−１ ４１ｆｌＯＧＯＴＯ９９００ ７０００ＲＥＭ　−−ＤＥＡＳ８１ＧＮ　ＰＲＥＶＩＯ
ＵＳ　Ａ７００１　　ＩＦ　５５＝ＯＧＯＴＯ７００５
７００２ＦＯＲＩ寥ＯＴｏ　８５−１ ７ｏｏ３　　　　ＩＦ　　Ｅｔ［１コーＡ　　＃　　７
００Ｂ７００４　　ＮＥＸＴ　　ｌ ７００５　　ＩＦ　　５５＝６４　　ＧＯＴＯ８０００
７００６ＬＥＴ　　Ｅｌ［Ｓ５コ＝Ａ ７００７　　ＬＥＴ　５５＝Ｓ５＋１ ７００８　　ｊ）’　Ｘ＝ＯＧＵＴＯ８０００７０１０
ＬＥＴ　　Ｘ１＝Ｘ−１ ７０２０ＲＥＡＤ　　す５．Ｘｌ　；１）１７０２５　
ＲＥＡＤφ４ｔＩＬ２；８４　　　７０２６ＭＡＴ　　
ＲＥＡＤ　　φ４．−２，４；］）１７０２７、ＰＲＩ
ＮＴ　　”＊ＡＳＳＩＧｆ’６１ＥＮＴ　ＦＡＩＬＥＤ
　ＩＮ　Ａ＝ＩＩＡＩ”；ＤＥＡ８ＳＩＧＮ　Ａ−”Ｄ ７０５０　ＦＯＲｌ−Ｎ５−Ｉ　　Ｔｏ　Ｏ５ＴＥＰ　
−１７０４０１Ｊ’ｐｌ＝Ｎ３ ７０４２　　　ＬＥＴ　Ｐ２＝Ｐ１ ７０４４　　　ＬＥＴｒＰ１＝Ｐ５［Ｐ１コア０４６　
　１Ｆ　Ｐ１千Ｎ３住ガυ　７０７０７０５０　　　Ｉ
ＦＴｌ［Ｉ＃Ｐ１］＝Ｄ　ＧＯＴｏ　７０８０７０６０
　　　ＧＯＴｏ　　７０４２ ７０７０　ＮＥＸＴ　１ ７０７５　ＰＲＩＮＴ　”ＥＲＲＯＲＩＮ　ＰＲＥＶＩ
ＯＵＳＡＡＳＳ犯拠憂Ｎ−”７．０７７ＧＯＴＯ８００
Ｇ ７０８０　ＬＥＴ　Ｔ１［１，Ｐ１］＝−ｔ７０８５　
ＬＥＴ　Ｒ１［１’２］−Ｒ１［Ｐ１］−１７０９ＯＬ
ＥＴ　Ｍｌ［Ｐ１コ嘲１［Ｐ１コ＋８４７０９２　　Ｆ
ＯＲＪ−ロ　’ＩＮ、ｍ　　８４−１７０９４　　ＲＥ
ＡＤ　　す２．ＤＩ［Ｊコ；Ｐ４７０９６　　　ＬＥＴ
　Ｆ’［Ｐ４ｓＰ１］＝２５５ｙａｑｓ　　ＮＥＸＴ　
　Ｊ ｙｌｏＱ　ＲＥＭ　−−ＲＥ−８ＯＲＴ　ＡＣＬＩＮＫ
ＥＤ　ＬＩＳＴ７１１０　　ＬＥＴ　　Ｐ７＝Ｐ１ ７１２０　ＬＥＴ　Ｉ＝Ｐ５［Ｐ１］ ７１ｇｏ　　ＩＦ　　Ｉ＝Ｎ４５　　ＧＯＴＯ７ｔａ。

７１４０　　ＩＦ’Ｍ１［Ｐｌ：］（＝Ｍ１［Ｉ］　Ｇ
ＯＴＯ７１８０７１５０ＬＥＴ　Ｐ７＝１ ７１６０　ＬＥＴ　Ｉ＝ＰＭ［Ｉ］ ７１７（Ｉ　　ＧＯＴＯ７１５０ ７１８ｏ　　ＩＦ　Ｐ７＝ＰＩ　　ＧＯＴＯ７ｓｏ０７
１９ＯＬＥＴ　ｐ５［ｐ２］＝ｐ５［ｐ１］７２００　
ＬＥＴ　）’５［Ｐ７］−Ｐ１７２１０　ＬＥＴ　ｐ３
［ｐ１］＝ｉ ７３００　　ＲＥＭ　−−ＩＮＴＥＲＣＨＡＮＧＥ　０
ＲＤＥＲＩＮ犠役友。

ＤＡＴ閤 ７５１０　ＷＲＩＴＥ　　φ５．Ｘ１；Ａ７３２０　　
ＷＲＩＴＥ　　す５．Ｘ；Ｄ１５５０　　ＬＥＴ　Ｘ−
Ｘ−１ ７ＳＳ１　ＩＦ　８５−ＯＧＯＴＯ１０４０７５５２Ｆ
ＯＲＩ”ＯＴＯＳ＆−１ ７５５４ＩＦ　　Ｅｌ［Ｉコ冨Ｄ　　ＧＯＴＯ７０（！
ｌ５７５３５　　ＮＥＸＴ　　ｌ ７５５６　　ＧＯＴＯ１０４０ ８０００ＰＲＩＮＴ ８０１０　ＰＲＩＮＴ　＠林飄Ｉ、ＬＯＣＡＴＩＯＮ　
ＦＡＩＬＵ部”８０２０　　ＰＲＩＮＴ　　”Ｍ１１１
１＝”；８０２２　　ＦＯＲＩ＝ＯＴＯＮ３−１８０２
３　　ＰＲＩＮ’ｌ’Ｍ１［Ｉ］；８０２４　　ＮＥＸ
Ｔ　　ｌ ８０５２　　ＰＲＩＮＴ ａｏｓ４　ＰＲＩＮＴ　　’Ｆ１（Ｉ、Ｊ）：”８０３
５　　ＦＯＲＩ＝ＯＴｏ　Ｎ４−１８０５ｊ　　　ＦＯ
ＲＪ＝ＯＴｏ　Ｎ３−１ａｏ３７　　　　ＰＲＩＮＴ　
Ｆｌ［Ｉ、Ｊｌ；８０３８　　　ＮＥＸＴ　　Ｊ ８０５９　　ＮＥＸＴ　　ｌ ８０４０　　ＰＲＩＮＴ ８０４１　　ＰＲＩＮＴ　　■Ｔｌ（Ｉ＃Ｊ）：＠８０
４２　　ＦＯＲＩ＝ＯＴＯＮ３−１ｓｏａｓ　　　ＦＵ
ＲＪ＝ＯＴＯＮ３−１８０４４　　　　　　ＰＲＩＮＴ
　　Ｔ１［Ｉ＃Ｊコ；８０４５　　　ＮＥＸＴ　　Ｊ ８０４６　　ＮＥＸＴ　　ｌ ８０５０　　ＰＲＩＮＴ ８１００　　ＱＱ’ｌ’Ｑ　　９９００９１００　ＰＲ
ＩＮＴ　”ＥＲＲＯＲ＝”　ＲＰＣ（８１９１１０ＰＲ
ＩＮＴ　　”ＩＮ　　ＬＩＮＥ”　　８ＰＣ（１０）９
８００　ＤＡＴＡ　１Ｇ２４，５１２，６４，６４．１
６，８．２３００９９００　　ＰＲＩＮＴ ？９０２　　ＰＲＩＮＴ　　一本ＴＩＭＥ　　ＥＬＡＰ
ＳＥＤ＝１（８ＰＣ（２）−Ｚｔ″Ｐ３６０Ｇ＋（（Ｓ
ＰＣ（３）−Ｚ２）／　１Ｇ）？９１０　　ＩＦ　　Ｃ
＝’　　ＣＨＡＩＮ　　”　１／ＣＬＯ８Ｅ　、ＰＨ２
”　　　　　　　　　　　　　Ｎ　　１９９２０　ＥＮ
ＯＮ２ ３ ４ ５ ６ ７ ４ ５ １ ２ ＳＰＣ 表　　　■ 表■で使用された用語 ＮＡ　　　　１０２４ ＮＢ　　　　　５１２ ＮＡＴ　　　　　６４ ＮＢＴ　　　　　６４ ＮＡＲ１６ ＮＢＲ８ Ｆ　Ｐ　Ａ　ＣＩＩ）リンクリストがアッグデート（２
５００）　　されないデイフエクテイープアドレスプロ
ーのＮＱ Ｂ ディアサインされるＡライン上のエア ーの５ＤＮＯ ディアサインされたＡラインのＮＯ プログラム実行ＡＤＴＲＡＮＩＩのスタート時の初期時
間値 プログラム実行ＡＤＴＲＡＮ厘のスタート時の初期量値 特殊ＩＲＩＳファンクション ５ＰＣ（８１エラーメツセージに対するエラーＮ。

を与える Ａ　　　入力ＡラインＮＯ Ｂ　　　入力ＢラインＮＯ Ｔ、　Ｒ，Ｅ、　Ｈ １、Ｊ　　　一時変数 ）、１ＡＢＩＩ） Ａ２　　　ＢＡＩＩ） Ｔ１　　表ＴＡ　（Ｉ−Ｊ） Ｔ２　　表ＴＢ（Ｉ−Ｊ） Ｑ（Ｉ）　　　８人カライン上のエラーＮＱＲＩ　　　
ＩＡＲ（Ｊ） Ｒ２ＩＢＲ切 ｆｌ　　　　ＡＲ Ｒ４ＢＲ ＲファイルＢ８ＥＱ　ＤＡＴＹ：ソートするための一時
レコードＮ０ ＬＩ　　　ＬＡＣ（ＩＬ６４ Ｌ２　　　ＬＢＣ（Ｂ６４ Ｍ　Ｉ　　　Ｍ　Ａ　Ｃ（ＩＩ Ｍ、２　　　　　ＭＢＣ（ＩＩ ＥＢライン内のエラーＮＯ Ｂ　１　（Ｉ）　　以前ディアサインされ、末だ再アサ
インされていないライン Ｂ７　　５１ＭＫのストレージモジュール２３のエラー
合計Ｎ０ ＰＩ　　　ＦＰＡＣ Ｐ２　　　ＩＰＡＣ Ｐ　Ｓ　　　Ｆ　Ｐ　Ａ　ＣｔＩＪリンクリストＰ４　
　　ＩＰＢＣ Ｐ５　　　ＰＰＢＣ Ｐ　６　　　Ｆ　Ｐ　Ｂ　ＣＩＩ）リンクリストＰ　Ｉ
　　　Ｆ　（ＢＣ，ＡＣ） ＢＩＩＩ） Ｂ２（Ｉ） Ｄ　　　ディアサインされたＡラインＮＯの一時変数 Ｄ　１１１）　　削除されたＡラインＮＱと関連するＢ
ライ／ＣＩ　　　ＡＴエアレス Ｃ２ＢＴアドレス

【図面の簡単な説明】 第１図は本発明に係るアドレストランスＬ／　−タを有
するデータストアな利用するデータ処理システムのブロ
ックダイヤグラム、第２図はメモリアドレストランスレ
ータとして設けられた本発明に係る選択的マツピングシ
ステムの略図、第３図は本発明に係るメモリアドレスト
ランスレータの別の実施例の略図、第４図は本発明に係
るメモリアドレストランスレータの別の実施例の略図、
第５図は、本発明に係るメモリアドレストランスレータ
の別の実施例の略図、８６図は本発明に係るメモリアド
レストランスレータの５次元状の別の実施例の略図、第
７図は本発明に係る実施例のためのトランスレート丁べ
きアドレスを示す２次元状のメモリマツプ、第８図は本
発明に係る実施例のため２次元状のＢキーデータおよび
Ｂトラン、不し−ジョンデータマップ、＃Ｉ９図は本発
明に係る実施例のための２次元状ＡキーデータおよびＡ
トランスレーションデータマツプ、第１０図は７Ｘ２図
に示すマツピングシステム中のデータストアにデータス
テートをアサインするだめのアルゴリズムを示すフロー
チャートである。 １２−ＣＰＵ、　　　１ｂ−コントローラ２２−バスイ
ンターフェース回路 ２４−メインストレージモジュ、−ル ２６−ターゲツドストレージモジユール２８−アドレス
トランスレータ ＦＩＧ、２　　　　　　　　　　　　　２０ＦＩＧ、４ 〆 ・０ ＦＩＧ、５ ＣＯ豐−１ト一覧 ＝＋ｅ、ｓ °ｌ ０１２３４５・−・・−・−６３ Ａトランスレーショ７

Claims (1)

1. 【特許請求の範囲】 （１）　　？ラビングシステム内の！ラビング関、係を
   定めるストアにデータステートなアナインするためのコ
   ンビエータプログラムにおいて、はぼ等しい各ＢＴステ
   ートにアナインされた入力ステートと関連するマツプ化
   されたステートの数を一掃しながらそれぞれ関連するマ
   ツプ化された８群の入力ステートをＢＫＸＢＴのＢマツ
   プにアナイｙし、 先にアサイノされた入力ステートと一連する最大マツプ
   化ステートを有するＡＴステートにアナイ１５れた入力
   ステートと関連するマツ・プ化ステートの・蒙を最大化
   しながらそれぞれ関連するマツプ化ステートを有するＡ
   詳のλカスチー）ｖＡＫＸＡＴのＡマツプへアナインす
   ることから成るコンピュータプログラム。 （！）　　関連する最大数のマツプ化ステートから最小
   数マツプ化ステートのｌｌＫＢ群の入力ステートをＢマ
   ツプヘアナインする特許請求の範囲第１項記−のプログ
   ラム。 （３）　　関連する最大数のマツプ化ステートから最小
   数マツプ化ステートの願にＡ詳の入力ステートをＡマツ
   プへアサインする特許請求の範１ｍｇ１又は２項記載の
   プログラム。 （４）ＢＴステートのうちのマツプ化ステートを受ける
   のに使用できる最大９所から優先的ＫＢマツプのＢＴス
   テートへのＢ入力群のステートのアナインを行う特許請
   求の範Ｓ菖１項又は第２項記載のプログラム。 （８）ＡＴステートのうちのマツプ化ステートを受ける
   のに利用できる最小！所から優先的ＫＡマツプのＡＴス
   テ―トへのＡ入力群のステートのアナインを行う特許請
   求の範［１＄１１１項又は第２現記戦のプログラム。 （６）　　コード化された入力信号をＷ数の詳に分割し
   、マツプ化されるべき入力ステートを部分的に定める各
   々の群のステートが出カマツブステト ートおよび命−ステートを部分的に定める声藁ランスレ
   ージョンステートにアナインｓれ、今一ステートは、中
   −ステートと群入カステートとの一義的な関係を定める
   マツピングシステムにおいてトランスレーションステー
   トをデータストアにアサインするデジタルコンピュータ
   プログラムにおいて、 各群のステニドに関連するマツプ化ステートの番号に従
   って、各群のステートを順にオーダし、 関連するトランスレーションステートおよび群入カステ
   ートの任意の順序による各群のためのトランスレーショ
   ンステート管層にオーダし、各々の順序で群ステートと
   トランスレーションステートとの関係をアサインし、 １ｆｌ−）９ンスレーシ冒ンステートトの関連ヲアサイ
   ンされたすべての群ステートの゛うちの群ステートを一
   義的に識別する各群ステートヘキーステートをアサイン
   することから成るデジタルコンピュータプログラム。 （７）　　トランスレージ冒ンステー）ヲＩｌｌのス？
   　−トにアナインする度に各群のトランスレージ１ノス
   テートの鵬にアップデートする工程を含む特許請求の範
   囲第６項記戦のプログラム。 （８）　　内部のステートの数の小さいものから大きい
   ものＫｌ［Ｋ群をオーダし、次の群内のステートに対す
   る関係をアサインし、群の順で群を特徴とする特許請求
   の範囲第６項又は７項記戦のプログラム。 （ｌｌ）　　）ランスレージョンおよびキーステートラ
   ＡおよびＢマツピングステートにアサインする方法にお
   いて、 関連するステートの数の最大のものから最小へ順にＡ群
   のステートのリストな発生さぜ、′関連するマツプ化ス
   テートの数の最大のものから最小のものへＩＩＫＢ群の
   ステートのリストを発生し、 マツプ化ステートを受けるための９所の数に従い複数の
   Ｂトランスレーションステー）！順にオーダし。 追加ステート用のＢ）ランスレージョンステート内の空
   所のためのテストおよび先にアサインされた群ステート
   との間の相反のためのテストなすることにより１次のＢ
   群のステートを得て、それに次のＢトランスレーション
   のス、テートな関連させ、　□ テストのうちの一つが誤りであれば次の順にオーダされ
   たＢ）ランスレージョンステートをセレクトし、上記Ｂ
   群のステートを得て、それに次ノ８　）ランスレージョ
   ンのステートを関連さぜる工程を繰返し、　　　・ すべてのＢトランスレージコンのテストに成功できなか
   ったときくその時のＢ群のステートを先に関連さぜたＢ
   群ステートと交換し、８群ステートとＢトランスレーシ
   ョンステートとの関係をストアする配列を発生し、すべ
   てのＢ群のステートがＢトランスレージ冒ンステートＫ
   ｌｌ連された後にマツプ化されたステートを受ける９所
   の数ｐに従い複数のＡトランスレーションステートを願
   にオーダし、追加マツプ化ステートのためのＡトランス
   レ・−ジョンステート内の空所のためのテストおよび先
   にアサインされた群のステートの間の相反のためのテス
   トをすることＫよって、次のＡ群のステートを得て、そ
   のステートと次のＡトランスレーションステートト’ｉ
   ’ｆｌｌｌ連すせ、上記テストのうちの一つが誤りであ
   れば、次のｆｌＫオーダされたＡトランスレーションス
   テートをセレクトし、上記次のＡ群のステートな得て、
   そのステート□と次のＡトランスレーションステートと
   を関連さぞ、　　　　　　　　　　　。 すべてのＡトランスレーションステートのテストに成功
   しなかったときに、その時のＡ群のステートと先に関連
   されたＡ群のステートとを交換し、 Ａ群のステートとＡトランスレーションステートとの関
   係なストアする配列を発生することから成る方法。 （至）ｇ！所の数の最大のものから最小のものへ順ＫＢ
   トランスレージ冒ンステートをオーイスル特許請求の範
   囲第９項記載の方法。 ａη　９所の数の最小のものから最大のものへ順ＫＡ）
   ランスレージョンステートをオーダスルことから成る特
   許請求の範囲第９項記載の方法。 ＠　マツプ化ステートを受けるために利用できる最大数
   の空所から最小数の９Ｗｒの願にＡトランスレーション
   ステートおよびＢトランスレーションをオーダする特許
   請求の範囲第９項記載の方法。