JPS5894048U - トランジスタ加算回路 - Google Patents

トランジスタ加算回路

Info

Publication number
JPS5894048U
JPS5894048U JP18803381U JP18803381U JPS5894048U JP S5894048 U JPS5894048 U JP S5894048U JP 18803381 U JP18803381 U JP 18803381U JP 18803381 U JP18803381 U JP 18803381U JP S5894048 U JPS5894048 U JP S5894048U
Authority
JP
Japan
Prior art keywords
transistor
input
output
adder circuit
human
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18803381U
Other languages
English (en)
Inventor
山本　正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18803381U priority Critical patent/JPS5894048U/ja
Publication of JPS5894048U publication Critical patent/JPS5894048U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のトランジスタ加算回路を示す回路図、第
２図は本考案の第１実施例に係るトランジスタ加算回路
を示す回路図、第３図は第２実施−例に係るトランジス
タ加算回路の回路図である。 Ａ・・・・・・第１入力端子（第１トランジスタのベー
ス端子）、Ｃ′・・・・・・第２入力端子、Ｄ・・曲出
力端子、Ｃｄ、〜Ｃｄ４・・・・・・浮遊容量、１・・
曲部１トランジスタ、４・・・・・・第２トランジスタ
、６・・−−−−第３　）−ランジスタ、９・・・・・
・第４トランジスタ、１０・曲・第５トランジスタ、１
１・・・・・・第６トランジスタ、１２・・・・・・可
変直流電源。

Claims (2)

    【実用新案登録請求の範囲】
  1. （１）第１人力信号が入力する第１トランジスタの出力
    部を第２トランジスタの入力部に接続し、この第２トラ
    ンジスタの出力部を出力端子に接続する一方、第２人力
    信号を、所定のインピーダンス及び第４トランジスタを
    介して第３トランジスタの入力部に入力せしめ、且つこ
    の第３トランジスタの出力部を前記出力端子に接続して
    、前記インピーダンス及び第４トランジスタに基づき第
    ２人力信号の入出力の周波数特性を前記第１人力信号の
    入出力の周波数特性とを位相的に同一となるように構成
    したことを特徴とするトランジスタ加算回路。
  2. （２）第１トランジスタの出力部には、複数のトランジ
    スタのエミッタを接続して入力部とし、且つこの両トラ
    ンジスタのベース間には可変電源を接続するとともに両
    トランジスタのコレクタを出力部とした回路を介装し、
    この回路の出力部を前記第２トランジスタの入力部に接
    続したことを特徴とする実用新案登録請求の範囲第１項
    記載のトランジスタ加算回路。
JP18803381U 1981-12-18 1981-12-18 トランジスタ加算回路 Pending JPS5894048U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18803381U JPS5894048U (ja) 1981-12-18 1981-12-18 トランジスタ加算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18803381U JPS5894048U (ja) 1981-12-18 1981-12-18 トランジスタ加算回路

Publications (1)

Publication Number Publication Date
JPS5894048U true JPS5894048U (ja) 1983-06-25

Family

ID=30102865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18803381U Pending JPS5894048U (ja) 1981-12-18 1981-12-18 トランジスタ加算回路

Country Status (1)

Country Link
JP (1) JPS5894048U (ja)

Similar Documents

Publication Publication Date Title
JPS593617U (ja) 振幅制限回路
JPS6090926U (ja) フイルタ回路
JPS5894048U (ja) トランジスタ加算回路
JPS58125411U (ja) バランス形増幅器
JPS6050514U (ja) 発振回路
JPS60124045U (ja) 出力トランジスタの保護回路
JPS5957018U (ja) 演算増幅器
JPS6074318U (ja) 低周波増幅回路
JPS60181793U (ja) トレモロ音発生回路
JPS6040179U (ja) スピ−カ装置
JPS59161710U (ja) 発振回路
JPS59122634U (ja) 外部スイツチ付音声入力装置
JPS5866713U (ja) 増幅器
JPS6047314U (ja) 信号ミキシング回路
JPS6082817U (ja) ミユ−テイング回路
JPS586494U (ja) 出力合成装置
JPS60186778U (ja) スピ−カ−システム
JPS611930U (ja) Ｅｃｌ回路
JPS60103938U (ja) 半導体スイツチ回路
JPS6030644U (ja) バ−スト信号雑音除去装置
JPS5893038U (ja) 遅延回路
JPS58129712U (ja) 増幅回路
JPS59125170U (ja) 非直線回路
JPS58139740U (ja) 電子スイツチ
JPS6079822U (ja) トランジスタ回路