JPS5896343A - デ−タスキユウバツフアカイロ - Google Patents
デ−タスキユウバツフアカイロInfo
- Publication number
- JPS5896343A JPS5896343A JP56192916A JP19291681A JPS5896343A JP S5896343 A JPS5896343 A JP S5896343A JP 56192916 A JP56192916 A JP 56192916A JP 19291681 A JP19291681 A JP 19291681A JP S5896343 A JPS5896343 A JP S5896343A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- signal
- output
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コンビーータシステムのデータ転送経路にお
けるデータスキニーバッファの構造に関する。
けるデータスキニーバッファの構造に関する。
データスキニーバッファはデータ転送路に位置する各回
路間の（各装置間で）データ転送の平Ｃ化を計るための
ものである。第１図に従来例を示す。各回路間で一定速
度でデータ転送を行う事を規定しているが上位送信回路
１のなんらかの都合で転送が遅れる事もある。その時デ
ータスキニーバッファ２に先取シしていたデータを下位
受信回路３に送る事によシ転送の平滑化はなされている
。しかしながら従来回路では以下の不具合がある。全段
のデータバッファ即ち４．５．６．７全てが空の状態に
なっている時１からデータが到達したとするとデータは
４から５．５から６．６から７、そして７から３にと順
々にデータがバッファ各段の間を落ちてゆくため、長時
間を要する。例えば、各段当シの遅れ時間をｔＩとすれ
ば第１図の例では１から、送られてきたデータが４に入
って７に到達する迄の時間は５ｔ＋か゛）する。一般に
ｎ段の時入力段に入ってから最終段進に到達する迄（ｎ
−１）ｔかかる。
路間の（各装置間で）データ転送の平Ｃ化を計るための
ものである。第１図に従来例を示す。各回路間で一定速
度でデータ転送を行う事を規定しているが上位送信回路
１のなんらかの都合で転送が遅れる事もある。その時デ
ータスキニーバッファ２に先取シしていたデータを下位
受信回路３に送る事によシ転送の平滑化はなされている
。しかしながら従来回路では以下の不具合がある。全段
のデータバッファ即ち４．５．６．７全てが空の状態に
なっている時１からデータが到達したとするとデータは
４から５．５から６．６から７、そして７から３にと順
々にデータがバッファ各段の間を落ちてゆくため、長時
間を要する。例えば、各段当シの遅れ時間をｔＩとすれ
ば第１図の例では１から、送られてきたデータが４に入
って７に到達する迄の時間は５ｔ＋か゛）する。一般に
ｎ段の時入力段に入ってから最終段進に到達する迄（ｎ
−１）ｔかかる。
本発明はデータスキニーバッファにおいて全段とも空の
状態の時には当該バッファの一部をバイパスし、バラフ
ッ通過の時間を短縮し、速くデータを転送する事を目的
とする。
状態の時には当該バッファの一部をバイパスし、バラフ
ッ通過の時間を短縮し、速くデータを転送する事を目的
とする。
データスキニーバッファはデータの転送の平滑化に必要
であるが、逆にバッファが全段空の時にも、必ず全段を
通ってデータが流れるため無用の長物となる恐れがあシ
、これを解決するため全段空の時には１部のデータバッ
ファをバイパスする事を本発明の要旨とする。
であるが、逆にバッファが全段空の時にも、必ず全段を
通ってデータが流れるため無用の長物となる恐れがあシ
、これを解決するため全段空の時には１部のデータバッ
ファをバイパスする事を本発明の要旨とする。
第２図に本発明の一実施例を記す。データスキー９７２
７７回路２において全段空になっている場合上位装置１
から送られたデータ８は一旦４に入るが、次に５に落ち
ずに５．６をバイパスして最終出力段７に落とす。従っ
て本例では４に入ってから７に落ちる迄の時間はｔｌで
あり先に示した従来例に比べ２ｔ＋速くなる。
７７回路２において全段空になっている場合上位装置１
から送られたデータ８は一旦４に入るが、次に５に落ち
ずに５．６をバイパスして最終出力段７に落とす。従っ
て本例では４に入ってから７に落ちる迄の時間はｔｌで
あり先に示した従来例に比べ２ｔ＋速くなる。
次に第３図に本発明のうちのバイパス回路の実施例を示
・す。１０は４の出力データを示し、５の入力と７の入
力にもなっている。信号１６は出力データ１０を５に取
シ込むトリガ信号でｉｂシ信号１７は出力データ１０を
７に取シ込むトリガ信号である。１４は４に上位よシデ
ータが送られて格納され次段にデータを移す時発生する
信号である。信号１５は、１４が発生する時刻において
バラまっている事を示す信号である。従って信号１５が
正の時アンドゲート１１によって１４と１５のアンドが
取れ１１の出力１６は真になシ、出力デー鼻１０は５に
一格納される。又５．６．７の全てが空、の時１５は偽
になシ、インバータ１２によって１２゜の出力１８は真
になシアイドゲート１５によってＩＡと１８のアンドが
取れ１５の出力１７は真となシ出力データ１０が７に格
納される。
・す。１０は４の出力データを示し、５の入力と７の入
力にもなっている。信号１６は出力データ１０を５に取
シ込むトリガ信号でｉｂシ信号１７は出力データ１０を
７に取シ込むトリガ信号である。１４は４に上位よシデ
ータが送られて格納され次段にデータを移す時発生する
信号である。信号１５は、１４が発生する時刻において
バラまっている事を示す信号である。従って信号１５が
正の時アンドゲート１１によって１４と１５のアンドが
取れ１１の出力１６は真になシ、出力デー鼻１０は５に
一格納される。又５．６．７の全てが空、の時１５は偽
になシ、インバータ１２によって１２゜の出力１８は真
になシアイドゲート１５によってＩＡと１８のアンドが
取れ１５の出力１７は真となシ出力データ１０が７に格
納される。
本発明によシデータスキーウパッファの性能が向上する
。すなわちｎ段のバッファにおいてｎ段全てが空の時、
従来回路に比べ（ｎ−１）だけ速くデータスキー−バッ
ファの最終出力段にデータが到達する。一般にデータス
キー−バッファは全段空てが空にならない様に段数が設
定されているが、もし全段空になった状態が発生した場
合にはできるだけ速くデータを転送する事が要求される
ため本発明は有効である。
。すなわちｎ段のバッファにおいてｎ段全てが空の時、
従来回路に比べ（ｎ−１）だけ速くデータスキー−バッ
ファの最終出力段にデータが到達する。一般にデータス
キー−バッファは全段空てが空にならない様に段数が設
定されているが、もし全段空になった状態が発生した場
合にはできるだけ速くデータを転送する事が要求される
ため本発明は有効である。
第１図は従来のデータスキー−パッ７アヲ示す図、第２
図は本発明のデータスキー−バッファを示す図、第３図
はデータバッファの切替制御回路例を示す図。 １・・・上位送信回路 ２・・・データスキー
−バッファ ３・・・下位受信回路 ４．５．６．７・・・データスキエバツファを形成する
各段のデータバッファ １１．１５・・・アンドゲート １２・・・インバータ １４・・・アンドゲート１１と１３の入力１５・・−ア
ンドゲート１１の入力でかつイ／ノ（−タ１２の入力 １６・・・アンドゲート１１の出力でデータ出力１０を
データバッファ５に取シ込むトリガ信号１７・・・アン
ドゲート１３の出力でデータ出力１０をデータバッファ
７に取シ込むトリガ信号１Ｂ・・・インバータ１２の出
力信号でアンドゲート１５の入力 代理人弁理士 薄 １）利 幸。 ρ１＝、ル 才１肥 才 ２ 圓
図は本発明のデータスキー−バッファを示す図、第３図
はデータバッファの切替制御回路例を示す図。 １・・・上位送信回路 ２・・・データスキー
−バッファ ３・・・下位受信回路 ４．５．６．７・・・データスキエバツファを形成する
各段のデータバッファ １１．１５・・・アンドゲート １２・・・インバータ １４・・・アンドゲート１１と１３の入力１５・・−ア
ンドゲート１１の入力でかつイ／ノ（−タ１２の入力 １６・・・アンドゲート１１の出力でデータ出力１０を
データバッファ５に取シ込むトリガ信号１７・・・アン
ドゲート１３の出力でデータ出力１０をデータバッファ
７に取シ込むトリガ信号１Ｂ・・・インバータ１２の出
力信号でアンドゲート１５の入力 代理人弁理士 薄 １）利 幸。 ρ１＝、ル 才１肥 才 ２ 圓
Claims (1)
- 多段のデータバッファからなり、前段のデータバッファ
のデータが次段（７）７’−タバッファへ順次転送され
るよう構成されたデータスキエウバツ７ア回路において
、前記バッファ回路カスべて空状態のとき、前記バッフ
ァ回路の最先端のデータバッファから最終段のデータバ
ツファヘデータをバイパスして転送する手段を具えたこ
とを特徴とするデーメスキュ９２２フフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192916A JPS5896343A (ja) | 1981-12-02 | 1981-12-02 | デ−タスキユウバツフアカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192916A JPS5896343A (ja) | 1981-12-02 | 1981-12-02 | デ−タスキユウバツフアカイロ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896343A true JPS5896343A (ja) | 1983-06-08 |
Family
ID=16299107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192916A Pending JPS5896343A (ja) | 1981-12-02 | 1981-12-02 | デ−タスキユウバツフアカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896343A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628224A (ja) * | 1985-06-28 | 1987-01-16 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | フオ−ルスル−遅延を減少させた先入れ先出しデ−タメモリ |
| JPS62224827A (ja) * | 1986-03-25 | 1987-10-02 | Nec Corp | バツフア回路 |
| JPS6394334A (ja) * | 1986-10-08 | 1988-04-25 | Nec Corp | パイプライン処理方式 |
| JPS63157275A (ja) * | 1986-12-22 | 1988-06-30 | Yokogawa Medical Syst Ltd | 画像作成装置 |
| JPH01188973A (ja) * | 1988-01-22 | 1989-07-28 | Sharp Corp | データ伝送装置 |
| JPH01188974A (ja) * | 1988-01-22 | 1989-07-28 | Sharp Corp | 半導体集積回路 |
| US5084837A (en) * | 1988-01-22 | 1992-01-28 | Sharp Kabushiki Kaisha | Fifo buffer with folded data transmission path permitting selective bypass of storage |
| US5307467A (en) * | 1988-09-20 | 1994-04-26 | Fujitsu Limited | Stack system |
| JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
-
1981
- 1981-12-02 JP JP56192916A patent/JPS5896343A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628224A (ja) * | 1985-06-28 | 1987-01-16 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | フオ−ルスル−遅延を減少させた先入れ先出しデ−タメモリ |
| JPS62224827A (ja) * | 1986-03-25 | 1987-10-02 | Nec Corp | バツフア回路 |
| JPS6394334A (ja) * | 1986-10-08 | 1988-04-25 | Nec Corp | パイプライン処理方式 |
| JPS63157275A (ja) * | 1986-12-22 | 1988-06-30 | Yokogawa Medical Syst Ltd | 画像作成装置 |
| JPH01188973A (ja) * | 1988-01-22 | 1989-07-28 | Sharp Corp | データ伝送装置 |
| JPH01188974A (ja) * | 1988-01-22 | 1989-07-28 | Sharp Corp | 半導体集積回路 |
| US5084837A (en) * | 1988-01-22 | 1992-01-28 | Sharp Kabushiki Kaisha | Fifo buffer with folded data transmission path permitting selective bypass of storage |
| US5307467A (en) * | 1988-09-20 | 1994-04-26 | Fujitsu Limited | Stack system |
| JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201415B1 (en) | Latched time borrowing domino circuit | |
| US3946379A (en) | Serial to parallel converter for data transmission | |
| JPH1055263A (ja) | 透過データ・トリガされるパイプライン・ラッチ | |
| JPS5896343A (ja) | デ−タスキユウバツフアカイロ | |
| AU661378B2 (en) | An access control arrangement for communication channel | |
| US8341315B2 (en) | Alignment of instructions and replies across multiple devices in a cascaded system, using buffers of programmable depths | |
| US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| CN117435016A (zh) | 一种复位电路的设计方法 | |
| US5008880A (en) | Data transmission apparatus | |
| JP2007518178A (ja) | Ｆｉｆｏパイプライン付きの電子回路 | |
| JPH11163864A (ja) | セルバッファ回路 | |
| EP0321568B1 (en) | Pipeline control system | |
| JPS5936390A (ja) | レジスタ回路 | |
| US4992973A (en) | Data transmission apparatus with loopback topology | |
| US5546600A (en) | Data driven computer producing inhibit signal for inhibiting merging external provided data pieces with internal data pieces when number of processing data exceeds reference value | |
| US9069906B2 (en) | Method for sharing a resource and circuit making use of same | |
| US6430198B1 (en) | Apparatus and method of reducing packet length count processing | |
| JPH04243460A (ja) | データ伝送装置 | |
| US8677103B1 (en) | Asynchronous pipelined data path with data transition | |
| SU1196869A1 (ru) | Устройство приоритета | |
| JP2583501B2 (ja) | デ−タ伝送回路 | |
| JPH05100844A (ja) | マイクロ・プロセツサのプログラムウエイト制御回路 | |
| US7110482B2 (en) | Method and apparatus for tracking invalid signals through a digital system | |
| SU1083232A1 (ru) | Устройство дл приема импульсов | |
| JPH0221177B2 (ja) |