JPS5896441A - Fsk復調回路 - Google Patents

Fsk復調回路

Info

Publication number
JPS5896441A
JPS5896441A JP19542581A JP19542581A JPS5896441A JP S5896441 A JPS5896441 A JP S5896441A JP 19542581 A JP19542581 A JP 19542581A JP 19542581 A JP19542581 A JP 19542581A JP S5896441 A JPS5896441 A JP S5896441A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
signals
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19542581A
Other languages
English (en)
Inventor
Hiroshi Numata
博 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19542581A priority Critical patent/JPS5896441A/ja
Publication of JPS5896441A publication Critical patent/JPS5896441A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/156Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 地震などの災害の起きる恐れがあるときには、これを伝
える緊急放送が行われる。この緊急放送では、災害の内
容などKついてアナウンスをする前に、まず受信機を一
斉に呼び出すためのF8に信号8fが送られ【くる。こ
のF8に信号8fは、第1図人に示すようにマーク信号
8m (周波数fm−1024Hl )と、スペース信
号8m (周波数fs;640 Hz )とをマーク@
1″及びスペース@0′の組み合せに対応させたもので
ある。
従って、そのような緊急放送を考慮した受信機は、第2
図に示すように構成されている。
すなわち、第2図において、(1)はアンテナ同調回路
、(2)はンキサ回路、(3)は局部発振回路、(4)
はその共振回路、(5)は中間周波アンプ、(6)は検
波回路、(7)は低周波アンプ、(8)はスピーカであ
る。そして、通常の受信時には、これらの回路(1)〜
(8)kよってその放送が受信される。また、放送の受
信を行っていないとき、つまり、待機時には、アンプ(
1)Kミューティングがかけられると共に、アンプ(力
はパワーダウンされる。なお、このとき、他の回路(1
)〜(6)は動作状態(待機状態)Kある。
一方、緊急放送が行われるときには、まず、F8に信号
8fが送られてくるが、この信号8fが検波回路(6)
から取り出されCF8に復調回路(11に供給される。
すな゛わち、信号8fが単一同調特性のバンドパスフィ
ルタ(IIM)及び(118) (中心周波数はtm及
びfs)K供給されて第1図BK示すように、1−り信
号8m及びスペース信号8sが取り出され、これら信号
8m、8mがエンベ四−プ検9 回路(12M) 、(
128) K供給さり、て@1図CK示すように信号8
m 、 8s K対応した信号Em 、 Esとされ、
これら信号b%E$が電圧比較回路α3に供給され【第
1図DK示すようKF8に信号8fの復調信号8dが取
り出される。
そし【、この信号8dがバッファ用のインバータ(14
A) 、 (14B)を通じてデコーダ(2)に供給さ
れて信号8d#)@1″、@O′″の組み合わせから緊
急放送であることがデコードされ、そのデコード出力が
アンプ(7)K供給されてミューティング及びパワーダ
ウンが解除される。従って、F8に信号Sfに続い【災
害の放送か行われると、これがアンプ(7)を通じ【ス
ピーカ(8)で再生される。
ところが、このようなFSK復調回路QIKおい′Cは
、バンドパスフィルタ(IIM) 、(118)の中心
周線数を規定の周波数fm%fsK合わせることが非常
に困難であり、厳密な調整を必要とする。しかも、フィ
ルタ(IIM) 、 (118)の中心周波数を規定・
の周波数fm%f、[合わせておいても、部品の温tL
IFi性や経時変化などによりその中心周波数は容易に
変動してし壕い、これは緊急放送の受信機にとって極め
て不都合である。
さらに、12図に示すようなアクティブ形のフィルタ(
11M) 、(118)では、動作レベル範囲が狭く、
エラーを生じ易く、また、信号馳とB$とのレベル差か
ら信号Sdを得ているので、F8に信号8f′の87N
が悪かったり、信号SmとSmとの関にレベル差があっ
たりすると、やはりエラーを生じズし筐う。
この発明は、これらの問題点を一掃しようとするもので
ある。
以下、その−例について説明しよう。
第3図において、 C311はパントノ(スフィルタを
示し、これはカットオフ周波数が(fs−jfm)のア
クティブ形バイパスフィルタ(31A)と、カットオフ
周波数が(fm十Δfm )のアクティブ形ローノ(ス
フィルタ(31B)とにより構成され、第4図に示すよ
5に周波数(t、 −At、 )から(’m+ jfm
)までを通過帯域とする。そして、このフィルタ63J
に検波回路(6)からのP8に信号8fが供給され【、
ノイズ成分が除去され、この8/Nの改善された信号s
rがインバータ(32A) 、 (32B) K供給さ
れて第5図人及び第6図人に示すようにデユーティ−レ
シオが50憾の矩形波に整形され、この整形された信号
Sfがイクスクルーシプノア回路(33M)、(338
) K供給されると共に、直列入力直列出力のシフトレ
ジスタ(34M) 、(348) K供給される。
このレジスタ(34M) 、 (348)は遅延回路と
して働くもので、n段(nは任意の整数、例えばnw=
8)の構成とされると共に、それぞれインノ(−タ(3
5ム)、(!15B)を有するクロックジェネレータ(
35M)、(35N)からクロックが供給される。ただ
し、この場合、レジスタ(34M) K供給され6り薗
ツクの周波数ハn X fmとされ、レジスタ(348
)に供給されるクロックの周波数はn X f@とされ
る。
そして、レジスタ(34M) 、 (348)の出力信
号h、Psがイクスクルーシブノア回路(33M) 、
(338) K供給され、このイクスクルーシブノア回
路(13M)、(&38)の出力信号−,Vsがp−ノ
(スフイルタ(36M) 、(368) K供給されて
直流成分Dm 、 Dsが取り出さね、これらがR8フ
リップフロップ回路G7)K供給される。なお、各回路
、特に7リツプ70ツブ回路OnはC−MO8により構
成され、従って、そのセット入力及びリセット入力のス
レッショールドレベル■THは、電源電圧、すなわち、
′1”のル ベルのIである。
このような構成において、F8に信号8fとし【マーク
信号8mが送られて幹だとする。すると、この信号8m
は2つのレジx l (34M) 、($48) K供
給されるが、レジスタ(34M)のクロックはn X 
f(Hとされているので、レジスタ(34M)からの遅
延信号Pmは、第5図BK示すように信号8mがちょう
ど1周期だけ遅れた信号となり、信号Pmは信号8mと
同相である。
従って、信号勤は第5図Cに示すように信号8mが送ら
れてtている期間@1″である。そして、信号胸は信号
゛−の直流成分であるから第5図DK示すように、信号
りのレベルは信号8mが送られてきている期間、レベル
V’THよりも大きくなる。
一方、信号8fとしてスペース信号BSが送らねてきた
ときKは、この信号S島も2つのレジスタ(34M) 
、 (34B)に供給される。しかし、レジスタ(34
M) において信号S$が遅ハるとき、その遅れは信号
Smの1周期分になるので、第6図人、BK示すように
レジスタ(34絢の出力信号Pmは信号Ss K対して
位相がずれたものとなる。
従って、イクスクルーシプノア回路關の出力信号Vmは
第6図CK示すようになり、その直流成分である信号す
は第6図DK示すよう罠なって信号lのレベルはレベル
VTHK達しない。
すなわち、F8に信号8fとしてマーク信号Smが送ら
h”ctたと@K)!、rym −1” (Dm>Vt
n )、スペース信号aSが送られてきたときKは、l
−” Q ” (Dm (VTR)となる、なお、信号
8f以外の信号が供給されたときも同様の理由によりD
m=@0’となる。
さらに、同様の理由によりF8に信号8fとし【スペー
ス信号S@が送られてきたときKktDI −11”(
Di >VTR) 、マーク信号Smが送られてきたと
きKはDs−I 01″(Ds< VTn )となる。
そして、これら信号b%Dsが7リツプ70ツブ回路G
nKセット入力及びリセット入力として供給されるので
、その出力信号adはF8に信号8fを復調したもので
ある。なお、この信号8dはデ;−ダHK供給され【デ
コードされる。
こうして、この発明によれば、F8に信号の復調を行5
ことができる。そして、この場合、4i)にこの発明に
よれば、復調信号8dの精度はレジスタ(34M) 、
(348)の遅延時間、すなわち、レジスタ(34M)
 、 (348) K供給されるクロックの周波数によ
り決まるが、この周波数にエラーがあってもこのエラー
はローパスフィルタ(36M) 、(368) Kより
吸収されるので、組み立て時の精度や温度特性、軽時変
化などを考慮する必要がないと共に、F8に信号8fを
常に確実に復調できる。
また、信号8f[ノイズが含まれていて、これが信号■
−Vs K現れてもローパスフィルタ(36M)%(3
68) Kより吸収されるので、正常な動作に必要とさ
れる8/Nが小さくてよく、耐ノイズ性に優れる。
さらに%F8に信号8fl(リミッタをかけているので
、信号8fがリミッタレベル以上であれば、信号8mと
8fとにレベル差があっても復調にエラーを生じること
がない。また、このリミッタ作用によりやはり耐ノイズ
性が向上する。
第7図に示す例においては、レジスタ(34M)、(3
48) K供給されるクロックの周波数が−(2に−1
) X n X fm、1(2に−1) XnX f@
2 に:正の整数 とされることKより、8f−8mのとき信号8mとPm
とが逆相になり、f3f x= 8gのとき信号8sと
Psとが逆相になる。従って、第3図のイクスクルーシ
プノア回路(33M) 、 (338) K代わってイ
クスクルーシフオ7DoW& (41M) 、 (41
8) トされて信号Vm 。
Vsが取り出される。
また、第8図に示す例においては、7リツプフ四ツブ回
路Onの代わりKづン/<−夕(6)及びアント。
回路(43が鹸けられた場合である。すなわち、St=
Smのときには、Dmz”l” 、DI=”O”Kなる
ので、8d=@l”となり、Sf =8mのときにはl
=@0”、DS−1”となるので、8d=”Q”となる
さらに、第9図に示す例においては、フリップフルツブ
回路0ηの代わりに、アンド回路(44)、インバータ
(4!19、オア回路(ハ)が設けられた場合である。
また、第10図に示す例においてはSd=“1“でなけ
れば、8d−@0〒なので構成を簡略化した場合で信号
”−がバッファ(47)K供給されるだけで信号adが
取り出される。
【図面の簡単な説明】
′第1図、第2図、第4図〜第6図はこの発明を説明す
るための図、43図、第7図〜#llO図はこの発明の
一例の接続図である。 (34M) 、 (348)はシフトレジスタ、(35
M) 、 (as8)はクロックジェネレータである。 第7図 第9図 第10図 0りfl

Claims (1)

  1. 【特許請求の範囲】 1、 マークとスペースとで周波数が異なるように変調
    されたF8に信号を復調する復調回路において、上記F
    8に信号を遅延する遅延回路と、この遅延回路の遅延出
    力と上記F8に信号との、排他的論理和をとる論理回路
    と、この論理回路の出力から直流分を取り出すp−パス
    フィルタと、このローパスフィルタの出力を整形する回
    路とを有し、上記遅延回路の遅延時間を、上記FSK信
    号のマーク信号またはスペース信号の周期のbの°整数
    倍に選定して上記整形回路から上記F8に信′号の復調
    出方を取り出すよ5にしたFSK復調回路。 2、 マークとスペースとで周波数が異なるように変調
    されたF8に信号を復調する復調回路において、上記F
    8に信号をそれぞれ遅延する第1及び第2の遅延回路と
    、この第1及び第2の遅延回路の遅延出力と上記F8に
    信号との排他的論理和をそれぞれとる第1及び第2の論
    理回路と、この第1及び第2の論理回路の出力から直流
    分をそれぞれ取り出すIII及び#I2のローパスフィ
    ルタと、この第1及び第2のローパスフィルタの出力を
    整形する回路とを有し、上記第1及び第2の遅延回路の
    遅延時間を、上記F8に信号のマーク信号及びスペース
    信号の周期のbの整数倍にそれぞれ選定して上記整形回
    路から上記F8に信号の復調出力を取り出すようKした
    F’ 8 K復調回路。
JP19542581A 1981-12-03 1981-12-03 Fsk復調回路 Pending JPS5896441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19542581A JPS5896441A (ja) 1981-12-03 1981-12-03 Fsk復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19542581A JPS5896441A (ja) 1981-12-03 1981-12-03 Fsk復調回路

Publications (1)

Publication Number Publication Date
JPS5896441A true JPS5896441A (ja) 1983-06-08

Family

ID=16340854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19542581A Pending JPS5896441A (ja) 1981-12-03 1981-12-03 Fsk復調回路

Country Status (1)

Country Link
JP (1) JPS5896441A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018881A (ja) * 1973-06-20 1975-02-27
JPS5029152A (ja) * 1973-07-11 1975-03-25
JPS519661A (en) * 1974-07-15 1976-01-26 Matsushita Electric Industrial Co Ltd Ffs hafukuchohoshiki

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018881A (ja) * 1973-06-20 1975-02-27
JPS5029152A (ja) * 1973-07-11 1975-03-25
JPS519661A (en) * 1974-07-15 1976-01-26 Matsushita Electric Industrial Co Ltd Ffs hafukuchohoshiki

Similar Documents

Publication Publication Date Title
EP0184873B1 (en) Phase-locked loop, particularly for use in a directly mixing synchronous am receiver
KR920002897B1 (ko) 수신기용 회로 장치
US7477886B1 (en) Cascading-synchronous mixer and method of operation
WO1992004773A1 (en) Transient suppression circuit for a time domain duplex transceiver
JP3949389B2 (ja) デュアル型デジタルテレビジョンチューナ
JP2005079677A (ja) チューナ用信号処理回路
RU2123240C1 (ru) Устройство для обработки сигналов
RU2100821C1 (ru) Приемник аппаратуры потребителей сигналов глобальных спутниковых радионавигационных систем
US4489431A (en) Signal interference protection circuit for AM stereo receiver
JPH0710051B2 (ja) 無線受信機
NZ201230A (en) Synchronous quadphase envelope detector
JPH0630476B2 (ja) ト−ン検出装置
JPH04310037A (ja) Fsk受信機
US7015981B2 (en) Television signal transmitter capable of eliminating occurrence of adverse influences caused by interference signals
JPH0570337B2 (ja)
GB161580A (en) Improvements relating to the reception of radio signals
US4392020A (en) Stereo demodulation system for an FM stereo broadcast receiver
JP2789814B2 (ja) 個別選択呼出受信装置
JPS5890831A (ja) Fmラジオ受信機
US4580284A (en) Pilot tone cancelling circuit for AM stereo decoder
JPH0590984A (ja) 周波数変調された信号の受信の際の隣接チヤンネル抑圧法
JPS6046858B2 (ja) マルチパス妨害波除去装置
JPH06164243A (ja) ダイレクトコンバージョン受信回路
JPS639773B2 (ja)
JPH026692Y2 (ja)