JPS5896688A

JPS5896688A - 音声信号の時間軸変換装置

Info

Publication number: JPS5896688A
Application number: JP56195891A
Authority: JP
Inventors: Kiyoshi Obata; 小畑　清; Kinji Kawamoto; 河本　欣士
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-12-04
Filing date: 1981-12-04
Publication date: 1983-06-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は音声信号の時間軸変換装置に関し、特に、速度
可変の音声信号記録再生装置（以下テープレコーダと略
記する）により録音時とは異る速度で再生された信号の
周波数変化を補正して復元するに際し、再生音声信号を
その零クロス点を始点とする基本周期単体で時間軸変換
処理することにより、不連続部分が無くかつ、ピッチ変
化を生じない良い音質の出力音声信号を？４４ることの
できる時間軸変換装置を提供する事を目的とする。

一般にテープレコーダを用いて磁気テープに録音された
信号を再生聴取する場合、必要によっては録音したとき
の録音時間よりも短い時間で（または逆にゆっくりと）
再生したい場合がある。この場合、単にテープ速度を変
えただけでは元の音声信号のピッチも同時に変化するた
め、内容が全く理解できない。このため、再生さ′ｉま
た信号の周波数成分を記録されたときの正常な音声の周
波数成分に近似するように変換するいわゆる時間軸変換
が必要となる。

このような時間軸変換装置として、並列接続された２つ
のアナログシフトレジスタを用いて一方のアナログシフ
トレジスタに入力音声信号をサンプリング記憶入力せし
めるとともに他方のシフトレジスタから記憶時と異るク
ロック周波数で読み出し、読出しが終ると上記一方のシ
フトレジスタの読出しを行ない、上記他方のシフトレジ
スタにａピ憶入力するという動作をくり返し、記憶時と
出力時のクロック周波数の比により時間軸変換する装置
は、例えば特開昭４８−９０６０８号公報、特開昭４９
−１７７０５号公報などにより公知である。

１だ、ランダムアクセスメモリを用いて、音声信号を順
次サンプリング記憶するとともに、記憶時と異る読出し
クロックにより読出し、記憶時と読出し時のクロック周
波数の比により時間軸変換する装置は、例えば特開昭４
８−８００１８号公報などにより公知である。

ところが、このような従来の時間軸変換装置においては
、サンプリング処理区間が、その信号波形には無関係に
一定間隔であり、信号の位相の乱れ（ピッチの変動）や
、接続部の不連続により雑音が生じるために、時間軸変
換後の音声信号の音質が良くないという欠点があった。

゛　　入力音声信号の一部を除去し、残りの保持部分を
波形伸長する時間軸圧縮において、了解度は除去部分の
持続時間に多いに依存する。除去部分の持続時間が長く
なると情報の脱落、保持部分の不連続性のため了解度は
悪化する。

本発明は上記欠点を除去するものであり、所望の再生速
度で再生さねた入力音声信→を所定のクロック周波数で
サンプリングし記憶装置に書込み、書込速度よりも遅い
読出しクロックにより読出すことにより時間軸変換され
た音声信号を得るものである。そして、時間軸圧縮にお
いて必要となる除去部分と保持部分が、入力音声信号の
各基本周期内の零クロス特性最大値に対応した零クロス
点を始点とする基本周期単位になるように構成すること
により、雑音が無く、ピッチ変化が少ない了解度の良好
な音声出力を得るものである。

以下本発明の一実施例を図面とともに説明する。

第１図に本発明による音声信号の時間軸変換装置の動作
原理を示す。第１図において、四は記録時の約２倍の速
度で再生した高速再生信号であり、申）は、高速再生信
号（５）の零クロスを始点とする１基本周期ごとに保持
および除去して、保持部分を伸長処理して接続した伸長
信号波形である。

このように、零クロスを始点とする基本周期単位で時間
軸変換処理するので、変換後の音声信号は、基本周期の
乱れがなく、接続部での不連続も発生しないので音質が
良好である。また、時間軸圧縮時の除去部分の持続時間
が短いので了解度の低下が著しく軽減され、特に女声に
おいて音質の劣化が軽減され、る。

第２図は本発明による音声信号の時間軸変換装置の一実
施例を示すブロック図である。

本実施例は音声信号を波形伸長するいわゆる時間軸の圧
縮に用いるものであり、音声信号をサンプリングして所
定の速度で記憶装置に書き込み、書込み速度よりも遅い
速度の読出速度で読出し、書込速度と読出速度の比に対
応した時間軸変換比の音声信号を得るものである。上記
記憶装置はサイクリックに書込みおよび読出しが行なわ
れ、かつ書込速度が読出速度よりも大きいので、書込位
置□が続出位置に追いつき、追い越すことになるが、本
実施例では、書き込みを連続的に行ない、書込位置が読
出位置よりも音声信号の１基本周ル１以Ｆ先行し、読出
位置が基本周期の始点に達すると、読出位置を最新の基
本周期の始点の書き込ま７１だ位置にジャンプさせ、書
込位置と読出位置が互いに追い越したり、追い越さｉま
たすしないよう構成している。

第２図において、１は音声信号入力端子でありアナログ
・デジタル変換手段（以下Ａ−Ｄ変換器と略記する）２
および基本周期抽出手段３に接続されている。Ａ−Ｄ変
換器２の出力信号は記憶装置（以下ＲＡＭと略記する）
４に供給されている。

ＲＡＭ４は例えば５１２ワードの記憶容量のランダムア
クセスメモリーを使用することができ、以下の説明では
記憶容量を６１２ワードとする。

ＲＡ　Ｍ　４の出力端子は出力制御手段５に接続さね、
制御手段６の出力端子はデジタル・アナログ変換手段（
以下Ｄ−Ａ変換器と略記する）６に接続さＤ−Ａ変換器
６の出力端子は音声信号出方端子７に接続されている。

出力制御手段６はランチ回路８および９により構成され
ている。１ｃｎ−Ｊ：零り０ス検出手段であり、フリッ
プフロップ回路（以下ＦＦ回路と略記する）１１．イン
バータ１２およびアンドゲート１３により構成されてい
る。ＦＦ１！＋１路１１のＤ入力にはＡ−Ｄ変換器２の
サインビット出力が接続されている。１４は書込アドレ
スカウンタであり、１５は読出アドレスカウンタであり
、それぞれＲＡＭ４の記憶容量に対応して、６１１の次
の計数値はφとなるよう構成している。

１６はデータセレクタであり、書込アドレスカウンタ１
４および読出アドレスカウンタ１６の出力端子が入力に
接続され、出力端子はＲＡＭ４のアドレス入力端子に接
続されている。

１７および１８はＦＦ回路、１９はアンドゲートであり
、これらと基本周期抽出手段３および零クロス検出手段
１ｏにより始点検出手段２ｏを構成している。２１は第
１アドレスレジスタであって、書込アドレスカウンタ１
４の出力であるアドレスデータが供給され、始点検出手
段２０の始点検出信号ＳＴＰにより上記アドレスデータ
を一時記憶する。２２は第１７ドレスレジスタであって
、第１アドレスレジスタ２１の出力が供給さ！＋　、比
較手段２３の比較出力ＷＡ２＜ＲＡの立下りエツジで上
記出力を一時記憶する。第２アドレスレジスタ２２は比
較出力ＷＡ２＜ＲＡが”　Ｈ”のとき、入力信号をその
まま出力端子に発生するトランスペアレントラッチを用
いている。２３は読出アドレスカウンタ１５の出力ＲＡ
が八人力に、第２アドレスレジスタの出力（ＷＡ２）が
Ｂ入力に供給され、これらを比較する比較手段である。

比較手段２３のＡ）Ｂ出力す力わち（ＲＡ）ＷＡ２）出
力は第２アドレスレジスタ２２のロード端子に供給され
、第１アドレスレジスタ２１のアドレスデータＷＡ１を
−２時的に記憶する。また、比較手段２３のＡ＝Ｂ出力
すなわち（ＷＡ２＝ＲＡ）出力はＦＦ回路２４のＣＫ大
入力供給さねている。２６はアンドゲートであり、その
出力は続出アドレスカウンタ１６のロード端子に供給さ
ね、第１アドレスレジスタ２１のアドレスデータＷＡ１
を読出アドレスカウンタ１６にロードする。２６はクロ
ンク発生回路である。２９〜３６はそれぞれ、クロッり
発生回路２６から所定のクロック信号ＣＬ２゜ＣＬ２．
ＣＬａ、ＣＬ４．ＲＤＣＬＫｌ、　ＲＤＣＬＫｌ。

ＲＤＣＬＫ２およびＲＤＣＬＫ３が供給されている。

上記零クロス検出手段１０は、入力音声信号に所定方向
の零クロスが存在すればその出力に零クロス検出信号Ｓ
Ｚを発生する。この零クロス検出信号ＳＺはＦＦ回路１
７のＣＬＲ入力に供給されている。ＦＦ回路１７のＤ入
力には°°Ｈ″信号が供給され、ＣＫ大入力は基本周期
抽出手段３の出力ＳＦが供給されている。ＦＦ回路１８
のＤ入力にはＦＦ回路１７のＱ出力が供給され、ＣＫ大
入力はクロック信号ＣＬ２が供給されている。アンドゲ
ート１９の２つの入力にはそれぞれ、ＦＦ回路１７の◇
出力およびＦＦ回路１８のＱ出力が供給されている。

ＦＦ回路１７は基本周期抽出手段３よりの基本周期信号
によりセットされ、Ｑ出力が”ＨＩ＋となる。ＦＦ回路
１８はＦＦ回路１７のＱ出力が°”Ｈ１１となった後の
フロックＣ’Ｌ２の立上りエツジでセントされそのＱ出
力が”Ｈ”となる。また、ＦＦ回路１７はセットされた
後、最初に到来した零クロス検出手段１ｏよ、りの零ク
ロス検出信号によりリセットされ、そのＱ出力は°゛Ｌ
″となる。ＦＦ回路１８はＤ入力が°°Ｌ″となった後
のクロックＣＬ２の最初の立上りエツジで°′Ｌ″がラ
ッチされ、そのＱ出力はＬ”となる。ＦＦ回路１７およ
び１８のＱ出力およびＱ出力のＡＮＤ出力が始点検出手
段２ｏの出力となっている。その結果、始点検出手段２
０は、音声信号の基本周期抽出信号ＳＦが到来した後、
最初に到来した零クロス検出信号ＳＺの発生時点で始点
検出信号と１〜でクロックＣＬ２の半周期の幅を持った
単一・くルスＳＴＰを発生する。

２７およ、び２８はナントゲートであり、ナントゲート
２７の２人力にはそれぞね、クロック信号ＣＬ３および
ＣＬ４が供給されている。ナントゲート２８の一方の入
力にはナントゲート２７の出力が供給され他方の入力に
はクロック信号ＣＬ２が供給されている。

なお、上記基本周期抽出手段３として、例えば９、′Ｉ
−願昭５６−８９０７６号に示した「音声信号の基本周
期抽出装置」を用いることができる。

第３図は第２図のクロック発生回路２６の一実施態様を
不すブロック図である。

第３図において、１００はクロック発振回路でその発振
周波数は８．４ＭＨｚ　である。１０１〜１０６はそれ
ぞれ所定の分周比を有する分周器であり、それぞれの入
力にはクロック発振回路１００の出力信号が共通的に供
給される。１１０は切換接点（イ）〜に）および共通接
点（１刀を有する切換スイッチである。切換接点（イ）
〜に）にはそれぞれ、分周器１０１〜１０４の出力端が
接続されている。１１１〜１１４はそれぞれ１／２分周
器であり１／２分周器１１１の入力には切換スイッチ１
１ｏの共通接点（１力が接続されており、そのＱ出力は
分周器１１２の入力に供給されている。′切換スイッチ
１１０の共通接点（す）はクロック出力端子１１６に接
続されるとともに、インバータ１１６を介してクロック
出力端子１１７に接続されている。１／２分周器１１１
のＱ出力およびＱ出力はそれぞれクロック出力端子１１
８および１１９に接続さ′ｉｌ、１７２分周器１１２の
Ｑ出力およびＱ出力はそＪ［ぞオ１クロック出力端子１
２０および１２１に接続さｔｌでいる。１／２分周器１
１３には１／２１０分周器１０５の出力か供給され、そ
のＱ出力は１／２分周器１１４に供給されている。１７
２１０分周器１０５の出力はクロック出力端子１２２に
も供給される。１／２分周器１１３のＱ出力はクロック
出力端子１２３に接続されている。１／２分周器１１４
のＱ出力およびＱ出力はクロック出力端子１２４および
１２６に接続されている。

クロック出力端子１１６，１１７，１１８，１１９゜１
２０．１２１．１２２，１２３，１２４および１２６か
らそれぞれ、クロック信号ＣＬ４．ＣＬ４．ＣＬａ、Ｃ
Ｌａ。

およびＲＤＣＬＫｌが送出される。

上記構成により、出力端子１２４からは常時１０ＫＨｚ
のクロック信号ＲＤＣＬＫ１が送出される。

また、クロック出力端子１２０からは、切換スイッチ１
１ｏの切換位置（イ）〜に）に対応して、２０ＫＨｚ。

１７．５ＫＨｚ、１５ＫＨｚおよび１２　、５ＫＨｚ　
のクロック信号ＣＬ２が送出される。

なお、電源のＯＮ時および切換スイッチ１１０の接点切
換時に、分周器１０１〜１０５，１１１〜１１４を初期
状態にリセットすることにより、クロック信号ＣＬ２と
読出クロック信号ＲＤＣＬＫ１は常に同期させることが
できる。

クロック発生回路２６は上記クロック信号を第２図の所
定のクロック供給端子２９〜３６に供給しており、クロ
ック発生回路２６の切換スイッチ１１０を切換えること
により、上記音声信号の時間軸変換装置は２．０，１．
７５，１．５．および１．２６の時間軸変換比を有する
音声信号の時間軸変換信号を発生することができる。

次に上記構成の音声信号の時間軸変換装置の動作を第４
図のタイミング図とともに説明する。

音声信号入力端子１に供給された音声信号はＡ−り変換
器２によりＡ−Ｄ変換され、ＲＡＭ４に供給される。書
込アドレスカウンタ１４は、クロック信号ＣＬ２が供給
されているので書込アドレスＷＡが順次増大し、対応し
たＲＡＭ４のアドレス（ＷＡ）に入力音声信号のＡＤ変
換信号ＡＳが連続的に書込ま才する。

一方、第４図（ｂ）に示すように始点検出手段２０によ
り入力音声信号の基本周期および零クロス点に対応して
始点が検出され、最新の始点が書込まれたＲＡＭ４のア
ドレスデータが書込アドレスカウンタ１４から第１アド
レスレジスタ２１に記憶される。ＲＡＭ４に書込まれた
音声データは読出アドレスカウンタ１６のアドレス指定
に従って順次読出される。比較手段２３は、第２アドレ
スレジスタ２２のアドレスデータ（ＲＡ２）と読出アド
レスカウンタ１６のアドレスデータ（ＲＡ）を比較し、
ＲＡ２＜ＲＡになると、その出力を”′Ｈ”にする。こ
の”　Ｈ”信号により第２アドレスレジスタ２２は入力
データＷＡ１をそのまま出力し、比較手段２３に供給す
る。そして、ＲＡ２＜ＲＡＡｍ力Ｌ″′となったとき、
すなわちＷＡｌがＲＡより大きくなったとき、そのデー
タ’ＷＡ１を第２アドレスレジスタ２２は一時記憶する
。従って第２アドレスレジスタ２２は音声信号の最新の
始点またはそれより以前の始点が書込捷れた記憶装置の
アドレスを記憶していることになる。

時刻ｔ１　において、書込アドレスＷＡが第４図（ａ）
の０点の書込まれたアドレスＡａであり、第１アドレス
レジスタ２１および第２アドレスレジスタ２２がそれぞ
れ、始点■及び０点の書込まれたアドレスＡ２およびＡ
１であり、読出しアドレスＲＡが０点の書込まれたアド
レスＡｂであったとする。そして、時間が経過して時刻
ｔ２において、書込アドレスＷＡが音声信号の０点の書
込まれたアドレスＡ。になり、読出アドレスＲＡが第２
アドレスレジスタ２２の記憶データＡ１　に達したとす
ると、比較手段２３のＲＡ　＝　ＷＡ　２出力により、
続出アドレスカウンタ１６に第１アドレスレジスタ２１
の記憶データＷＡ１がセットされる。すなわち読出アド
レスＲＡはＡ１からＡ２にジャンプすることになり、Ｒ
ＡＭ４に書込まれた音声信号のうち時刻ｔ　からｔ０′
までの１基本周期のデーりは読出されないことになる。

読出アドレスＲＡがＡ２におきかわった瞬間に第２アド
レスレジスタ２２の出力ＷＡ２すなわちＡ１　はＲＡよ
り小さくなり、Ｗ　Ａ　２　（ＲＡｍ力がＩＩ　ＨＩＩ
となって、第２アドレスレジスタ２２の出力は第１アド
レスレジスタ２１の出力Ａ２と同じものとなる。とのＡ
２もＲＡより大きくはないのでＲＡ２＜ＲＡＡｍ力”　
Ｈ”の状態が続く。

さらに時間が経過して時間ｔ３で始点検出信号５ＴＰ３
が発生し、始点■の書込まれたアドレスＡ３が第１アド
レスレジスタ２１に記憶される。このとき読出アドレス
ＲＡはＡ３よりも小さいのでＲＡ２＜ＲＡＡｍ力°゛Ｌ
″となり、始点■の書込まれたアドレスＡ３が第２アド
レスレジスタ２２に記憶される。

さらに時間が経過し読出アドレスＲＡおよび書込アドレ
スＷＡも増加し、順次読出し、書込みが続けられ、時間
ｔ４において、始点検出信号５ＴＰ４が発生し、始点■
に対応したアドレスＡ４が書込アドレスカウンタ１４か
ら第１アドレスレジスタ２１に記憶される。このとき読
出アドレスＲＡは始点■に対応したアドレスＡ３に達し
ていないものとする。

そして、続出アドレスＲＡがＡ３に達すると、再び比較
手段８３のＲＡ、、ＷＡ２出力が“Ｈ＃となり続出アド
レスカウンタ１５のアドレスＲＡは第１アドレスレジス
タ２１の記憶データＡ４におきかわる。

すなわち、読出アドレスＲＡはＡ　からＡ４にジャンプ
することになる。

このように、書−込アドレスＷＡが読出アドレスＲＡよ
りも１基本周期以上先行した状態で、読出アドレスＲＡ
が始点に対応したアドレスに達すると最新の始点に対応
したアドレスに読出アドレスをジャンプさせるように構
成して、基本周期単位で選択的に読出すことができる。

第４図のタイミング図は時間軸変換比が２の場合につい
てのものであり、１基本周期ごとに飛越し、読出しが交
互に行なわれる。時間軸変換比と書込周波数の関係およ
び読出周波数、飛越周期数の関係を第１表に示す。

例えば、時間軸変換比が１．７６の場合、４回に１回の
割合で２基本周期が連続に読出さね、他は１基本周期ご
とに読出し、飛越しが行なわれ、時間軸変換比が１．６
の場合、２基本周期読出し、１基本周期飛越しがくり返
さｈる。

第１表以上のように本発明によれば、入力音声信号を順次連続
的に書込み、記憶装置から零クロス点を始点とする基本
周期単位で選択的に読出し、書込み速度と読出し速度に
対応して音声信号の時間軸変換をすることができる。

さらに、上記読出しに関し、書込アドレスが１基本周期
以上読出アドレスよりも先行し、読出アドレスが基本周
期の始点に対応したアドレスに達すると、読出アドレス
を基本周期の最新の始点に対応したアドレスにジャンプ
させるよう構成しているので、時間軸変換比に対応して
読出周期数および飛越周期数を設定しなくとも自動的に
動作するとともに、基本周期の変動に対しても自動的に
対応するものである。

さらに、第１表では４段階の時間軸変換比を示したが、
クロック発生回路２６に分周器を追加することにより種
々の変換比を得ることができる。

第６図は始点検出手段２０の一動作例を示すタイミング
図である。

第６図において、体）および（ｂ）はクロック供給端子
３２および３１に供給されるクロック（ＣＬ４）および
（ＣＬａ）である。（Ｃ）はクロック供給端子２９に供
給されるクロック（ＣＬ２）である。クロック０ＣＬ３
）とクロック（ＣＬ２）はクロック（ＣＬ４）の分周出
力であり同期している。Ａ−Ｄ変換器２はクロック（Ｃ
Ｌ２）により駆動されており、同図（ｄ）で示すタイミ
ングで音声信号の・Ａ−Ｄ変換出力Ａｓが発生する。同
図（ｅ）に示すようにＡ−Ｄ変換出力Ａｓのサインビッ
トがＨ″から“Ｌ　”に変化すると、すなわち音声信号
が負から正に変化すると、ＦＦ回路１１は同図（ｆ）に
示すように（ＣＬ２）の立上りに同期して変化する。ア
ンドゲート１３の出力は同図（ｑ）に示すようにクロッ
ク（ＣＬ２）の立下りにほぼ同期した単一パルスとなり
、これが零クロス検出信号Ｓｚとなる。零クロス検出手
段１０は音声信′号が負から正に移行する零クロス時点
、すなわち微係数が正の極性を有する零クロス時に検出
信号ＳＺを発生するよう構成したが、正から負に移行す
る零クロス点、すなわち負の微係数を有する零クロス点
を検出するよう構成することもできる。

このように零クロス検出手段１ｏは同一極性の微係数を
有する零クロス点だけを検出する。この零クロス点を始
点または終点とする基本周期単位で時間軸変換処理した
音声信号は接続点の微係数が連続的であり、雑音の発生
が極めて少ない。

第６図偽）はＦＦ回路１７のＱ出力を示している。

ＦＦ回路１７はすでに基本周期信号ＳＦによりセットさ
れており、上記零クロス検出信号Ｓｚの立−トリに同期
してリセットされ、そのＱ出力は”Ｌ　Ｉｔとなる。こ
の“′Ｌ”出力がクロック信号ＣＬ２の立上りエツジで
ＦＦ回路１８にラッチされＦＦ回路１８のＱ出力は同図
（ｉ）に示すようになる。従って、アンドゲート１９は
、同図（ｊ）に示すように、零クロス信号ＳＺの発生し
たクロック信号ＣＬ２のＩｔ　Ｉ、　１１の期間だけ°
′Ｈ”信号を発生する。この信号すなわち始点検出信号
ＳＴＰは音声信号の負から正に移行する零クロス点で発
生し、第１アドレスレジスタ２１［供給される。その結
果、第１アドレスレジスタ２１は、音声信号の負から正
に移行する零クロス点の正側のデータが書込まれたＲＡ
Ｍ４のアドレス（ＷＡ）を基本周期の始点として一時記
憶する。

第６図は、読出アドレスカラ／り１６に第１アドレスレ
ジスタ２１のアドレスデータＷＡ１がロードされるタイ
ミングを示すタイミング図である。

第６図において、（ａ）、Φ）および（０）はクロック
供給端子３６．３５および３３に供給されるクロック信
号ＲＤＣＬＫａ、ＲＤＣＬＫ２およびＲＤＣＬＫｌを示
している。（ｄ）は、第１アドレスレジスタ２１のアド
レスデータＷＡ１がロードさｔする以前の続出アドレス
カウンタ１６のアドレスデータ（ＲＡ）を示している。

（ｅ）は上記アドレスデータＷＡ１がロードされた後の
読出アドレスカウンタ１６のアドレスデータＲＡ／を示
している。（ｆ）はＦＦ回路２４のＱ出力、（ｑ）はア
ンドゲート２６の出力波形を示、している。

第６図において、読出アドレスカウンタ１６は（Ｃ）に
示すクロック信号ＲＤＣＬＫ１が供給され、（ｄ）に示
すようにそのアドレスデータＲＡが順次増大する。そし
て時間ｔ１　　においてそのアドレスＲＡが第２アドレ
スレジスタ２２に記憶しているアドレスデータＷＡ２に
等しくなったとする。すると比較手段２３のＡ＝Ｂ出力
が°′Ｈ″となり同図（ｆ）に示すようにＦＦ回路２４
のＱ出力が“Ｈ”となる。ＦＦ回路２４のＣＬＲ入力に
はクロック信号ＲＤＣＬＫ１が供給されておりＲＤＣＬ
Ｋｌの立下りエツジに同期して時間ｔ２より°′Ｌ′″
となる。アンドゲート２６の出力は同図（ｑ）に示すよ
うなタイミングで単一パルスＰＬ　を発生する。この信
号ＰＬＣ１、続出アドレスカウンタ１６に供給されてお
り、第１アドレスレジスタ２１に記憶しているアドレス
データＷＡ１を読出アドレスカウンタ１６にロードする
。その結果同図（ｅ）に示すようにアドレスがＷＡｌか
ら順次増大する。

すなわち、読出アドレスＲＡは順次増大して、基本周期
の始点の書込まれたＲＡＭ４のアドレスＷＡ２に達する
と、新しい始点の書込まれたアドレスＷＡ１にジャンプ
する。その結果、読出アドレスＲＡは・・・・・・ＲＡ
−２，ＲＡ、、ＷＡｌ、ＷＡ１＋１・・・・・・と変化
する。読出アドレスＲＡ、は負から正に移行する零クロ
ス点の負側のデータに対応したアドレスであり、ＷＡｌ
は正側のデータに対応したナトレスであるので、ＲＡＭ
４の出力はなめらかに接かり、不自然な雑音は発生しな
い。

第７図はＲＡＭ４および出力制御手段６の一動作例を示
すタイミング図である。ＲＡＭ４は互いに異った周波数
のクロック信号でデータの書込みおよび読出しを行なっ
ており、ＲＡＭａの出力端には、書込みデータおよび種
々の持続時間の読出データが発生するので、出力制御手
段６により、一定の持続時間を有する読出データを得て
いる。

第７図において、体）はクロック供給端子３３に供給さ
れる読出クロック信号ＲＤＣＬＫ１である。

申）はクロック供給端子２９に供給されるクロック信号
ＣＬ２である。第４図ではクロック信号ＲＤＣＬＫ１お
よびＣｕ２の周波数は１０ＫＨｚおよび１５ＫＨｚとし
て示している。

ナントゲート２７の２つの入力端子には第６図で示した
クロック信号ＣＬ４およびＣｕ３が供給されており、ナ
ントゲート２８の２つの入力端子にはナントゲート２７
の出力およびクロック（Ｃｕ２）が供給されているので
、ナントゲート２８の出力には、同図（Ｃ）に示すよう
に、立上りがクロック（Ｃｕ２）の立下りに同期し、Ｈ
”期間が゛Ｌ″期間よりも長いクロック信号が発生する
。

このクロック信号はＲＡＭ４０Ｒ／Ｗ端子およびデータ
セレクタ１６のセレクト端子Ｓに供給されている。デー
タセレクタ１６はセレクト端子Ｓが°“Ｈ”のとき読出
アドレス（ＲＡ）を、“Ｌ”のとき書込アドレス（ＷＡ
　）をＲＡＭ４に供給する。

ＲＡＭ４は、上記クロック信号がＨ７１のとき読出し°
゛Ｌ″のとき書込み動作を行なう。同図（ｄ）は、ＲＡ
Ｍ４０入力端子に供給されるＡ−Ｄ変換器２のＡ−Ｄ変
換出力Ａｓであり、クロック（ＣＬ２）に同期してデー
タ（Ｗｌ、Ｗ２・・・・・・）がセットアツプされる。

（ｅ）は書込アドレス（ＷＡ）であり、やはりクロック
（ＣＬ２）に同期してそのアドレス（ＷＡｌ　、ＷＡ２
・・・・・・）がセットアツプされる。（ｆ）は読出ア
ドレス（ＲＡ）でありクロック（ＲＤＣＬＫｌ）に同期
してそのアドレス（ＲＡｌ、ＲＡ２・・・・・・）カセ
ットアップされる。（ｑ）はＲＡＭ４の出力端子に表わ
れるデータであり、“Ｒ／Ｗ端子に供給されるクロック
信号がＨ″のとき上記読出アドレス（ＲＡ、、ＲＡ２・
・・・・・）に対応したデータ（Ｒ４，Ｒ２・・・・・
・）が発生しており、クロック信号がＬ　１１のとき、
上記Ａ−Ｄ変換出力データ（Ｗｌ、Ｗ２・・−・・・）
が発生している。（９）に示すように、ＲＡＭ４の出力
端子には、書込データおよび読出データが混在して発生
するので、出力制御手段６において、必要なデータのみ
を取り出すように構成している。

まずＲＡＭ４の出力端のデータをクロック（ＣＬ２）の
立上りエツジでラッチするラッチ回路８に供給して同図
（ｈ）に示すデ＝りを得る。これで、不要な書込データ
は除去されたが、読出データの持続時間が一定でない。

このデータを読出クロック（ＲＤＣＬＫｌ　）の立上り
エツジでラッチするラッチするラッチ回路９に供給して
、同図（ｉ）に示すデータを得る。この持続時間の一定
なデータをＤ−Ａ変換器６に供給して時間軸変換された
音声信号を得る。

なお、第７図は、読出クロック周波数が１０ＫＨｚ書込
クロック周波数が１６ＫＨｚ　　の場合の動作例である
が、前記の他の書込クロック周波数の場合でも同様に動
作することはいうまでもない。

このようにして、ＲＡＭ４は書込アドレスカウンタ１４
の内容に対応した書込アドレスにＡＤ変換出力を書込む
とともに、読出アドレスカウンタ１６の内容に対応した
読出アドレスのデータを読出し、書込みおよび読出しを
異った速度で実行する。

以上のように本発明による音声信号の時間軸変換装置は
入力音声信号を所定の書込速度で記憶装置に書込み、書
込速度と異なる読出速度で読出し、書込みと読出しの速
度の比に対応した変換比で音声信号の時間軸変換するに
際し、入力音声信号を順次連続的に書込み、記憶装置か
ら零クロス点を始点とする基本周期単位で選択的に読出
し、書込み速度と読出し速度に対応して音声信号の時間
軸変換をすることができる。

第４図体）に示した音声信号には、微係数の正または負
の零クロス点が１基本周期中に各１ケずつ存在するが、
このような零クロス点が１基本周期中に複数個存在する
音声信号は珍しくない。第８図（ａ）に示す音声信号に
は正および負の微係数を有する零クロス点が前半は各２
ケずつ、後半は各１ケずつ存在する。音声信号（−）に
対応して基本周期抽出手段３が（ｂ）に示す基本周期信
号ＳＦを発生したとする。このような場合、基本周期信
号ＳＦの発生に続いて到来する零クロス点を始点とする
と、例えば周期Ｔ１　からＴ２の区間では、零クロス点
■からθまでが１基本周期となり、この−波と、周期Ｔ
６からＴ６の区間の１基本周期、すなわち、零クロス点
■からＯまでの一波を選択読出しすると、基本周期のピ
ッチが乱れ、聞きづらいものとなる。

本発明の始点検出手段は第８図に示しだ音声信号に対し
て、周期Ｔ、の区間では、＠を始点とし、周期Ｔ２の区
間ではＧを始点とすることができる。

すなわち、各基本周期中の零クロス点の特性最大値を有
する零クロス点を始点とする始点検出手段を用いている
。以下にその構成を説明する。

第９図は第２図に示した始点検出手段２ｏの他の実施態
様を示すブロック図である。

本実施例の始点検出手段は、入力音声信号の零クロス点
の傾斜を求め、各基本周期内でより大きい傾斜を有する
零クロス点が発生するたびに、検出信号ＰＬＢを発生す
るようにしたものである。

第９図において６３および６４は遅延回路Ｉおよび■で
あり、それぞれ、例えばＮ段のシフトレジスタにより構
成される。これらは、それぞれ、Ａ−Ｄ変換器２および
遅延回路ｌの出力をクロック信号ＣＬ２のＮ個分の時間
だけ遅延させる。遅延回路１５３の出力ＤＡＳは零クロ
ス検出手段１゜およびＲＡＭ４にも供給されており、遅
延回路Ｉ６３および１１５４は零クロス点の前後の音声
レベルを計測するために設けたものである。上記Ｎを例
えば４とすると、クロック信号ＣＬ２の周波数が２０　
ＫＨｚ　、　　１７．６ＫＨｚ　、　　１６　ＫＨｚお
よび１２．５ＫＨｚのとき、それぞ！■、零り０７．点
の０．２ｍ５ｅｃ　、　０　、２２９ｍ５ｅｃ　、　０
　、２６７ｍ５ｅｃおよび０．３２ｍ　Ｂ＋ｉｌ　Ｃ前
および後の音声レベルを計測することができる。６８は
ＦＦＭ路であり、Ｓ入力は′°Ｈ°″信号（＋Ｖ）が供
給され、ＣＫ大入力は零クロス検出手段１０の出力ＳＺ
が供給され、ＣＬＲ入力にはクロック信号ＣＬ２が供給
されている。６１および６２はそれぞれ３人力のアンド
ゲートであり、それらの１つの入力は共通的に接続さｉ
、ＦＦ回路６８のＱ出力が供給される。アンドゲート６
１の他の２人力には、クロック信号ＣＬ３およびＣＬ４
が供給され、アンドゲート６２の他の２人力には、クロ
ック信号ＣＬ３およびＣＬ４が供給される。

６６は比較回路であり、遅延回路［５４の出力が六入力
に、遅延回路■６３の出力がＳ入力に供給され、Ｓ入力
〉六入力の時その出力が”　Ｈ”となる。６７はデータ
セレクタであり、遅延１［Ｊ１路６４およびＡ−Ｄ変換
器２の出力がそねそねＡおよびＳ入力に供給され、Ｓ入
力がＩＩ　Ｌ　ＩＩのとき六入力に、Ｓ入力が°′Ｈ″
のときＳ入力に供給された信号を出力する。６８はラッ
チ回路でありデータセレクタ６７の出力をアンドゲート
６２の出力によりラッチする。６９はラッチ回路であり
ラッチ回路６８の出力をアンドゲート７ｏの出力により
ラッチする。ラッチ回路６９のクリア端子には基本周期
信号ＳＦが供給されている。７１は比較回路であり、六
入力およびＳ入力にはそれぞれ、ラッチ回路６９および
６８の出力が供給され、Ｓ入力〉Ａ入力のとき、その出
力が”Ｈ”となる。比較回路子１の出力はアンドゲート
７ｏの一方の入力に供給されている。アンドゲート６１
の出力はアンドゲート’７０の他方の入力に供給されて
いる。

７２はアドレスレジスタであり、アンドゲート７゜の出
力信号ＰＬＢにより書込アドレスカウンタ１４の出力Ｗ
Ａをラッチする。アドレスレジスタ７２の出力は第１ア
ドレスレジスタ２１に供給され、基本周期信号ＳＦによ
り第１アドレスレジスタ２１にラッチされる。

次に上記構成による始点検出手段６２の動作を第１０図
および第１１図を参照しながら説明する。

第１０図体）に示す入力音声信号に対し２、基本周期信
号ＳＦおよび零クロス検出信号ＳＺは同図（ｂ）および
（Ｃ）に示すタイミングで発生する。この信号ＳＺ（第
１１図ｔ）によりＦＦ回路６８のＱ出力が第１１図（ｆ
）に示すように”Ｈ”となり１．その後すぐＣＬ２がＩ
Ｉ　Ｈ＃ｌになりＦＦ５ｓはクリアされて単一パルスを
発生する。そしてアンドゲート６２および６１の出力に
は第１１図（ｑ）および（ｈ）に示すタイミングでクロ
ック信号ＣＬ４の幅を持つ゛た単一パルスがそれぞれ発
生する。

上記零クロス検出信号Ｓｚは遅延回路（５３の出力信号
をもとにして零クロス検出手段１０により検出されてい
るから第１１図（ｅ）に示す零クロス検出信号ＳＺが発
生したとき、比較回路６６およびデータセクタ６７の六
入力に供給されている信号は第１１図（ｄ）に示すＡ−
Ｄ変換出力のＷ−４であり、Ｓ入力に供給されている信
号はＷ４である。

すなわち零クロス点から前後に所定時間離れたところの
音声データが比較回路６６に供給されている。杓すビソ
トは比較回路６６に入力されないのでそのレベルすなわ
ち絶対値が比較回路６６により比較され、大きい方がデ
ータセレクタ６７の出力に現われている。そのデータが
第１１図（ｑ）に示すタイミングですなわち零クロス検
出信号ＳＺが発生するたびにラッチ回路６８にラッチさ
れる。

ランチ回路６８にラッチされた音声レベルデータは比較
回路７１によりラッチ回路６９にラッチされている音声
レベルデータとレベル比較される。

そしてラッチ回路６９にラッチされているところの以前
の零クロス以前の零クロス点に対応した音声レベルより
も新しく到来した零クロス点に対応した音声レベルの方
が大きい時にのみ比較仲）路７１の出力がＨ”となり、
第１１図（ｈ）に示すタイミングでアンドゲート６１の
出力に発生する単一パルスと協動してアントゲ−）７０
の出力ＰＬＢ　を”Ｈ″とし、ラッチ回路６８の音声レ
ベルデータをラッチ回路６９にラッチする。なお、ラッ
チ回路６９は基本周期信号、Ｓ　Ｆによりクリアされる
よう構成しであるので、基本周期信号ＳＦの発生゛に続
いて最初に到来する零クロス点にｚＩ応した音声レベル
データは必ずラッチ回路６９にラッチされる。このラッ
チ信号ＰＬＢはアドレスレジスタ７２にも供給されてお
り、その時点の書込アドレスカウンタ１４のアドレスデ
ータＷＡをアドレスレジスタ７２１１Ｃ−時記憶する。

第１アドレスレジスタ２１は基本周期信号ＳＦにより上
記アドレスレジスタ７２の出力データをラッチするよう
構成している。

すなわち、上記構成により、始点検出手段６２は、零ク
ロス点が発生すると、その所定時間前および後のレベル
を比較し、大きい方を、同−周期内でより以前に発生し
た零クロス点に対応した上記レベルと比較し、新しい零
クロス点に対応した上記レベルが大きい時、出力信号Ｐ
ＬＢを発生するとともに、上記レベルを記憶する。この
信号ＰＬＢは書込アドレスカウンタ１４の出力データＲ
Ａ。

すなわち上記零クロス点の書込まれたアドレスパをアド
レスレジスタ７２に一時記憶する。従って基本周期信号
ＳＦが到来する直前には、アドレスレジスタ７２にはそ
の基本周期中に存在した零クロス点のうちの零クロス点
前後の音声レベルの最大値を有する零クロス点が書込ま
れたＲＡＭ４のアドレスが６己憶されたことになる。

第９図の構成の動作をあらためて、第１０図のタイミン
グ図に対応して説明する。

時刻ｔ。、で基本周期信号ＳＦ１が発生し、時間ｔ１で
最初の零クロス信号ＳＺ１が到来している。このときラ
ッチ６９はクリアされ０データが記憶されている。始点
検出手段５２はＳ２１　の前後のうち大きい方の音声レ
ベルデータすなわちＳ２１における傾斜データをラッチ
回路６９にラッチするとともに、書込アドレスカウンタ
１４の出力データＲＡをアドレスレジスタ７２に記憶す
る。次いで時刻ｔ２で零クロス信号Ｓｚ２が発生してお
り、これに対応した傾斜データはＳｚｌに対応したそれ
より大きいので、この零クロス信号Ｓｚ２における傾斜
データがラッチ回路６９にラッチされ、書込アドレスカ
ウンタ１４の出力データＲＡがアドレスレジスタ７２に
記憶される。さらに時刻ｔ３で零クロス信号ＳＺ３が発
生している。がこれに対応した傾斜データＳ２２に対応
したそねより小さいので、ラッチ信号ＰＬＢは発生しな
い。そして基本周期信号ＳＦ２の発生する時刻１４時点
で、アドレスレジスタ７２は時間ｔ１〜ｔ４までの１周
期中の零クロスＳＺ１〜ＳＺ３のうちの最大の傾斜デー
タに対応した零りｏ”２点ＳＺ２が発生した時点のＲＡ
Ｍ４のアドレスＷＡを記憶していることになる。このア
ドレスデータＷＡ１を入力音声信号の基本周期の始点と
して第１アドレスレジスタ２１に一時記憶する。

このアドレスデータＷＡ１は第２図に示したように、第
２アドレスレジスタ２２および一致検出手段２３に供給
される。

このようにして、各基本周期内の最大傾斜を有する零ク
ロス点が基本周期の始点として検出される。第１０図に
おいて、零クロス検出信号ｓｚｔＳｚ６．Ｓｚ８および５ｚ１１に対応した零クロス点が
各基本周期の始点として検出される。

なお、第９図の実施例では、始点検出手段６２は零クロ
ス点の所定時間前および後のレベルの大きい方をその零
クロス点の傾斜データとして保持し、他の零クロス点の
傾斜データと比較し、より大きい傾斜データを有する零
クロス点の発生ごとに検出信号ＰＬＢを発生するよう構
成したが、上記レベルの和またはどちらか一方を零クロ
ス点の特性値とすることも可能であり、さらに、零クロ
ス点の微分値、あるいは零りロス点付近の積分値を用い
ることもできる。

以上、詳述したように、本発明によれば、入力音声信号
を所定の書込周波数で記憶装置に書込み書込周波数と異
なる読出周波数で記憶装置からデータを読出し、書込周
波数と続出周波数の比に対応して音声信号の時間軸を変
換する手段を備え、入力音声信号を順次連続的に記憶装
置に書込み、零クロス点を始点とする基本周期単位で選
択的に読出すことにより、出力信号に空白時間や不連続
の発生しない音声信号の時間軸変換装置を提供すること
ができる。

さらに、上記読出しに関し、書込アドレスが１基本周期
の始点に対応したアドレスに達すると、読出アドレスを
基本周期の最新の始点に対応したアドレスにジャンプさ
せるよう構成しているので、時間軸変換比に対応して続
出周期数および飛越周期数を設定しなくとも自動的に動
作するとともに、基本周期の変動に対しても自動的に対
応するものである。

さらに、本発明による時間軸変換装置は音声信号の零ク
ロス点の特性、例えば傾斜データを求め、各基本周期中
に存在する零クロス点のうち、零クロス特性の最大値に
対応する零クロス点を各基本周期の始点とする基本周期
単位で時間軸変換するので、時間軸変換後の音声信号の
基本周期に乱ねが無く、音質が良好である。

さらに、本発明によれば、同一極性の微係数を有する零
クロス点を始点とする基本周期単位で選択的に読み出す
ので、接続点における雑音ｐ発生が極めて少ない時間軸
変換信号を得ることができるものであ°′る。

【図面の簡単な説明】

第１図は本発明の動作原理を表す波形図、第２図は本発
明による音声信号の時間軸変換装置の一実施例を示すブ
ロック図、第３１図は本装置に用いるクロック発生回路
の一実施例を示すブロック図、第４図、第６図、第６図
および第７図は本装置の動作例を示すタイミング図、第
８図は音声信号波形の１例およびそれに対する基本周期
抽出信号波形を示す図、第９図は本発明による時間軸変
換装置の始点検出手段の一実施態様を示すブロック図、
第１０図および第１１図はその動作を示すタイミング図
である。２　・・・・・Ａ−Ｄ変換器、３・・・・・・基本周期
抽出手段、４・・・・・・記憶装置、６・・・・・・出
力制御手段、６・・・・・・Ｄ−Ａ変換器、１０・・・
・・・零クロス検出手段、１４・・・・・書込アドレス
カラｙり、１６・・・・・・・読出アドレスカウンタ、
１６・・・・・・データセレクタ、２０．５２・・・・
・始点検出手段、２１゜２２・・・・・・第１および第
２アドレスレジスタ、２３・・・・・・比較手段、２ｅ
・・・・・・クロック発生回路。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第５図 −Ｉｔ８１４　（ツク第６図

Claims

【特許請求の範囲】（１）入力音声信号を所定の書込周波数で記憶装置に書
込み、書込周波数と異なる読出周波数で記憶装置からデ
ータを読み出し、書込周波数と読出周波数の比に対応し
て音声信号の時間軸を変換する時間軸変換手段を備え、
入力音声信号を順次連続的に記憶装置に書込む書込手段
と入力音声信号の各基本周期内の零クロス特性最大値に
対応した零クロス点を始点とする基本周期単位で選択的
に記憶装置から読出す読出手段とを具備し、出力信号に
空白時間の発生、不連続点の発生および書込信号の反復
読出しが発生しないよう、各基本周期内の零クロス特性
最大値に対応した零クロス点を始点とする基本周期単位
で選択的に読出すことを特徴とする音声信号の時間軸変
換装置。（２）続出手段は、入力音声信号の各基本周期内の零ク
ロス特性最大値に対応した零クロス点を検出する始点検
出手段と、入力音声信号の始点か書込まれた記憶装置の
アドレスを一時記憶する少くとも２つの一時記憶装置と
、こＪｌらの一時記憶装置の記憶し、ているアドレスデ
ータと続出アドレスとの一致を検出する一致検出手段と
を具備し、書込位置と読出位置の相対位置が音声信号の
１基本周期以上になり、かつ読出アドレスが基本周期の
始点に対応したアドレスに達したとき、との読出位置を
、上記他方の一時記憶装置の記憶しているアドレスにジ
ャンプさせるよう構成したことを特徴とする特許請求の
範囲第１項記載の音声信号の時間軸変換装置。（３）始点検出手段は、入力音声信号の基本周期を抽出
する基本周期抽出手段と、入力音声信号の零クロスを検
出する零クロス検出手段と、零クロス点を所定特性に関
して計測し、他の零クロス点の上記特性と比較する零ク
ロス特性検出手段とを具備し、基本周期内の上記所定特
性の最大値に対応した零クロス点を基本周期の総点とす
ることを特徴とする特許請求の範囲第２項記載の音声信
号の時間軸変換装置。（４）零クロス検出手段は、同一極性の微係数を有する
零クロス点を検出することを特徴とする特許請求の範囲
第３項記載の音声信号の時間軸変換装置。（６）零クロス特性検出手段は、遅延回路、一時記憶Ｉ
ｉコｌ路および比較回路を具備し、零クロス点の所定時
間前および後の音声信号レベルの和、または大きい方、
またはその一方をその零クロス特性とし、て保持し、先
に到来した零クロス点の零クロス特性と比較して、後の
零クロス点の零クロス特性が大きい時その特性値を保持
するとともに、検出信号を発生するよう構成したことを
特徴とする特許請求の範囲第３項記載の音声信号の時間
軸変換装置。