JPS59101016A - 磁気記録回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気記録媒体のマルチトラックにパルストレイ
ン記録により記録を行うようにした磁気記録回路に関す
る。

背景技術とその問題点 ディジタル磁気記録を行う場合、通常は第１図Ａに示す
ような矩形波の交番電流をヘッドに流すことにより、磁
気テープ上に同図Ｂに示すような残留磁化パターン化を
記録するようにしている。

これに対して上記矩形波電流に代えて第１図Ｃζこ示す
ように、点線で示す包絡線が上記矩形波と等しくなるよ
うな正負のパルス列電流をヘッドに流すことによっても
、パルス間隔を適当に選べば同図Ｂに略等しい形の残留
磁化パターンが得られることが知られている。この方法
はパルストレイン記録と呼ばれ、クロストークの軽減、
消費電力の低減等の利点を有している。

磁気テープ上のマルチトラックにディジタル記録を行う
場合、第１図への通常の矩形波記録を行うと、各チャン
ネルに流れる電流は連続的となるので、駆動回路が複雑
となり、才た消費電力も増大する。パルストレイン記録
を行う場合も、各チヤンネル毎にディジタルデータでオ
ン・オフされる電流源と駆動回路とが必要になり、やは
り複雑な回路構成となる。特に近年開発が進められてい
るディジタルオーディオ信号を記録するようにしたテー
プレコーダの場合は、例えば１６ビツトのデータを１６
トラツクに記録するため、回路規模が非常に大きくなり
実現が極めて困難である。

発明の目的 本発明は上記の問題に鑑み、簡単な回路構成で１チツプ
ＩＣ化の可能なパルストレイン記録を行う磁気記録回路
を提供するものである。

発明の概要 本発明は、第１及び第２のスイッチング素子を直列接続
して成るスイッチ回路の複数個を電源と基準電位との間
に並列に接続すると共に各スイッチ回路の上記第１及び
第２のスイッチング素子の接続点間にヘッドを夫々接続
して成り、隣接する二つのスイッチ回路のうちの一方の
第１のスイッチング素子をオンと成すと共に他方の第２
のスイッチング素子をオンと成すか、又は上記一方の第
２のスイッチング素子をオンと成すと共に上記他方の第
１のスイッチング素子をオンと成すことにより、上記二
つのスイッチ回路間に接続されるヘッドに一方向又は反
対方向の電流を流すようにした磁気記録回路である。

実施例 ８Ｂ１　、　ＳＡ２とＳＢ２・・・・・・・・・・・・
・・・・・・８Ａｎと８Ｂｎの直列回路がｎ個接続され
、各直列回路の接続中点間にはｎ個のヘッド（１１）　
（１２）・・・・・・・・・・・・（１ｎ）の両端が夫
々接続されている。

例えば図示のようにスイッチ８Ａ４とＳＢ６をオンと成
すことにより、ヘッド（１３）には実線で示す矢印のよ
うに電流十Ｉが流れる。またｓＡ５とＳＢ４をオンと成
すことにより、ヘッド（１３）には点線で示す矢印のよ
うに電流−■が流れる。この電流＋１又は−Ｉはヘッド
（１１）〜（１ｎ）に順次に所定期間ずつ流される。こ
のために各スイッチ８人１８Ｂ１〜５Ａｎ８Ｂｎが記中
１　　　＋１ 録すべきデータに応じて順次に制御される。この場合、
例えばヘッド（１１）が通電きれ、次にヘッド（１２）
〜（１ｎ）と通電が一巡して再びヘッド（１，）が通電
されたとき、テープ上においては前の通電による磁化パ
ターンと次の通電による磁化パターンとが連続するよう
に成される。このために１個のヘッドには第１図Ｃに示
すような所定のパルス巾を有する所定周波数のパルス列
から成る電流が加えられる。従って、この第１図Ｃのパ
ルス列が例えばヘッド（１１）に加えられるものである
とすると、ある１個のパルスと次のパルスとの間の期間
に、ヘッド（１２）〜（１ｎ）に加えられるパルスが順
次にずれたタイミングで加えられることになる。即ち、
ヘッド（１１）〜（１ｎ）のうち常に１個のヘッドが通
電されることになる。

第６図は上記の原理を適用した本発明の実施例を示す。

才た第４図■〜■は第６図の０〜０点の出力波形を示す
。

本実施例は４個のヘッド（１１）〜（１４〕に順次に電
流＋Ｉ又は−■を流すことにより、テープ上の第１〜第
４のトラックに記録を行う場合である。各ヘッド（１１
Ｘ１４）の両端は、直列接続されたＭＯ８トランジスタ
ＱＡ１％ＱＢ２〜ＱＡ５　％　ＱＢ５の各接続中点間に
接続されている。ＱＡ１〜ＱＡ５は第１図のスィッチ８
人１〜Ｓ人５と対応し％　Ｑ８１〜ＱＢ５は同図のスイ
ッチ８Ｂ１〜ＳＢ５と対応する。上記ＭＯ８Ｉ−ランジ
スタのスイッチ回路は電源電圧十Ｂが加えられる端子（
２）と接地との間に電流源抵抗Ｒを介して並列に接続さ
れている。従って例えばＱＡｌとＱＢ２　　かオンにな
ればヘッド（１１）に電流−工か流れ、ＱＡ２とＱＢｌ
がオンになればヘッド（１１）に電流十■が流れる。

端子（４）　（５１及び（６）には夫々第４図に示すク
ロックφいφ２及びパルス巾設定パルスＰ、が加えられ
、端子（７）にはデータＤｏが加えられる。このデータ
Ｄ。はヘッド（１１）〜（１４）で順次に記録されるデ
ータを順次に並べたシリアルデータであり、上記クロッ
クφ１に同期されている。クロックφ２の周期は、シリ
アルデータＤｏの１周期、即ちデータが第１トラツクか
ら第４トラツクまで記録される期間を示Ｔもので、本実
施例ではクロックφ１の４個に１個の割合で加えられる
。上記パルスＰＳは各ヘッドに流すパルス電流＋■又は
−■のパルス巾を決定するものでクロックφ１に同期き
れている。クロックφ１はＤ型イリツブフロツブ（以下
Ｆ　Ｆと云う）　（８）（９）Ｃ０）ａυのクロック端
子ＣＫに加えられ、クロックφ２ζまＦＦ（８）のＤ端
子に加えられる。各ＦＦ（８）〜ａωのＱｌ、Ｃ２、Ｑ
５出力は夫々次段のＦＦのＤ端子に加えられる。従って
、各ＦＩｉ”（８７〜＜１１）のＱｌ　−ＱＡ　出力パ
ルスは実質的にタロツクφ２そタロツクφ１　の１周期
ずつずらせたものとなる。このＱ１〜Ｑ４　出力パルス
はヘッド（１１）〜（１４）に電流を流すタイミングを
示すものであり、各出力パルスと対応するパルスＰ５の
期間にデータに応じて＋■又は−■を流すように成され
る。

このために、上記Ｑ、〜ｑ出力パルスの各々とパルスＰ
、とデータＤ。とをアンドゲート（１３）　（２４）（
１５）　（１ωに加える。これらのアンドゲート０３）
　−Ｃ６）の出力は夫夫ヘッド（１１）〜（１４）に＋
Ｉの電流を流すタイミングを示すもので、各ヘッドに加
えられるデータＤ。

のｒＨＪと対応し且つパルスＰｓのパルス巾と等しいパ
ルス巾を持つパルスとして現われる。

即ち、アンドケート（１３）の出力でＱｌ３１をオンと
成すと共にオアゲー）（２υを通じてＱＡ２をオンと成
すことにより、ヘッド（１１）にそのときのデータＤｏ
の「Ｉ（」を記録する電流＋工が流れる。またアンドゲ
ートＱ４）の出力はオアゲートｃ！４Ｊ（２２１を夫々
通じてＱｌ２、ＱＡ３をオンと成し、アンドゲート（１
５）の出力はオアゲート（２５＋　Ｃ２３）を夫々通じ
てＱｌ３、ＱＡ　４をオンと成し、ざらにアンドゲート
（１６１の出力は、オアゲート（２６）を通じてＱｌ４
をオンと成すと共に％ＱＡ５をオンと成す。これによっ
てヘッド（１２）〜（１４〕に電流＋１が流れる。

才た上記Ｑ１〜Ｑ４出力パルスの各々とパルスＰ。

とデータＤｏをインバータ（２力で反転したデータとを
アンドゲート（１７）　（１８＋　ｔｔｓ　翰に加える
。これらのアンドゲート（ｌη〜（４）の出力は夫々ヘ
ッド（１１）〜（１４）に−■の電流を流すタイミング
を示すもので、各ヘッドに加えられるデータＤｏのｒＬ
Ｊと対応し且つパルスＰ５のパルス巾と等しいパルス巾
を持つパルスとして現われる。

即ち、アンドゲート（１ηの出力で９人１をオンと成す
と共にオアゲー）（２４７Ｆ−通じてＱＢ２全２ヲと成
すことにより、ヘッド（１１〕にそのときのデータＤｏ
のｒＬＪを記録する電流−Ｉが流れる。またアンドゲー
ト０杓の出力はオアゲートＣＩ’１）（２５）Ｆ−夫々
通じてＱＡ２　ｂ　Ｑｌ３をオンと成し、アンドゲート
ａ９の出力は（２２）　（２６）を夫々通じてＱＡ３、
Ｑｌ４をオンと成し、ざらにアンドゲート（２０）の出
力は、オアゲート（２（ト）を通じてＱＡ４をオンと成
すと共に、ＱＢ５７ｊ：オンと成寓これによってヘッド
（１２）〜（１４）に電流−■が流れる。

上記構成及び動作によれば、各ヘッド（１１）〜（１４
）には第４図の■〜■に示すように正極性又は負極性の
パルス状の電流十Ｉ又は−工をデータＤｏのｒＨＪ　ｒ
ＬＪに応じて流すことができる。

第６図の記録回路は、ヘッド（１１９〜（１４）のうち
動作させるヘッドを選択するように成子ことができる。

その場合は、第５図に示すようにアンドゲート（５）に
前記パルスＰｓと例えば第４図■に示すようなヘッド選
択信号Ｐ、とを加え、このアンドゲート匈の出力を第６
図の端子（６１Ｃ＠点）に加えるように成せばよい。尚
、第４図■の信号ＰＥは同図＠のＱ４出力パルスの期間
でｒＬＪとなっている。

従って、この場合はヘッド（１３）が動作されず、第３
トラツクにデータＤｏが記録されないことになんこの外
信号Ｐ８のＱｌ、Ｃ２、ＱＡ　　出力パルスと対応下る
期間を選択的にｒＬＪと成すことにより、動作すべきヘ
ッドを任意に選択することができる。

第６図の記録回路では、ヘッド電流パルスが遮断すると
きにヘッドのインダクタンスのために過渡電流が発生し
＆ｔＪ’Ｊンギング等を生じることがある。この対策と
して第６図に示すように、谷へラド（１１）（１□〕・
・・・・・・・・・・・にスイッチＳＣ１％ＳＣ２・・
・・・・−・・・・・・・・を並列に接続する。各スイ
ッチを第７図に示すようにヘッド電流が流れているとき
にオフと成し、ヘッド電流が遮断きれる直前にオンと成
るようにすることにより、上記過渡電流は各スイッチを
通って吸収きれる。

第６図の記録回路では、ＭＯＳトランジスタから成る複
数個のスイッチ回路に抵抗Ｒから成る共通の電流源を設
けているが、この電流源はトランジスタ等の能動素子で
構成してよいのは勿論である。また第８図に示すように
各スイッチ回路に対して夫々電流源（２８１）（２８□
り・・・・・・・・・・・・・・・（２８ｎ）を設ける
ようにしてもよい。

第６図の記録回路では、ヘッド（１１）〜（１４）に順
次に電流を流して第１、第２・・・・・・・・・・・・
・・・第ｎトラックの順に記録を行うようにしているが
、場合によっては任意の順序で記録するようにしてもよ
い。

その場合は、アンドゲートα濁〜（２０）に加えられる
Ｑ１Ｑ４出力パルスの接続を記録順序に応じて変更すれ
ばよい。

発明の効果 複数のヘッドの両端を共通の電源と基準電位間に接続し
ているので、配線数が少い。即ち、ｎ個のヘッドの場合
はヘッドと記録回路との配線数はｎ千１本となる。才た
論理回路の構成が、簡単である。従って、回路規模を太
き（することなく、消費電力の少い１ナツプＩＣ回路を
実現することができる。特に薄膜ヘッドを用いる場合は
、ヘッドと記録回路との一体化が可能である。

【図面の簡単な説明】

第１図はパルストレイン記録を説明するための波形図、
第２図は本発明を原理的に示す回路図、第６図は本発明
の実施例を示すブロック図、第４図は第６図のタイムチ
ャート、第５図は動作ヘッドを選択する場合の実施例を
示す回路図、第６図はリンギング防止のための回路の実
施例を示す回路図、第７図は第６因の動作を説明するタ
イムチャート、第８図は他の実施例を示す回路図であも
なお図面に用いた符号において、 （１１）〜（１ｎ）−・・・・・・・・ヘッドＱＡ　１
〜ＱＡｎ・・・・・・・・・ＭＯＳ）ランジスタＱ］’
！１〜Ｑａｎ・・・・・・・・・ＭＯＳトランジスタで
ある。 代理人　土星　勝 〃　　常包芳男 〃　　杉浦俊貴 第１図 第２図 十δ 第４図 ■　八−−］−７−

Claims (1)

【特許請求の範囲】
1. 第１及び第２のスイッチング素子を直列接続して成るス
   イッチ回路の複数個を電源と基準電位との間に並列に接
   続すると共に各スイッチ回路の上記第１及び第２のスイ
   ッチング素子の接続点間にヘッドを夫々接続して成り、
   隣接する二つのスイッチ回路のうちの一方の第１のスイ
   ッチング素子をオンと成すと共に他方の第２のスイッチ
   ング素子をオンと成すか、又は上記一方の第２のスイッ
   チング素子をオンと成すと共に上記他方の第１のスイッ
   チング素子をオンと成すことにより、上記二つのスイッ
   チ回路間に接続されるヘッドに一方向又は反対方向の電
   流を流すようにした磁気記録回路。