JPS59103155A - デ−タ処理モジユ−ル - Google Patents
デ−タ処理モジユ−ルInfo
- Publication number
- JPS59103155A JPS59103155A JP21354682A JP21354682A JPS59103155A JP S59103155 A JPS59103155 A JP S59103155A JP 21354682 A JP21354682 A JP 21354682A JP 21354682 A JP21354682 A JP 21354682A JP S59103155 A JPS59103155 A JP S59103155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- module
- input
- memory
- queue memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ駆動制御によってデータ処理を実行する
データ処理モジー−ルに関し、とくにそこでのデータ流
の制御方式に関するものである。
データ処理モジー−ルに関し、とくにそこでのデータ流
の制御方式に関するものである。
従来、この種の処理モジュールを多段接続した場合、上
位モジー−ルすなわち、データが先に処理されるか、ま
だは先に通過するモジー−ルでの処理時間よシも、下位
モジー−ルすなわち、上位モジュールよシも後でデータ
を処理するか、又は上位モジュールを通過したデータを
通過させるモジー−ルでの処理時間が大きくなると、デ
ータ駆動制御はパイプライン方式で行われるため、下位
モジー−ルが演算処理を行なっている間は上位モジュー
ルからのデ・−夕転送が不可能となり、データの流れが
止まってしまうという欠点があった。この欠点を克服す
るために、上位モジーールの処理時間が下位モジュール
の処理時間よりも常に大きくなるような演算のフローを
考えればよいが、このような演算のフローを考えるのは
非常に困難であり、ハードウェア的なバックアップが必
要であった。従来知られているハードウェア的なバック
アップとして、例えばデータの流れが止まってしまう確
率を小さくするため、第１図に示すシステムがめる。第
１図において１１．１２．１３は夫々演算モジュール、
１４．１５はデータを貯えておくキューメモリ、１６．
１７はキューメモリ内のデータ数をカウントするキュー
ライスカウンタ、１０１〜１０６はデータバス、１０７
．１０８はキューメモリに対してデータの書きこみ読み
出しがあったことを示す信号、１０９〜１１１はキュー
メモリにあらかじめ足められた一定数以上のデータか貯
えられているか否かを示す信号である。
位モジー−ルすなわち、データが先に処理されるか、ま
だは先に通過するモジー−ルでの処理時間よシも、下位
モジー−ルすなわち、上位モジュールよシも後でデータ
を処理するか、又は上位モジュールを通過したデータを
通過させるモジー−ルでの処理時間が大きくなると、デ
ータ駆動制御はパイプライン方式で行われるため、下位
モジー−ルが演算処理を行なっている間は上位モジュー
ルからのデ・−夕転送が不可能となり、データの流れが
止まってしまうという欠点があった。この欠点を克服す
るために、上位モジーールの処理時間が下位モジュール
の処理時間よりも常に大きくなるような演算のフローを
考えればよいが、このような演算のフローを考えるのは
非常に困難であり、ハードウェア的なバックアップが必
要であった。従来知られているハードウェア的なバック
アップとして、例えばデータの流れが止まってしまう確
率を小さくするため、第１図に示すシステムがめる。第
１図において１１．１２．１３は夫々演算モジュール、
１４．１５はデータを貯えておくキューメモリ、１６．
１７はキューメモリ内のデータ数をカウントするキュー
ライスカウンタ、１０１〜１０６はデータバス、１０７
．１０８はキューメモリに対してデータの書きこみ読み
出しがあったことを示す信号、１０９〜１１１はキュー
メモリにあらかじめ足められた一定数以上のデータか貯
えられているか否かを示す信号である。
第１図に示すシステムの動作は、まず、演算モジュール
１１で処理されたデータまたは演算モジュール１１を通
過したデータが一旦キューメモリ１４に貯えられる。そ
して、次段の演算モジュール１２が処理を実行しでいな
い時はキューメモリ１４内のデータは直ちに次の演算モ
ジュール１２に転送されるが、このモジュール１２に接
続されているキューメモリ１５内のデータ数があらかじ
め定められた一定数以上である間は、キューメモリ１５
０オーバーフローを防ぐため演算モジュール１２が処理
を実行していない時であってもデータ入力を受は付けら
れるように構成されている。このようなキューメモリの
制御手段は他のすべてのキューメモリに対しても設けら
れている。キューメモリは下位演算モジュールのデータ
入力が禁止された場合に上位演算モジュールからの出力
データを貯える働きをするので、下位演算モジー−ルの
処理時間が上位演算モジュールの処理時間より大きな場
合でも、データの流れが直ちに止まってしまうことはな
い。しかし、上述したように、キューメモリ内のデータ
数があらかじめ定められた一定数以上のときには、演算
モジュールへの入力データを全く入力しないようになさ
れているので、その時はやはりデータの流れは止まって
しまう。
１１で処理されたデータまたは演算モジュール１１を通
過したデータが一旦キューメモリ１４に貯えられる。そ
して、次段の演算モジュール１２が処理を実行しでいな
い時はキューメモリ１４内のデータは直ちに次の演算モ
ジュール１２に転送されるが、このモジュール１２に接
続されているキューメモリ１５内のデータ数があらかじ
め定められた一定数以上である間は、キューメモリ１５
０オーバーフローを防ぐため演算モジュール１２が処理
を実行していない時であってもデータ入力を受は付けら
れるように構成されている。このようなキューメモリの
制御手段は他のすべてのキューメモリに対しても設けら
れている。キューメモリは下位演算モジュールのデータ
入力が禁止された場合に上位演算モジュールからの出力
データを貯える働きをするので、下位演算モジー−ルの
処理時間が上位演算モジュールの処理時間より大きな場
合でも、データの流れが直ちに止まってしまうことはな
い。しかし、上述したように、キューメモリ内のデータ
数があらかじめ定められた一定数以上のときには、演算
モジュールへの入力データを全く入力しないようになさ
れているので、その時はやはりデータの流れは止まって
しまう。
しかしながら、キューメモリがデータをそれ以上ストア
できない状態であっても、演算モジュールを単に通過す
るデータやキューメモリにストアされずに直接演算され
るようなデータについては、このような制限をしなくて
もよいはずである。もし、これが許されるとすれば、デ
ータの流れは史に円滑になることが理解できよう。従っ
て本発明はかかる発想に基き、キューメモリにストアさ
れているデータ数が予定値に達した後、その次にモジュ
ールへ到来するデータの入力が許可できるようなデータ
処理モジュールを提供することにある。
できない状態であっても、演算モジュールを単に通過す
るデータやキューメモリにストアされずに直接演算され
るようなデータについては、このような制限をしなくて
もよいはずである。もし、これが許されるとすれば、デ
ータの流れは史に円滑になることが理解できよう。従っ
て本発明はかかる発想に基き、キューメモリにストアさ
れているデータ数が予定値に達した後、その次にモジュ
ールへ到来するデータの入力が許可できるようなデータ
処理モジュールを提供することにある。
本発明のデータ処理モジュールはキューメモリが予定数
のデータをすでに貯えていることを検出し、それによっ
て次に到来するデータの入力を許可する手段を設け、こ
れによって入力されたデータがモジニールに無関係のデ
ータであれば通過させ、演算に必要なデータであれは演
算部へ送るようにしたことを特徴とする。
のデータをすでに貯えていることを検出し、それによっ
て次に到来するデータの入力を許可する手段を設け、こ
れによって入力されたデータがモジニールに無関係のデ
ータであれば通過させ、演算に必要なデータであれは演
算部へ送るようにしたことを特徴とする。
本発明の一例として、データ駆動制御によってデータ処
理を実行する処理部と、入力データが処理されるべきデ
ータであるか否か判別する判別器と、演算器と、前記演
算器の出力データを一時貯えておく為のキューメモリと
、前記キー−、メモリ内のデータ数ｔカウントするキュ
ー刺ズカウンタと、前記演算器の演算状態を示す演算ス
テータスフラグと、キューメモリ内のデータ数が所定値
に達した後のデータを入力する手段とｔ肩し、前記判別
器の判別結果と前記キューサイズカウンタの内容と前記
演算ステータスフラグの内容とを参照して、入力したデ
ータを制御するデータ処理モジュールが得られる。
理を実行する処理部と、入力データが処理されるべきデ
ータであるか否か判別する判別器と、演算器と、前記演
算器の出力データを一時貯えておく為のキューメモリと
、前記キー−、メモリ内のデータ数ｔカウントするキュ
ー刺ズカウンタと、前記演算器の演算状態を示す演算ス
テータスフラグと、キューメモリ内のデータ数が所定値
に達した後のデータを入力する手段とｔ肩し、前記判別
器の判別結果と前記キューサイズカウンタの内容と前記
演算ステータスフラグの内容とを参照して、入力したデ
ータを制御するデータ処理モジュールが得られる。
次に本発明の一実施例について説明する。
第２図は本発明の一実施例によるキューメモリを含んだ
演算モジュールの構成図である。第２図において２０１
〜２０５は８ビット幅のデータバス、２１は入力ラッチ
、２２は入力データが本演算モジュールで処理されるデ
ータか否かを判別する１判別器（例えば入力データとと
もに送られてくるモジュール番号データを自分の番号と
照合する）、２３は１６個の入力データに対して１個の
データを出力するシグマ演算器、２４は演算器２３が１
６個めの入力データを入力し、１６項シグマ演算の結果
を出力しているか否かを表わす演算ステータスフラグ、
２５は２人力のうちのどちらか一方を選択出力するマル
チプレクサ、２６は８個の出力データを貯えておくこと
のできるキューメモリ、２７はキューメモリ２６内のデ
ータ数をカウントするカウンタである。２８はコントロ
ーラでその動作は後に説明する。２０６は判別器２２の
判別結果すなわち入力データが本演算モジュールで処理
されるデータか否かをコントローラ２８に知らせる信号
、２０７は演算器２３に加算演算を行わせる制御信号、
２０８は演算器２３の演算状態を演算ステータス７ラグ
２４に知らせる信号、２０９は演算ステータスフラグ２
４の状態をコントローラ２８に知らせる信号、２１０は
演算ステータスフラグの内容をリセットする制御信号、
２１１はマルチプレクサ２５に対して２人力のうちの一
方を選択させる制御信号、２１２はキューメモリ２６に
データバス２０４のデータを書きこむか否かを指示する
制御信号、２１３はキューメモリ２６に対してデータの
書きこみまたは読出しがあったことをカウンタ２７に知
らせる信号、２１４はカウンタ２７の値が８に達したか
否かをコントローラ２８に知らせる信号、２１５はカウ
ンタ２７の内容をリセットする制御信号、２１６は入力
ラッテ２１に対してデータバス２０１のデータをデータ
バス２０２に出力するか否かを指示する制御信号である
。
演算モジュールの構成図である。第２図において２０１
〜２０５は８ビット幅のデータバス、２１は入力ラッチ
、２２は入力データが本演算モジュールで処理されるデ
ータか否かを判別する１判別器（例えば入力データとと
もに送られてくるモジュール番号データを自分の番号と
照合する）、２３は１６個の入力データに対して１個の
データを出力するシグマ演算器、２４は演算器２３が１
６個めの入力データを入力し、１６項シグマ演算の結果
を出力しているか否かを表わす演算ステータスフラグ、
２５は２人力のうちのどちらか一方を選択出力するマル
チプレクサ、２６は８個の出力データを貯えておくこと
のできるキューメモリ、２７はキューメモリ２６内のデ
ータ数をカウントするカウンタである。２８はコントロ
ーラでその動作は後に説明する。２０６は判別器２２の
判別結果すなわち入力データが本演算モジュールで処理
されるデータか否かをコントローラ２８に知らせる信号
、２０７は演算器２３に加算演算を行わせる制御信号、
２０８は演算器２３の演算状態を演算ステータス７ラグ
２４に知らせる信号、２０９は演算ステータスフラグ２
４の状態をコントローラ２８に知らせる信号、２１０は
演算ステータスフラグの内容をリセットする制御信号、
２１１はマルチプレクサ２５に対して２人力のうちの一
方を選択させる制御信号、２１２はキューメモリ２６に
データバス２０４のデータを書きこむか否かを指示する
制御信号、２１３はキューメモリ２６に対してデータの
書きこみまたは読出しがあったことをカウンタ２７に知
らせる信号、２１４はカウンタ２７の値が８に達したか
否かをコントローラ２８に知らせる信号、２１５はカウ
ンタ２７の内容をリセットする制御信号、２１６は入力
ラッテ２１に対してデータバス２０１のデータをデータ
バス２０２に出力するか否かを指示する制御信号である
。
次にコントローラ２８の動作を説明する。キューメモリ
２６内のデータ数が８個に満たない場合、入力ラッチ２
１をデータスルー状態（すなわち入力許可状態）にしデ
ータバス２０１上のデータをそのままデータバス２０２
へ受は付ける。さらに判別器２２の判別結果よシ入カデ
ータが本演算モジュールで処理されるデータがあること
が判明すると、マルチプレクサ２５にデータバス２０３
のデータを選択出力させる。このとき、演算ステータス
７ラグ２４よシデータバス２０３のデータが１６項シグ
マ演算終了後のデータであることを知らされるき、キュ
ーメモリ２６にデータを書きこむように信号を出す。
２６内のデータ数が８個に満たない場合、入力ラッチ２
１をデータスルー状態（すなわち入力許可状態）にしデ
ータバス２０１上のデータをそのままデータバス２０２
へ受は付ける。さらに判別器２２の判別結果よシ入カデ
ータが本演算モジュールで処理されるデータがあること
が判明すると、マルチプレクサ２５にデータバス２０３
のデータを選択出力させる。このとき、演算ステータス
７ラグ２４よシデータバス２０３のデータが１６項シグ
マ演算終了後のデータであることを知らされるき、キュ
ーメモリ２６にデータを書きこむように信号を出す。
一方、判別器２２の判別結果よシ入カデータが本演算モ
ジュールで処理されないデータであることが判明すると
、マルチプレクサ２５にデータバス２０２のデータを選
択出力させ、同時にキューメモリ２６にデータを書きこ
むように信号を出す。
ジュールで処理されないデータであることが判明すると
、マルチプレクサ２５にデータバス２０２のデータを選
択出力させ、同時にキューメモリ２６にデータを書きこ
むように信号を出す。
これ傾対して、キューメモリ２６内のデータ数が８個の
場合、入力ラッチ２１ヲデータスルー状態にし、データ
バス２０１からの入力データ全そのままデータバス２０
２へ出力する。判別器２２０判別結果より入力データが
本演算モジュールで処理されないデータであることが判
明すると、マルチプレクサ２５にデータバス２０２のデ
ータを選択出力させるが、キューメモリ２６にはデータ
を書きこむように要求する信号は出さない。また、本演
算モジュールは前段の演算モジュールから次のデータを
キー−メモリ２６内のデータ数が８個に満たない状態に
なるまで（すなわちキューメモリ内のデータを少なくと
も１個はき出す繁で）受付けない。キューメモリ２６内
のデータ数が８１１ｉ！ｉｆに満たない状態になると、
キューメモリ２６にデータを豊きこむように信号を出し
、次いでカウンタ２７の内容奮参照して次の動作シーケ
ンスへ移る。
場合、入力ラッチ２１ヲデータスルー状態にし、データ
バス２０１からの入力データ全そのままデータバス２０
２へ出力する。判別器２２０判別結果より入力データが
本演算モジュールで処理されないデータであることが判
明すると、マルチプレクサ２５にデータバス２０２のデ
ータを選択出力させるが、キューメモリ２６にはデータ
を書きこむように要求する信号は出さない。また、本演
算モジュールは前段の演算モジュールから次のデータを
キー−メモリ２６内のデータ数が８個に満たない状態に
なるまで（すなわちキューメモリ内のデータを少なくと
も１個はき出す繁で）受付けない。キューメモリ２６内
のデータ数が８１１ｉ！ｉｆに満たない状態になると、
キューメモリ２６にデータを豊きこむように信号を出し
、次いでカウンタ２７の内容奮参照して次の動作シーケ
ンスへ移る。
一方、判別器２２の判別結果より入力データが本演算モ
ジュールで処理されるデータであることが判明すると、
マルチプレクサ２５にデータバス２０３のデータを選択
出力させるがキューメモリ２６にはデータを書きこむた
めの要求信号は出さない。そして、１６′ＪＡシグマ演
算器２３が１６個めの入力データを入力し、１６項シグ
マ演舞、の結果を出力する１では前段の演算モジュール
からのデータを受付ける。データバス２０３および２０
４に１６項シグマ演算の結果のデータが出力された後、
キューメモリ２６内のデータ数が８個に満たない状態で
あることが判明するまで、本演算モジュールは前段の演
算モジュールからの次のデータを受付けない。キューメ
モリ２６内のデータ数が８個に満たない状態であること
が判明した時点で、キューメモリ２６にデータを督きこ
むように信号を出し、次いでカウンタ２７の内容を参照
して次の動作シーケンスへ移る。
ジュールで処理されるデータであることが判明すると、
マルチプレクサ２５にデータバス２０３のデータを選択
出力させるがキューメモリ２６にはデータを書きこむた
めの要求信号は出さない。そして、１６′ＪＡシグマ演
算器２３が１６個めの入力データを入力し、１６項シグ
マ演舞、の結果を出力する１では前段の演算モジュール
からのデータを受付ける。データバス２０３および２０
４に１６項シグマ演算の結果のデータが出力された後、
キューメモリ２６内のデータ数が８個に満たない状態で
あることが判明するまで、本演算モジュールは前段の演
算モジュールからの次のデータを受付けない。キューメ
モリ２６内のデータ数が８個に満たない状態であること
が判明した時点で、キューメモリ２６にデータを督きこ
むように信号を出し、次いでカウンタ２７の内容を参照
して次の動作シーケンスへ移る。
以上本発明による一実施例の演算モジュールの構成およ
び動作を説明したが、従来の１６項シグマ演算モジュー
ルにおいてはキューメモリ内のデータ数が８個に達した
時直ちにこの演算モジュールへのデータ入力を禁止して
しまうが、本発明による１６項シグマ演算モジュールに
おいてはキュ−メモリ内のデータ数が８個に達した後で
も、少なくとも１個のデータを入力することが可能であ
る。さらにこのデータが本演算モジュールで処理される
データであった場合は、１５個の続くデータを入力する
ことが可能であるため従来の方法に比ベテータの流れが
止まる確率は減少し、結果として処理装置の性能を向上
させることができる。
び動作を説明したが、従来の１６項シグマ演算モジュー
ルにおいてはキューメモリ内のデータ数が８個に達した
時直ちにこの演算モジュールへのデータ入力を禁止して
しまうが、本発明による１６項シグマ演算モジュールに
おいてはキュ−メモリ内のデータ数が８個に達した後で
も、少なくとも１個のデータを入力することが可能であ
る。さらにこのデータが本演算モジュールで処理される
データであった場合は、１５個の続くデータを入力する
ことが可能であるため従来の方法に比ベテータの流れが
止まる確率は減少し、結果として処理装置の性能を向上
させることができる。
本実施例においては演算器を１６個の入力データに対し
て１個のデータを出力するシグマ演算器とし、演算ステ
ータスフラグを前記演算器が１６個めの入力データを入
力し１６項シグマ演算の結果を出力しているか否かを示
す演算ステータスフラグとしたが、演算器は１個以上の
入力データに対して１個の演算結果のデータを出力する
演算を行う演算器を、また、演算ステータスフラグとし
ては前記演算器が演算結果を出力するのに必要な全ての
データを入力し、演算結果のデータを出力しているか否
かを示す演算ステータスフラグであれはよい。
て１個のデータを出力するシグマ演算器とし、演算ステ
ータスフラグを前記演算器が１６個めの入力データを入
力し１６項シグマ演算の結果を出力しているか否かを示
す演算ステータスフラグとしたが、演算器は１個以上の
入力データに対して１個の演算結果のデータを出力する
演算を行う演算器を、また、演算ステータスフラグとし
ては前記演算器が演算結果を出力するのに必要な全ての
データを入力し、演算結果のデータを出力しているか否
かを示す演算ステータスフラグであれはよい。
第１図は従来のデータ駆動制御の情報処理装置のシステ
ム構成図である。 １１、〜１３・・・・・・演算モジュール、１４〜１５
・・・・・・キューメモリ、１６〜１７・・・・・・キ
ューサイズカウンタ、１０１〜１０６・・・・・・デー
タバス、１０７〜１０８・・・・・・キューメモリに対
してデータの書きこみ、読み出しがあったことを示す信
号線、１０９〜１１１・・・・・・ キューメモリにあ
らかじめ定められた一定数以上のデータが貯えられてい
るか否か？示す信号線。 第２図は本発明による一実施例のブロック図である。 ２１・・・・・・入力ラッチ、２２・・・・・・命令デ
コータ゛、２３・・・・・・ｎ項演算器、２４・・・・
・・演算ステータスフラグ、２５・・・・・・マルチプ
レクサ、２６・・・・・・キューメモリ、２７・・・・
・・キューサイズカウンタ、２８・・曲コントローラ、
２０１〜２０５・・・・・・データバス、２０６〜２１
６・・・・・・制御信号線。 一平２１ 図 ＃２図
ム構成図である。 １１、〜１３・・・・・・演算モジュール、１４〜１５
・・・・・・キューメモリ、１６〜１７・・・・・・キ
ューサイズカウンタ、１０１〜１０６・・・・・・デー
タバス、１０７〜１０８・・・・・・キューメモリに対
してデータの書きこみ、読み出しがあったことを示す信
号線、１０９〜１１１・・・・・・ キューメモリにあ
らかじめ定められた一定数以上のデータが貯えられてい
るか否か？示す信号線。 第２図は本発明による一実施例のブロック図である。 ２１・・・・・・入力ラッチ、２２・・・・・・命令デ
コータ゛、２３・・・・・・ｎ項演算器、２４・・・・
・・演算ステータスフラグ、２５・・・・・・マルチプ
レクサ、２６・・・・・・キューメモリ、２７・・・・
・・キューサイズカウンタ、２８・・曲コントローラ、
２０１〜２０５・・・・・・データバス、２０６〜２１
６・・・・・・制御信号線。 一平２１ 図 ＃２図
Claims (1)
- テータ脇動１１ｔｌＪ御によってデータ処理を実行する
データ処理モジー−ルであって、その中に出力データを
一時貯えておく為のキューメモリと、このキューメモリ
内に貯えられ１いるデータ数を計数してこれが所定の値
になるとキューメモリへのデータの貯えを禁止するキュ
ーサイズカウンタと、キューメモリ内に貯えられている
データ数が前記所定の値に達した後、その次に前記デー
タ処理モジュールに入力されるべきデータの受付けを許
可する手段とを有することを特徴とするデータ処理モジ
ュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21354682A JPS59103155A (ja) | 1982-12-06 | 1982-12-06 | デ−タ処理モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21354682A JPS59103155A (ja) | 1982-12-06 | 1982-12-06 | デ−タ処理モジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103155A true JPS59103155A (ja) | 1984-06-14 |
Family
ID=16640982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21354682A Pending JPS59103155A (ja) | 1982-12-06 | 1982-12-06 | デ−タ処理モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211725A (ja) * | 1986-03-12 | 1987-09-17 | Sanyo Electric Co Ltd | デ−タ伝送路制御装置 |
| WO1997017658A1 (en) * | 1995-11-08 | 1997-05-15 | Nkk Corporation | Information processing unit, information processing structure unit, information processing structure, memory structure unit and semiconductor memory device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147737A (en) * | 1979-05-08 | 1980-11-17 | Nec Corp | Operation unit for variable pipe line |
| JPS57139856A (en) * | 1981-02-23 | 1982-08-30 | Nippon Telegr & Teleph Corp <Ntt> | Data driving information processing system |
-
1982
- 1982-12-06 JP JP21354682A patent/JPS59103155A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147737A (en) * | 1979-05-08 | 1980-11-17 | Nec Corp | Operation unit for variable pipe line |
| JPS57139856A (en) * | 1981-02-23 | 1982-08-30 | Nippon Telegr & Teleph Corp <Ntt> | Data driving information processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211725A (ja) * | 1986-03-12 | 1987-09-17 | Sanyo Electric Co Ltd | デ−タ伝送路制御装置 |
| WO1997017658A1 (en) * | 1995-11-08 | 1997-05-15 | Nkk Corporation | Information processing unit, information processing structure unit, information processing structure, memory structure unit and semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1223371A (en) | System for by-pass control in pipeline operation of computer | |
| EP0106670B1 (en) | Cpu with multiple execution units | |
| US5201040A (en) | Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor | |
| US4347567A (en) | Computer system apparatus for improving access to memory by deferring write operations | |
| US4385365A (en) | Data shunting and recovering device | |
| US5487154A (en) | Host selectively determines whether a task should be performed by digital signal processor or DMA controller according to processing time and I/O data period | |
| US4187538A (en) | Read request selection system for redundant storage | |
| EP0220990B1 (en) | Buffer storage control system | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| JPH0551933B2 (ja) | ||
| JPH08137703A (ja) | タスク切替装置 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| KR960004059B1 (ko) | 비동기식 기억장치 접근방법 | |
| JPH03218524A (ja) | 命令処理装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPS58166425A (ja) | スロ−ダウン制御方式 | |
| JPH0418658A (ja) | 機能分散型計算機システム | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JP2531207B2 (ja) | チャネル装置 | |
| JPH0424733B2 (ja) | ||
| JPS5930304B2 (ja) | デツドロツク検出回路 | |
| JPH0525133B2 (ja) | ||
| JPH04267450A (ja) | データ入力制御方式 |