JPS59108471A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、固体撮像装置にかかり、特にＳＩＴすなわち
静電誘導型トランジスタを使用する固体撮像装置の改良
に関する。

ＳＩＴを使用する固体撮像装置は、出発技術として特許
出願公開昭和５５年第１５２２９号公報にもっても基本
的な装置が開示されており、更に、この装置のより具体
化されたもの、また改良されたものが特許願昭和５６年
第２０４６５６号、同昭和５７年第１５７６９３号とし
て提案されている。

ＳＩＴは、基本的な構成はＪ−ＦＥＴ（接合型電界効果
トランジスタ）と同様であるが、チャンネル部分を構成
する半導体層の不純物密度が低いという特長を有してい
る。例えば一般的なＪ−ＦＥＴにおいては、チャンネル
領域の不純物密度が１０　ないし１０１７ｃｍ−３であ
るのに対し、ＳＩＴでは１０１２ないし１０１５ｃｍ−
６程度である。

このだめ、チャンネル領域に形成される空乏層は、何ら
外部から電圧を印加しない熱平衡の状態においても、広
い範囲に形成され、更にはチャンネルの長さが短いとい
う特長を有する。

以上のような通常のＪ−ＦＥＴと異なる特長に基因して
、熱平衡状態あるいはダートをわずかに逆バイアスした
状態でチャンネルがピンチオフ状態と々す、ソース電極
の直前に電位障壁が出現し、これによってソース電極か
らドレイン電極に流れる電流を構成するキャリアの移動
量の制御を行うことができる。すなわち、ドレイン電流
は、該電位障壁を越えてドレイン電極に到達するキャリ
アの量によって決定される。

他方、前述した電位障壁の程度は、ドレイン電極に印加
（ソース電極を基準とする）されるドレイン電圧によっ
ても変化する。すなわち、ドレイン電圧が印加されるこ
とによって、静電　−誘導が生じ、まだチャンネル領域
の不純物密度が低いために電位障壁の高さが変化し、更
には、電位障壁のピーク点（以下「真のケ゛−ト」とい
う）が移動する。例えば、チャンネルがｎ−の半導体に
よって形成され、正のドレイン電圧が印加されると、電
位障壁のポテンシャルが低下するとともに真のケ゛−ト
の位置は、ソース電極の方向に移動する。

更に電位障壁の程度は、チャンネル領域に入射する光に
よって形成される電子−正孔対の蓄積によっても変化す
る。すなわち、チャンネル領域の空位層付近で生成され
た電子、正孔は、電位障壁に沿って移動して分離され、
ダート領域に蓄積される。このため、電位障壁のポテン
シャルが変化する。この変化の程度は、入射する光量に
対応する。従って、適当なドレイン電圧を印加すること
によって流れるドレイン電流ないしソース電流は、入射
光量に対応する大きさとなる。

以上のように電位障壁の程度は、ゲート電圧、ドレイン
電圧あるいは、光の入射によって変化する。従って、例
えば、光が入射してもチャンネルがＯＦＦの状態を維持
するようにバイアス電圧を印加して入射光によるキャリ
アを蓄積し、更に、適当な読出し用の電圧を印加すれば
、非破壊すなわちキャリアの蓄積状態を何ら破壊するこ
となく画像情報すなわち入射光の程度を読み出すことが
可能となる。このような原理に基づいて固体撮像装置を
構成することができる。

更に電位障壁の程度は、寸法精度によっても大きく変化
する。ＳＩＴにおいては、ソース領域とケゝ−ト領域あ
るいはチャンネル領域の間の拡散電位によって電位障壁
が生じる。すなわち、各領域の境界条件で電位分布が主
として決定される。従って、各領域の配置あるいは寸法
の状態に対して特性が非常に敏感である。

このため、セル１個当りの大きさすなわち占有面積を小
さくして集積度の向上を図ることが困難であるとされて
いる。

本発明は、かかる点にかんがみてなされたもので、マス
ク合せ、エツチング、ドーピングなどの製造工程におい
て寸法のバラツキとして現われるプロセス変動に対して
十分なる許容度を有し、更には集積度の向上を図ること
ができる固体撮像装置を提供することをその目的とする
。

すなわち、本発明は、チャンネル領域が形成される層を
、ダート領域が形成される層と同型の半導体であって、
かつ、ゲート領域よりも不純物密度が低い層によって形
成することによって前記目的を達成しようとするもので
ある。

以下、本発明を添付図面に示す実施例に従っ（５） て詳細に説明する。

第１図には、本発明にかかる固体撮像装置の一画素に対
応するセルの断面図が示されている。

この図において、シリコン（Ｓｉ）などの材料を用いた
不純物密度が高いｎ＋層から成る基板１１０上には、不
純物密度の低いｐ一層から成るチャンネル領域１１２が
形成されている。このチャンネル領域１１２は、入射光
による電子−正孔対の生成、分離が良好に行々われるよ
うに、エピタキシャル成長させることにより格子欠陥等
が生じないように形成される。

このチャンネル領域１１２を形成するｐ一層の上面には
、不純物密度が高いｐ＋層から成るダート領域１１４が
一対形成されており、更に、ゲート領域１１４の間には
、不純物密度が高い１層から成るソース領域１１６が設
けられている。

これらのケ９−ト領域１１４及びソース領域１１６の組
合せによって一画素に対応するセルが形成されており、
このセルが適当な間隔で規則的かつ２次元のマ）　ＩＪ
クス状に複数個配列されて固（６） 体操像装置が構成されている。

チャンネル領域１１２が形成されているｐ一層の上面に
は、ケ゛−ト領域１１４及びソース領域１１６の露出部
分を除く全体に酸化シリコン（ＳｉＯ２）の絶縁膜１２
０が表面保護のために形成されている。また、ソース領
域１１２のうち露出部分には、ソース電極１２２が形成
されており、ケ゛−ト領域１１４の露出部分には透明な
ケ゛−ト電極１２４が絶縁層１２６を介して形成されて
いる。この絶縁層１２６は、例えばＳｉＯ２膜から成り
、これによってケ゛−ト領域１１４とダート電極１２４
との間にコンデンサーが形成されている。

基板１１０のうち、チャンネル領域１１２が形成されて
いるｐ一層と反対側には、ドレイン電極１２８が形成さ
れている。

１組のゲート電極１２４には読み出しアドレス回路１３
０が各々接続されており、各セルに対して順に読み出し
用の・ぐルス電圧が同時に印加されるようになっている
。ソース電極１２２は、スイッチング動作をするトラン
ジスタ１４０のドレインに接続されておシ、トランジス
タ４０のソースは、出力端子１３８に接続されている。

トランジスタ４００ケ９−トは、ビデオライン選択回路
１３２に各々接続されている。このビデオライン選択回
路１３２からは、トランジスタ１４０に対して順に選択
１？ルス電圧が出力されるようになっており、これによ
ってトランジスタ１４０が順次駆動される。

出力端子１３８とアースすなわちドレイン電極２８との
間には、負荷抵抗１３４及び電源１３６が接続されてお
り、読み出しアドレス回路１３０及びビデオライン選択
回路１３２の出力する・ぐルス電圧によって選択された
セルのドレイン電流が形成されるとともに、電圧として
出力端子１３８に出力されるようになっている３なお、
駆動回路については、他の実施例において詳述する。

以上のように構成されているセルのうち、半導体による
構成部分が第２図に示されておシ、この図における矢印
ＢＡ力方向エネルギーバンドの概要が第３図（Ａ）に示
されている。また、第２図における矢印ＢＢの方向のエ
ネルギーバンドの概要が第３図（Ｂ）に示されている。

このエネルギーバンドは、価電子帯を示しだもので、ド
レイン電極１２８に対して正の電圧が印加されている状
態を示す。

第３図（Ａ）において、チャンネル領域１１２に形成さ
れているエネルギーバンドの凸部は、主として各領域間
の拡散電位によって生ずる空位層の部分である。この空
位層の頂部Ｐは真のケ゛−トと称される部分である。他
方、第３図（Ｂ）においてチャンネル領域１１６に形成
されているエネルギーバンドの四部は、前記空位層に対
応しており、との凹部の底部Ｑが前記頂部Ｐに対応して
いる。従って、例えば、チャンネル領域１１２に入射し
た光によって生成される電子−正孔対のうち正孔Ｈは、
図の矢印ＨＡの如く移動して頂部Ｐすなわち底部Ｑに達
し、更には、ケゝ−ト領域１１４に移動して蓄積される
。

（９） 第３図（Ａ）　、　（Ｂ）のうち、実線で示されている
エネルギーバンドは、本実施例のものであり、破線で示
されているエネルギーバンドは、チャンネル領域１１２
がｎ一層で形成されている場合のものである。すなわち
、従来のようにｎ一層でチャンネル領域１１２が形成さ
れている場合にくらべて、本実施例では、第３図（Ｂ）
に示すように底部Ｑのポテンシャルが高くなり、このた
めケ８−ト領域１１４間の電位障壁が浅くなっている。

更に付言すれば、ダート領域１１４間における電位障壁
の減少分は、チャンネル領域１１２と基板１１０との境
界に形成されることになる。

次に、本実施例の全体的作用について説明する。

まず、各セルに対して光が入射すると、チャンネル領域
１１２に形成された電位傾斜部分によって形成された電
子−正孔対が分離される。

これらのうち、電子はドレイン電極１２８の方向に移動
し、正孔は第３図（Ａ）　、　（Ｂ）に示したようにケ
゛−ト領域１１４の方向に移動して蓄積され（１０） るＯ 次に、ビデオライン選択回路１３２によってトランジス
タ４０が駆動されると、ソース電極１２２及びドレイン
電極１２８の間に抵抗１３４を介して電源１３６が接続
される。更に、読み出しアドレス回路１３０からケゝ−
ト電極１２４に対してｉＲルス電圧が印加されると、ダ
ート領域が１１４に蓄積されている正孔の量すなわち入
射光の量に対応するドレイン電流が抵抗Ｂ４に流れる。

これによってドレイン電流が電圧に変換され出力端子１
３８に出力されることとなる。

以上のように、情報の読み出しけりゝ−ト領域１１４に
対して必要な電圧を印加することによって行なわれる。

従って、従来のように、ケ゛−ト領域１１４間に形成さ
れているポテンシャルの凹部が深いと、チャンネルのＯ
Ｎ　、ＯＦＦの制御に対してプロセス変動が大きく関与
することとなるが、本実施例においては、凹部が浅く形
成されているので、プロセス変動の影響が低減される。

また、別の観点からすれば、以下のように考えることも
できる。ずなわち、本実施例ではケ゛−ト領域１１４間
の電位障壁の一部が、チャンネル領域１，１２と基板１
１０の間に分割して形成されていると考えることができ
る。従って、プロセス変動の影響も、その一部がチャン
ネル領域１１２と基板１１０との境界部分に分割して担
われることになる。ところが、基板１１０に対するチャ
ンネル領域１１２の形成は、撮像装置をＭｇするすべて
のセルに対して共通に行なわれ、かつ周知の如くエピタ
キシャル成長という十分に改良された手法によって行な
われるため、プロセス変動の影響は、少なくともケゝ−
ト領域１１４に生ずるプロセス変動に対して十分に無視
し得るものである。すなわち、チャンオル領域１１２と
基板１１０との境界部分に分担される電位障壁に対応す
る分だけプロセス変動の影−七が低減されることになる
。

第４図には、本発明による固体撮像装置の改良された他
の実施例が示されている。この図のうち、（ト）は、一
部を切除した平面図であり、■）は、（Ａ）の平面図の
矢印■の方向から見た一部省略した端面図である。更に
、第１図（Ｂ）に対応する端面が第５図に拡大して示さ
れている。

これら第４図（Ａ）及び申）並びに第５図において、シ
リコン（Ｓｔ）などの材料を用いた不純物密度が高いｎ
層層の基板２１０上には、不純物密度の低いｐ一層から
成るチャンネル領域１２が形成されている。

このチャンネル領域２１２を形成するｐ一層の上面には
、不純物密度が高い１層から成るコントロールケ゛−ト
領域２１４が設けられており、このコントロールケ゛−
ト領域２１４の周囲には、不純物密度が高いｎ層から成
るソース領域２１６が設けられている。

これらのコントロールダート領域２１４及びソース領域
２１６は、第４図（４）に示すように、適当な間隔で規
則的かつ２次元的にマ）　ＩＪクス状に配列されており
、一対のコントロールケ゛−ト（１３） 領域２１４及びソース領域２１６によって一画素に対応
するセルが形成されている。

隣接するソース領域２１６間には、不純物密度が高いｐ
＋層から成るフローティングケゝ−ト領域２１８が形成
されている。このフローティングケ゛−ト領域２１８は
、隣接するセルに対して共通に設けられており、図示し
ない適当な電極手段によってソース領域２１６と同電位
ないしは所定の電位に保持される。これによってチャン
ネル領域２１２中に空乏層ないしは電位障壁が形成され
、各セル間のチャンネルの分離が行なわれる。チャンネ
ル領域２１２が形成されているｐ一層の上面にはコント
ロールケ”−）ＩＪ［２１４及びソース領域２１６の露
出部分を除く全体に酸化シリコン（８１０２）膜２２０
が表面保護のために形成されている。ソース領域２１６
のうち露出部分には、ソース電極２２２が形成されてお
り、更に４セルのソース領域２１６の並んでいる方向に
接続されている。この接続の方向は、第４図匹）に示さ
れているように、後述す（１４） るケ゛−ト電極の接続方向と直交する方向である。

次に、コントロールケ゛−ト領域２１４の露出部分には
、ケ゛−ト電極２２４が絶縁層２２６を介して形成され
ている。絶縁層２２６は、例えば５ｊＯ２膜から成り、
前記ソース電極２２２の上に延長して設けられており、
この絶縁層２２６上に沿ってケゞ−ト電極２２４が形成
されている。

すなわち、絶縁層２２６によってコントロールケ゛−ト
領域２１４とケ゛−ト電極２２４との間にコンデンサが
形成されるとともに、ソース電極２２２とケ゛−ト電極
２２４との絶縁が行なわれている。このケゝ−ト電極２
２４の接続の方向と、ソース電極２２２の接続の方向と
は直交しており、これによっていずれかのセルに蓄積さ
れている情報の読み出しが可能となる。すなわち、複数
のソース電極２２２の任意の１つを選択し、複数のケ゛
−１−電極２２４の任意の１つを選択すれば、両電極の
交わる位置のセルが選択される。

基板２１０のうち、チャンネル領域２１２が形成されて
いるｐ一層と反対側には、ドレイン電極２２８が形成さ
れている。

次に、上述した構造を有する固体撮像装置の電気的な等
節回路と、各電極間の接続について説明する。

第６図には、電気回路と外部装置との接続が示されてい
る。また、外部装置との接続の一部は、第５図にも示さ
れている。これらの図において、画素単位に該当するセ
ルｐｃは、第４図（Ａ）において示したように、二次元
的にマ）ＩＪクス状に複数個配列されている。（第６図
参照）。

複数のダート電極２２４には、読み出しアドレス回路２
３０が各々接続されており、順に読み出し用のパルス電
圧が印加されるようになっている。他方、複数のソース
電極２２２は、スイッチング動作をするトランジスタ２
４０のドレインに各々接続されている。この複数のトラ
ンジスタ２４０のソースは、出力端子２３８に各々接続
されており、更にケ８−トは、ビデオライン選択回路２
３２に各々接続されている。このビデオライン選択回路
２３２からは、トランジスタ２４０に対して順に選択ノ
９ルス電圧が出力されるようになっており、これによっ
てトランジスタ２４０が順次胎動される。

トランジスタ２４０は、例えば通常は「ＯＦＦ」の状態
にあるＳＩＴによって構成されており、読み出しアドレ
ス回路２３０及びビデオライン選択回路２３２は、例え
ばシフトレジスタによって構成されている。

また、出力端子２３８とアースすなわちドレイン電極２
２８との間には、負荷抵抗２３４及び電源２３６が接続
されており、これによって読み出し時のドレイン電流が
形成され、更にはドレイン電流が電圧に変換されるよう
になっている。

なお、第６図におい、て、一点鎖線で示しだ領域ＩＭが
第４図（Ａ）等に示されている構造の部分に該当する。

次に、上記実施例の全体動作について説明する。

まず、各セルに対して光が入射すると、コン（１７） トロールダート領域２１４からチャンネル領域２１２に
わたって形成されている電位傾斜部分に電子−正孔対が
生成される。詳述すると、入射光は、コントロールケ−
ト領域２１４を主として通過してチャンネル領域２１２
にまで達し電子−正孔対が生成される。生成された電子
−正孔対のうち、電子は、ドレイン電極２２８の方向に
移動し、正孔はコントロールケ−ト領域２１４の方向に
移動し、蓄積される。この正孔の蓄積は、コントロール
ケート領域２１４とケ８−ト電極２２４との間にコンデ
ンサが形成されていることによる。

以上の動作によって画像情報が各セルに蓄積される。次
に、ビデオライン選択回路２３２によって、複数あるソ
ース電極２２２のうちの１つに接続されているトランジ
スタ２４０に選択ノクルス電圧が印加される。これによ
って該当するトランジスタ２４０が駆動され、第６図に
示されているセルｐｃのうち、該当する列方向に配置さ
れている複数のセルＰＣのソースｉｌＥ＆２２２（１８
） 及びドレイン電極２２８が抵抗２３４を介して電源２３
６に接続される。これによって、ドレイン電流の流れる
準備が終了する。なお、この状態では、各セルＰＣが非
導通の状態となるように、例えば電源２３６の電圧等が
調整されている。

以上の動作によって画像情報を読み出す対象と々るビデ
オラインが選択される。次に、誘１み出しアドレス回路
２３０によって複数あるケ゛−ト電極２２４に対し順に
ノヤルス電圧が印加される。

これによって、選択されたビデオライン上に位置するセ
ルＰＣが順に次々と導通し、コントロールケ９−ト領域
２１４に蓄積されだ正孔の量すなわち入射光量に対応す
るドレイン電流が抵抗２３４に流れ、更には抵抗２３４
によって電圧に変換されて出力端子２３８から出力され
る。

以上の動作によって、入射光に対応する画像番 情報は、出力端子２３Ｂの電圧変化して良好に出力され
ることとなる。

以上の実施例においては、ソース領域２１６によってコ
ントロール領域２１４が囲捷れているが、必ずしもこの
ような構成とする必要はなく、コントロールケ８−ト領
域２１４の外周の一部にソース領域２１６を設けるよう
にしてもよく、更には複数のソース領域２１６を設け、
これらをソース電極２２２によって接続するようにして
もよい。

更に、上記実施例においては、フローティングゲート領
域２１８にも光が入射することによって正孔が蓄積され
、セルｐｃ間の分離が良好に行なわれないという不都合
が生ずる。

このような不都合を解消する更に他の実施例について説
明する。第７図（Ａ）　、　（Ｂ）には、本発明の更に
他の実施例が示されており、第７図（Ａ）は第４図（Ａ
）に対応する平面図であり、第７図（Ｂ）は第４図（Ｂ
）に対応する端部口であって、第７図（Ａ）の矢印■か
ら見た図である。なお、この第７図（Ａ）　、　（Ｂ）
において、第４図ないし第６図と同様の構成部分につい
ては、同様の符号を用いることとし、説明を省略する。

この第７図（Ａ）　、　（１３）に示されている実施例
では、ソース領域２４６はコントロールグ゛−）領域２
１４の周囲ではなく、−側面にのみ設けられている。更
に、ソース領域２４６は、フローティングゲ−ト領域２
１８に接近して設けられている。すなわち、ソース領域
２４６と７０−チイングケ８−ト領域２１８との距離を
ＷＡ、ソース領域２４６とコントロールグー）領域２ｉ
＋との距離をＷＢとすると、ＷＡ＜ＷＢの関係になる。

このようにするとコントロールケゝ−ト領域２１４側に
形成される電位障壁ないしは拡散電位よりもフローテイ
ングケ゛−ト領域２１８側に形成される電位障壁の方が
高くなるため、セルＰＣ間の分離が良好となる。

更に本実施例においては、ソース領域２４６及びフロー
テイングケ９−ト領域２１８上に絶縁膜２４２を介して
アルミニウムのしや光膜２４４が形成されている。この
ため、フローティングゲート領域２１８の部分には光が
侵入せず、７０−テインググート領域２１８に対する正
孔の（２１） 蓄積が行なわれない。このため、セルｐｃ間の分離が良
好となる。

このようがセル間の分離の向上は、その他にフローティ
ングゲート領域２１８をコントロルグート領域２１４よ
りもチャンネル領域２１２に対して深く形成することに
よっても達成でき、また、フローティンスケ９−ト領域
２１８の不純物密度をコントロールケ゛−ト領域２１４
よりも高くすることによっても達成できる。

以上のいずれかの手段あるいは複数の手段の組合せによ
って、セルＰＣ間の分離全良好に行うことができ、単位
面積当りに配列されるセルＰＣの集積度を著しく向上さ
せることができる。

第８図には、本発明の更に他の実施例が示されている。

この実施例は、第１図に示しだ実施例に対応するもので
あるが、第４図又は第７図に示した実施例についても同
様である。力お、上記第１図に示した部分と同様の構成
部分については、同一の符号を用いることとし、説明を
省略する。

（２２） この実施例においては、チャンネル領域が２つの層によ
って形成されている。すなわち、ケゝ−ト領域１１４に
接する部分にはｐ＋層から成るチャンネル領域１１２Ａ
が形成されており、このチャンネル領域１１２Ａと基板
１１０との間に、ｎ一層から成る他のチャンネル領域１
１２Ｂが形成されている。このような構成においても上
述したようにプロセス変動の影響を低減化することがで
きる。

なお、ソースとドレインは上記実施例と逆に対応させて
も、同様の作用を奏することができる。ビデオラインの
選択あるいは読、み出し用のパルス電圧の印加について
も同様であって、上記実施例と逆にしてもよい。

捷だ、駆動用のトランジスタ１４０．２４０は通常のト
ランジスタを使用してもよく、このトランジスタ１４０
，２４０及び帖ｆみ出しアドレス回路１３０，２３０、
ビデオライン選択回路１３２，２３２を撮像装置と一体
化して集積回路として構成するようにしてもよい。材料
としては、主としてシリコンを用いたが、本発明は何ら
これに限定されるものではなく、ダルマニウム、ｍ−ｖ
族化合物半導体等を用いることもできる。

更にカラーの画像情報を得るためには、セルｐｃのマト
リクスを、例えば赤（６）、緑（Ｇ）、青（Ｂ）、に対
応して構成し、入射光を色フィルタにかけることによっ
てＲ，Ｇ、Ｈの光を分離して各セルＰＣに入射させるよ
うにすればよい。

また、ケゝ−ト領域がｎ＋層で形成されている場合には
、チャンネル領域はｎ一層で形成すればよい。

なお、チャンネル領域のｐ一層の不純物密度は例えば１
０１２ないし１０１５ｃｍ−３であって、１０１３ない
し１０　鋸　が好ましい。

以上説明したように、本発明によれば、チャンネル領域
が形成される層をケゝ−ト領域が形成される層と同型の
半導体であって、かつ、ダート領域よりも不純物密度が
低い層によって形成することとしたので、プロセス変動
に対シテ十分なる許容度を有し、更にはセルの集積度の
向上を図ることができるというすぐれた効果を奏する。

【図面の簡単な説明】

第１図は本発明による固体撮像装置を構成する単位セル
を示す断面図、第２図は第１図に示されている構成部分
のうち半導体層の部分を示す斜視図、第３図（Ａ）　、
　（Ｂ）はエネルギーバンドの状態の概要を示す説明図
、第４図（Ａ）は本発明の他の実施例を示す一部破断し
た平面図、第４図（Ｂ）は蕗４図（Ａ）の矢印■から見
た端面図、第５図は第４図（Ｂ）の一部を拡大して示す
端面図、第６図は電気回路の構成を示す回路図、第７図
（Ａ）はけ本発明の他の実施例を示す平面図、第７図（
８）は第７図（Ａ）の矢印■から見た端面図、第８図は
本発明の更に他の実施例を示す断面図である。 主要部分の符号の説明 １１２．２１２．１１２ＡＳ１１２Ｂ ・・・チャンネル領域 １１４．２１４・・ダート領域 １２４．２２４・・・ダート電極 （２５） Ｈ・・−正孔 Ｐ　Ｃ・・・　セ　ル 翳負圭層人　　６５Ｘ　　潤− 特許出願人　富士写真フィルム株式会社（２６）

Claims (1)

【特許請求の範囲】
1. ケゝ−ト電極にコンデンサが形成されているＳＩＴによ
   って構成されたセルが複数個配列され、各セルに入射す
   る光量に対応するキャリアがチャンネル領域に接するケ
   ゝ−ト領域に蓄積されることによってドレイン電流が変
   化する固体撮像装置において、前記ケゝ−ト領域と同型
   の半導体であって、かつ、ダート領域が形成されている
   半導体層の不純物密度よりも低い不純物密度を有する半
   導体層が前記ダート領域に接して設けられていることを
   特徴とする固体撮像装置。