JPS59110290A

JPS59110290A - デイスク再生装置

Info

Publication number: JPS59110290A
Application number: JP57219502A
Authority: JP
Inventors: Yuji Hayakawa; 裕二早川; Toru Kusuda; 楠田　透
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 1982-12-15
Filing date: 1982-12-15
Publication date: 1984-06-26
Also published as: JPS6341277B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は光学式ビデオディスクプレーヤ等のディスク再
生装置に関し、更に詳細には、トラックのギャップ又は
サーチ等の後に於けるモータ制御を迅速に正常にするこ
とが可能なディスク再生装置に関する。

従来技術通常のビデオディスクには全トラック区間に複合ビデオ
信号が連続的に記録されているので、全期間で垂直同期
信号又はフレーム同期信号及び水平同期信号を得ること
が出来る。従って、全期間に渡って同期信号でディスク
モータを制御することが可能になる。ところが、業務用
等のディスクに於いては連続的に記録せず、情報ブロッ
ク相互間にギャップを設ける場合がある。このようにギ
ヤツプを有する場合には、再生出力から同期信号を検出
することが不可能になる。従って、第１の情報ブロック
の再生に継続させて第２の情報ブロックの再生を行うと
、ギャップ区間で同期が外れ、第２の情報ブロックの再
生開始を円滑且つ迅速に行うことが困難になる。

一方、ディスクから得られる同期信号を利用せずにディ
スクモータの回転速度検出に基づいてディスクモータを
定速制御することが考えられる。

しかし、外部の同期信号とディスクから得られる同期信
号とを同期させて再生出力を得ることが不可能になる。

従って、ディスクから得られる同期信号を利用してディ
スクモータを制御することが望ましい。

また、ピックアップを高速でディスクの半径方向に送っ
て所望番地をサーチする場合には水平同期信号を検出す
ることが不可能になり、ディスクモータの制御を検出可
能なフレーム同期信号又は垂直同期信号に基づいて行わ
なければならなかった。ところが、ピックアップが早送
りされる区間にギャップがあれば、フレーム同期信号又
は垂直同期信号を検出することが不可能になって同期が
外れるために、サーチ終了後に再び同期をかけ直す必要
があった。

発明の目的そこで、本発明の目的はギャップ又は何んらかの理由で
同期信号の検出が不可能な期間が生じても、この期間の
後に正常再生を迅速且つ安定的に開始することが出来る
ディスク再生装置を提供することにある。

発明の構成上記目的を達成するための本発明は、同期信号と情報信
号とから成る複合信号が記録されているディスクを回転
するためのディスク駆動モータと、前記ディスクから前
記複合信号を検出するためのピックアップと、前記ピッ
クアップと前記ディスクとの間に前記ディスクの半径方
向の相対的送りを与えるための送り装置と、前記ピック
アップの出力に基づいて前記同期信号を検出する同期信
号検出回路と、前記同期信号検出回路で検出された前記
同期信号と同期信号用基準信号との位相差に対応した出
力電圧を発生する同期信号用位相比較回路と、前記モー
タの回転に対応した速度検出信号を周波数信号の形式で
発生するモータ回転速度検出器と、前記回転速度検出器
から得られる前記速度検出信号を前記同期信号検出回路
から得られる前記同期信号に実質的に同期させるように
補正した補正速度検出信号を形成する補正速度検出信号
形成回路と、前記同期信号用基準信号に同期している速
度検出信号用基準信号と前記補正速度検出信号形成回路
から得られる前記補正速度検出信号との位相差に対応し
た出力電圧を発生する速度検出信号用位相比較回路と、
前記同期信号検出回路から前記同期信号を得ることが可
能な期間又は前記同期信号を得ることが不可能になる恐
れのない期間には前記同期信号用位相比較回路の出力を
選択し、前記同期信号を得ることが不可能な期間又は不
可能になる恐れのある期間には前記速度検出信号用位相
比較回路の出力を選択するスイッチ回路と、前記スイッ
チ回路で前記同期信号用位相比較回路の出力が選択され
た時には該出力に基づいて前記同期信号と前記同期信号
用基準信号との位相差を零にするように前記モータを駆
動し、前記スイッチ回路で前記速度検出用位相比較回路
の出力が選択された時には該出力に基づいて前記補正速
度検出信号と前記速度検出信号用基準信号との位相差を
零にするように前記モータを駆動するモータ駆動回路と
を具備したディスク再生装置に係わるものである。

発明の効果上記本発明によれば、同期信号に実質的に同期した補正
速度検出信号を形成する回路を設け、同期信号を得るこ
とが不可能な期間又は不可能になる恐れのある期間に補
正速度検出信号に基づいてディスクモータを制御するの
で、同期信号の欠落に無関係に実質的に同期駆動を継続
することが可能になり、ギャップ後又はサーチ後等に於
いて円滑且つ迅速な再生の開始が可能になる。

実施例次に図面を参照して本発明の実施例に係わる光学式ディ
スク再生装置について述べる。本発明の実施例に係わる
ディスク再生装置を示す第１図に於いて、（１）は光学
式再生用ビデオディスクであり、ビデオ信号と同期信号
とから成る複合ビデオ信号が光学ピットの形式で渦巻状
トラック形態に記録されたものであり、且つ第４図で斜
線を付して説明的に示す如く、第１、第２、及び第３の
情報ブロックｆａｔ　ｆｂ）ｔｅｌがギャップＧ１、Ｇ
２を有して不連続に記録されたものである。尚このディ
スク（１）にはトラック１周で１フレームのビデオ信号
が記録されているので、１８０度間隔、で垂直同期信号
が記録され、且つフレーム同期゛信号Ｆがディスク（１
）の半径方向に伸びる１直線上に配列されるように垂直
帰線消去期間に記録され、且つ各情報ブロックｆａｔ　
ｆｂｌ　ｔｅｌの始まりに始端信号ＢＯＴが記録され、
各情報ブロックｔａｌ　ｆｂ）　（Ｃ１の終りに終端信
号ＥＯＴが記録されている。

第１図で（２）はディスク駆動モータであり、この実施
例ではディスクを定速駆動するものである。

（３）はディスク（１）に光ビームを投射し、ピットに
対応した反射光を光電変換器で検出して複合ビデオ信号
を読み取るための光学式ピックアップである。

（４）は半径方向の送り装置であり、ピックアップ（３
）をディスク（１）の半径方向に送るように構成されて
いる。尚、正常送りの場合にはピックアップ（３）を低
速で送り、サーチ等の早送りの場合には高速で送るよう
に構成されている。（５）はピックアップ（３）に結合
された信号処理回路であり、増幅器、復調回路等を含ん
でピットによってＦＭ記録されていた複合ビデオ信号を
例えばＮＴＳＣ方式のビデオ信号にするものであり、ラ
イン（６）に再生出方を送出する回路である。

（７）は信号処理回路（５）に結合されたフレーム同期
信号検出回路であり、ディスク＋１１の１回転に１パル
スの割合で垂直帰線消去期間に記録されているフレーム
同期信号Ｆを複合ビデオ信号から分離して検出する回路
である。（８）は水平同期信号検出回路であり、信号処
理回路（５）から得られる複合ビデオ信号から水平同期
信号を分離して検出する回路である。

（９）はフレーム同期信゛号用位相比較回路であって、
フレーム同期信号検出回路（７）から得られるフレーム
同期信号とフレーム同期信号用基準信号回路００）から
得られるフレーム同期信号用基準信号との位相差に対応
した出力電圧を発生する回路である。

従って、この比較回路（９）は位相−電圧変換器と呼ぶ
ことも可能である。尚、フレーム同期信号用基準信号は
３０　Ｈｚの信号であり、フレーム同期信号も正常時に
は３０Ｈｚ　である。

Ｑｌ＋は水平同期信号用位相比較回路であり、水平同期
信号検出回路（８）から得られる例えば１５７３４Ｈｚ
の水平同期信号と水平同期信号用基準信号回路α２から
得られる１５７３４Ｈｚの水平同期信号用基準信号との
位相差に対応した出力電圧を発生する回路である。従っ
て、この位相比較回路０１）を位相−電圧変換器と呼ぶ
ことも可能である。

（１３）はモータ回転速度検出器であって、例えばモー
タ（２１に結合した歯車形の回転円板（１４Ｊと磁気ピ
ックアップ（１つとを含み、モータ（２）の回転速度に
応じた速度検出信号を周波数信号の形式で発生するもの
である。尚図示は省略されているがピックアップ（１５
）には波形整形回路が結合されており、モータ（２）の
１回転で６０パルスを発生するように構成されている。

即ち、１８００Ｈｚの周波数信号を発生するように形成
されている。

（１６）は補正速度検出信号形成回路であって、速度検
出器０３）から得られる速度検出信号をフレーム同期信
号検出回路（７）から得られる正常時のフレーム同期信
号に実質的に同期するように補正した補正速度検出信号
を形成する回路である。

０７１はフレームロック検出回路であり、フレーム同期
信号検出回路（７）から得られるフレーム同期信号と基
準信号との周波数比較に基づいてフレーム同期信号が３
０Ｈｚの周波数で得られる同期状態即ちフレームロック
状態になったことを検出する。尚フレーム同期信号によ
る制御がロックされて（・る状態でのフレーム同期信号
に基づいて速度検出信号を補正するために、フレーム同
期信号検出回路（７）の出力ラインとフレームロック検
出回路（Ｉｎの出力ラインとが補正速度検出信号形成回
路（１６）に接続されている。

０９は速度検出信号用位相比較回路であり、補正速度検
出信号形成回路（１６）から得られる補正速度検出信号
と速度検出信号用基準信号回路（２０）から得られる１
８００Ｈｚの速度検出信号用基準信号との位相差に対応
した出力電圧を発生するものである。

従って、この位相比較回路０１を位相−電圧変換回路と
呼ぶことも出来る。

（２１）はモータ駆動回路であり、位相比較回路（９）
旧）（１９）から得られる出力電圧と基準電圧とを比較
して出力する差動増幅器及びモータ駆動増幅器等を合ん
で、フレーム同期信号とフレーム同期信号用基準信号と
の位相差を零にするようにモータ（２）を駆動するか、
又は水平同期信号と水平同期信号用基準信号との位相差
を零にするようにモータ（２）を駆動するか、又は補正
速度検出信号と速度検出信号用基準信号との位相差を零
にするようにモータ（２）を駆動する回路である。

（２２）はスイッチ回路であって、３つの位相比較回路
（９１（１１１０９１の出力を選択してモータ駆動回路
０１）に送るものであり、フレーム同期信号用位相比較
回路（９）の出力と速度検出用位相比較回路（１０）の
出力とのいずれかを選択する第１のスイッチ回路２３＋
と、この第１のスイッチ回路（２３）で選択した出力と
水平同期信号用位相比較回路（１１）の出力とのいずれ
かを選択する第２のスイッチ回路（２４＋とを含む。第
１のスイッチ回路（２３）は再生を開始してフレームロ
ックが検出され且つ水平ロックが完了するまでの一定微
小時間が経過するまではフレーム信号用位相比較回路（
９）の出力を伝送する接点ａを有し、且つ再生を開始し
てフレームロックが検出されてから一定時間経過した後
には速度検出信号用位相比較回路０９の出力を伝送する
接点すを有する。そして、この制御を行うために、フレ
ームロック検出回路Ｑ７１の出力ラインに遅延回路（２
５１を介して保持回路（２６１が接続され、保持回路０
６）の出力が高レベルの時にスイッチ回路（２３１の接
点すがオンになり、低レベルの時に接点ａがオンになる
ように構成されている。

尚遅延回路ｆ２！ｉｌはフレームロック検出から水平同
期信号のロック状態が成立するまでの極めて短い遅延を
与える回路である。また保持回路（２６１はフリップフ
ロップから成り、再生開始でリセットされて低レベル出
力となり、スイッチ回路内）の接点ａをオンになし、遅
延回路（２９から得られる遅延フレームロック信号でセ
ットされて接点すをオンになすように構成されている。

第２のスイッチ回路（２１）は水平同期信号でモータ制
御を行う期間のみ接点すがオンになり、その他の期間は
接点ａがオンになる。このような動作をなすために、フ
レーム同期信号検出回路ｏｎの、出力ラインに微小遅延
時間を与える遅延回路ＱＢが設けられ、フレームロック
検出信号が僅かな遅延を有してＯＲゲート（２８）を介
してフリップフロップ（２９１のセット端子に供給され
、フリップフロップ（２９１のＱ出力が高レベルの時に
第２のスイッチ回路（２４＋の接点すがオンになるよう
に構成されている。従って、再生を開始してフレームロ
ック検出信号が発生すると、微小時間後に水平同期信号
用位相比較器（ｌ］）がモータ駆動回路０１）に接続さ
れる。フリップフロップ１２９）のリセット端子にはＯ
Ｒゲー）　ｆ３ｎｌを介してギャップ検出回路（３１）
とサーチ指令回路倣とが接続されている。ギャップ検出
回路Ｃ３１）は第４図に示すディスク１１１のギャップ
Ｇ１又はＧ２の始まり及び終りを、情報ブロック又は終
端信号ＥＯＴと始端信号ＢＯＴとに基づいて検出するも
のである。即ち垂直帰線消去期間にデジタル形式で記録
されている終端信号及び始端信号を検出し、ライン０３
１に情報終端信号を送出し、ラインｅ１４＋に情報始端
信号を送出するものである。サーチ指令回路＋３２１は
サーチ開始信号をラインＣ３５１に送出し、サーチ終了
信号をライン（ト）に送出するものである。従って、正
常再生でギャップが検出された時、又はサーチ指令信号
が発生して高速送り状態となると７リツプフロツプ（２
９）はリセットされて第２のスイッチ回路（２４）の接
点ａがオンになる。そして、ギャップの終了が情報始端
信号に基づいて検出された時又はサーチ終了信号が発生
すると、フリップフロップ（至）がリセットされ、第２
のスイッチ回路０４１の接点すがオンになる。尚フリッ
プフロップ（２１には再生開始にリセット信号が与えら
れる。

次に、補正速度検出信号形成回路（１印を第２図及び第
６図を参照して説明する。第２図の速度検出器（順は第
６図（４）に示すデユティ比５０％の矩形波出力をモー
タ（２）の速度に応じて発生する。第６図ではモータ（
２）の駆動開始時の状態を示しているので、初期には一
定の周期で速度検出信号が発生していないが、モータ（
２１が所定回転速度になると、モータ１回転で６０パル
スを発生する。即ち、モータ（２）は１８００ｒｐｍ　
で回転されるので、１８００Ｈｚ（５５５，５μ（８）
周期）の速度検出周波数信号が発生する。速度検出信号
は波形整形回路’（３６ａ）で第６図（Ｂ）に示すパル
ス幅の一定の周波数信号に波形整形される。

（３ηはパルス発生回路であり、クロックパルスを作る
ためにサブキャリアの３　、５８　ＭＨｚのパルスを送
出する回路である。Ｃ８１は１／８　分周器であり、パ
ルス発生回路ｅ’ｎの３．５８ＭＨｚ　　を１／８に分
周して４４７．５　ｋＨｚのクロックパルスを得るもの
である。Ｃ３％は速度検出信号とフレーム同期信号との
位相差を記憶するための８ビツトカウンタである。

このカウンタＣ３９１をフレーム同期信号、フレームロ
ック検出信号、速度検出信号、クロックパルスに基づい
て制御するために、遅延回路（４Ｇ、フリップフロップ
（４１０４２１，Ａ　Ｎ　Ｄゲート（４ｙ１　インヒビ
ットＡＮＤゲー）　（４４）　（４５１（４６）が設け
られている。

再生を開始すると、ディスクが回転し、フレーム同期信
号検出回路（７）から第６図（ト）に示すフレーム同期
信号が１回転１パルスの割合で発生する。

しかし、フレーム同期信号検出回路（７１に結合されれ
たＡＮＤゲート（４階は起動時に阻止（オフ）状態であ
るので、次段のフリップフロップ＋４２）はセクトされ
ない。ＡＮＤゲート（４階のもう一方の入力はフリップ
フロップ（４１）と遅延回路（４１とを介してフレーム
ロック検出回路Ｃｌ７１に結合されているので、第６図
０で点線で示す如りｔＢ時点でフレームロック検出信号
が発生し、これがＴｏの遅延を有してｉｌ１時点でフリ
ップフロップ（４０にセット信号として入力し、このフ
リップフロップ（４１）のＱ出力が高レベルになるまで
はフレーム信号はＡＮＤゲー）　（４３１から出力され
ない。ｔｌ１時点で遅延フレームロック信号が発生し、
フリップフロップ（４υがセットされると、ｔ１２時点
で発生する第６図ミツのフレーム信号はＡＮＤゲー）　
（４３１を通過し、フリップフロップ（４りをセットす
る。従って、フリップフロップ（４２）のＱ出力はフレ
ーム同期信号が発生するｔｌＺ時点で低レベルから高レ
ベルになり、インヒビットＡＮＤゲート（４４）（４５
）　（４６）は禁止状態となる。

カウンタ岐のクロック入力端子ＣＫは分周器（へ）にゲ
ート（４５１を介して接続され、カウンタＣ３９１のセ
ット端子Ｓはゲー）　（４４）を介して波形整形回路（
３６ａ）に接続され、カウンタＣ（９）のリセット端子
Ｒはゲー）　（４６）を介して波形整形回路（３６ａ）
に接続され、セット端子Ｓが低レベルの時にクロックパ
ルスの入力が可能になり、リセット端子Ｒが高レベルの
時にリセットされるように構成されている。第２図の回
路に於いて、フレームロック信号が１８時点で発生し、
制御系が安定したｉｌ１時点で遅延フレームロック信号
が発生した後の最初のフレーム同期信号でフリップフロ
ップ（４２１がセットされるｔ１２時点以前ではインヒ
ビツ）ＡＮＤグー）　（４４１（４５）　（４６）が信
号伝送状態にあるので、８ビツトカウンタ（３旧ま第６
図（Ｂ）の波形整形信号の高レベルによってリセットさ
れ、次の低レベル期間に分周器０８１のクロックパルス
を読み込み、第６図（０に説明的に示すような計数を繰
返す。従ってｔｌＺ時点でフレーム同期信号が発生する
直前のｔ９〜ｔｔｏ時点に於いても、第６図（Ｂｌの波
形整形信号が高レベルになるので、インヒビットＡＮＤ
ゲート（４６）の出力でメモリ用カウンタＣ３９＋がリ
セットされる。そして、波形整形出力がｔｌＯ時点で低
レベルになると、力、ウンタ（軒がインヒビットＡＮＤ
ゲート（４ａの低レベル出力でセット状態に制御され、
分周器（３８）のクロックパルスの計数を開始する。し
かる後、ｔｌＺ時点でフレーム同期信号が第６図（ト）
に示す如く発生すると、フリップフロップ（４２１がセ
ットされ、このＱ出力が高レベルになる。従って、イン
ヒビットＡＮＤゲー）　（４４）　（４５１（４６１は
禁止状態となり、メモリ用カウンタ（３９１のカウント
動作が停止する。これにより、ｔｌＯ”−ｔ１２の期間
１人のクロックパルス数がカウンタ（３９）に記憶され
る。

（４ηは８ビツトのアップ・ダウンカウンタであって、
そのプリセット端子がメモリ用カウンタＣ（！１１に接
続され、そのダウン入力端子（４８１が分周器關の出力
に結合され、そのロード端子ｉ、ｌ！’１１が波形整形
回路０６ａ）の出力に結合されている。ロード端子１４
！＋１は第６図（Ｂ）に示す波形整形回［：Ｗ＋）の出
力の高レベルに応答してメモリ用カウンタ（３７１の記
憶カウント値ＮＡをアップダウンカウンタ（４ηにプリ
セットさせる機能を有する。従って、第６図のｔ１３〜
ｔ１４期間にアップ・ダウンカウンタ（４７１にメモリ
用カウンタ（３！４）のカウント値Ｎ人が書き込まれる
。ロード端子（４９）の信号が低レベルになると、ダウ
ンカウント状態となり、アップ・ダウンカウンタ（４ｎ
はプリセットされたＩカウント値ＮＡを順次に減少させ
るように分周器ｃ３８）のクロックパルスを取り込む。

これにより、アップ・ダウンカウント（４′Ｏのカウン
ト値は波形整形パルスの立下り時点ｔ１４から時間Ｔ、
だけ経過した時点ｔ１５で零カウントとなり、ボロー出
力が第６回灯）に示すように得られる。即ち、零カウン
ト時にクロック幅の１／２　の出力パルスが得られる。

このような動作は波形整形パルスが発生する毎に得られ
る。第６図（（））に示す補正速度検出信号は、第６図
（Ｂｌの波形整形された速度検出信号の位相をＴＡだけ
シフトしたものであり、結局、１１２時点のフレーム同
期信号を基準にして周期Ｔで発生する１８００Ｈｚの周
波数信号である。

第１図に於ける３つの位相比較回路（９１Ｑｌｌ　（１
９）はいずれもサンプル・ホールド型の位相比較回路で
あり、いずれも第３図に原理的に示すように構成されて
いる。即ち基準信号を微分する微分回路ＤＦ１と、微分
パルスでオンするトランジスタＱ１と、定電流？Ｊｉｍ
　Ｉと、定電流源■から供給される電流で充電されて傾
斜電圧を発生し、トランジスタＱ１のオンで放電するコ
ンデンサＣ１、サンプリングスイッチＳＷがオンの期間
に於けるコンデンサＣ１の電圧をホールドするコンデン
サＣ２と、検出したフレーム同期信号又は水平同期信号
又は補正速度検出信号を微分してサンプリングスイッチ
ＳＷをオンにする微分回路ＤＦ２と、コンデンサＣ２の
電圧を出力する電界効果トランジスタＦＥＴとを含み、
基準信号と検出された周波数信号との位相差に対応した
直流電圧を出力する。

第５図（Ａ＋はフレーム同期信号用基準信号回路Ｏｏ）
から供給する基準信号を示し、第５図（Ｂ１は水平同期
信号用基準信号回路（１２１から供給する基準信号を示
し、第５図（Ｃ）は速度検出信号用基準信号回路（２０
）から供給する基準信号を示す。第１図から明らかなよ
うに、３つの基準信号回路００）θ２１　（２０＋は、
共通のクロック信号発生回路（１８Ｉに結合され、第５
図に示す如く（４）のフレーム同期信号用基準信号の立
上り時点ｔ１及びｔ２に（Ｂ）の水平同期信号用基準信
号の立上り時点及び（Ｃ）の速度検出信号用基準信号の
立上り時点が一致するように各基準信号が同期をとって
発生する。

正常再生動作第１図の装置でプレイスイッチを操作すると、ピックア
ップ（３）はディスク（１）の最内周トラックに位誼し
て信号の読み取りを開始し、一定速度でディスク半径方
向に送られる。尚この時第１のスイッチ回路（２３）の
接点ａがオン、第２のスイッチ回路（２１）の接点すが
オンになっている。これにより、フレーム同期信号によ
る制御ループが形成され、ディスク（１１から検出され
たフレーム同期信号が基準信号回路（１０）の信号と同
相になるようにモータ（２）が制御される。フレーム同
期信号がその基準信号と同相になると、位相比較回路（
９）と同様に構成されているフレームロック検出回路ｏ
ｎからロック検出信号が発生し、微小遅延時間後に第２
のスイッチ回路（２２１の接点すがオンになり、水平同
期信号による制御ループが形成され、ディスクモータ（
２）はディスク（１）から検出された水平同期信号がそ
の基準信号と一致するように制御される。そして、この
制御状態に基づいてライン（６）から正常再生出力が得
られる。一方、フレームロック検出信号は補正速度検出
信号形成回路（１６１に供給されるので、これに基づい
て補正速度検出信号が得られる。また、このロック検出
信号は第１のスイッチ回路（２３）の接点すをオンにす
る。これにより、何時でも補正速度検出信号による制御
が可能な待機状態となる。

正常再生を継続してディスク＋１１のギャップに至ると
、その直前で情報終端信号ＥＯＴがギャップ検出回路０
１）で検出され、第２のスイッチ回路（２４）の接点ａ
がオンになり、補正速度検出信号による制御ループが形
成される。このように制御ループの切換が行われても、
補正速度検出信号がフレーム同期信号に実質的に同期し
ているので、制御の乱れは生じない。ギャップが通過し
て次の情報ブロックの始端に至ると、始端信号ＢＯＴが
ギャップ検出回路０１）で検出され一一第２のスイッチ
回路（２４＋の接点すがオンになり、再び水平同期信号
による制御ループとなる。この時、フレーム同期信号に
同期した補正速度検出信号による制御から水平同期信号
による制御へ切換られるので、制御の乱れは殆んど発生
せず、迅速且つ安定的な切換が行われる。

サーチ動作前述の如く正常再生を行っている時に、サーチ指令回路
（３２からサーチ開始信号が発生すると、第２のスイッ
チ回路（２４１の接点すがオンになり、補正速度検出信
号による制御ループが形成される。また、送り装置（４
）によりピックアップ（３）が高速で送られる。そして
、目標アドレス近くなると低速送りになり、アドレス信
号検出回路（図示せず）に基づいて目標アドレスに至っ
たことが検出され、サーチ指令回路（３ｚからサーチ終
了信号が発生し、第２のスイッチ回路（２４＋の接点す
がオンになり、水平同期信号による制御ループが形成さ
れる。上述から明らかなようにサーチ期間中に水平同期
信号が得られなくとも、補正速度検出信号が発生してい
るのでモータの制御を継続することが出来る。

そして、サーチ終了後に於いては、フレーム同期信号に
実質的に同期し且つフレーム同期信号よりも周波数が高
い補正速度検出信号による制御から水平同期信号による
制御に切換えられるので、制御の乱れのない状態で迅速
に切換えを行うことが出来る。尚、サーチ期間中にフレ
ーム同期信号を検出してモータを制御する方式があるが
、サーチ期間中にギャップがあるとフレーム同期信号が
不可能になり、制御の乱れが生じる。また、フレーム同
期信号の制御から水平同期信号の制御への切換えを迅速
に行うことが困難である。これに対して、本方式によれ
ば、上述の如き問題が生じない。

変形例本発明は上述の実施例に限定されるものでなく、例えば
次の変形例を含むものである。

１１）正常再生を行う場合に、フレーム同期信号による
制御、補正速度検出信号による制御、水平同期信号によ
る制御の順番に制御ループを切換えても、よい。

（２）　　フレーム同期信号による制御で再生をなし、
ギャップ又はサーチ期間を補正速度検出信号で制御する
ようにしてもよい。

（３）　　フレーム同期信号の代りに垂直同期信号を使
用して制御を行ってもよい。

（４）第１図の第１のスイッチ回路名）を第２図のフリ
ップフロップ（４１１の出力で制御してもよい。

（５１位相比較回路（９）　（１１１（１９１の基準信
号をテレビ信号の同期信号を分離して形成してもよい。

（６）サーチ指令回路ｔ３２１等をマイクロプロセッサ
で構成してもよい、（７）　　ギャップ検出回路Ｃ３１）を再生出力が数Ｈ
（水平走査期間）ないことに基づいてギャップを検出す
る回路としてもよい。

（８）第７図に示す如く、第１及び第２のディスク再生
装置ｅｉｌ）　５２＋を共通の基準信号回路６０１から
得られる基準信号で制御するようにしてもよい。即ち、
第１図の基準信号回路Ｑ０１　（＋２）　（２Ｑを複数
台のディスク再生装置Ｃ５１）　（５２）で共用しても
よい。これにより、ギャップ又はサーチに無関係に同期
運転を行うことが出来る。

【図面の簡単な説明】

第１図は本発明の実施例に係わるディスク再生装置を示
すブロック図、第２図は第１図の補正速度検出信号形成
回路を示すブロック図、第３図は縞１図の位相比較回路
を示す回路図、第４図は第１図のディスクを説明的に示
す平面図、第５図は第１図の基準信号回路の出方を示す
波形図、第６図は第２図のＡ−Ｇ点の状態を示す波形図
、第７図は変形例の再生方式を示すブロック図である。ｆｉ＋・・・ディスク、（２）・・・ディスク駆動モー
タ、（３）・・・ピックアップ、（４）・・・送り装置
、（５）信号処理回路、（７）・・・フレーム同期信号
検出回路、（８）・・・水平同期信号検出回路、（９）
・・・フレーム同期信号用位相比較回路、００）・・・
フレーム同期信号用基準信号回路、（１１１・・・水平
同期信号用位相比較回路、θ２・・・水平同期信号用基
準信号回路、（１３１・・・モータ回転速度検出器、（
１６１・・・補正速度検出信号形成回路、Ｏｎ・・・フ
レームロック検出回路、０！ｌ・・・速度検出信号用位
相比較回路、（２■・・・速度検出信号基準信号回路、
（２１）・・・モータ駆動回路、（２２１・・・スイッ
チ回路。代理人　高野則次

Claims

【特許請求の範囲】

（１）同期信号と情報信号とから成る複合信号が記録さ
れているディスクを回転するためのディスク駆動モータ
と、前記ディスクから前記複合信号を検出するためのピック
アップと、前記ピックアップと前記ディスクとの間に前記ディスク
の半径方向の相対的送りを与えるための送り装置と、前記ピックアップの出力に基づいて前記同期信を検出す
る同期信号検出回路と、前記同期信号検出回路で検出された前記同期信号と同期
信号用基準信号との位相差に対応した出力電圧を発生す
る同期信号用位相比較回路と、前記モータの回転に対応
した速度検出信号を周波数信号の形式で発生するモータ
回転速度検出器と、前記回転速度検出器から得られる前記速度検出信号を前
記同期信号検出回路から得られる前記同期信号に実質的
に同期させるように補正した補正速度検出信号を形成す
る補正速度検出信号形成回路と、前記同期信号用基準信号に同−期している速度検出信号
用基準信号と前記補正速度検出信号形成回路から得られ
る前記補正速度検出信号との位相差に対応した出力電圧
を発生する速度検出信号用位相比較回路と、前記同期信号検出回路から前記同期信号を得ることが可
能な期間又は前記同期信号を得ることが不可能になる恐
れのない期間には前記同期信号用位相比較回路の出力を
選択し、前記同期信号を得ることが不可能な期間又は不
可能になる恐れのある期間には前記速度検出信号用位相
比較回路の出力を選択するスイッチ回路と、前記スイッチ回路で前記同期信号用位相比較回路の出力
が選択された時には該出力に基づいて前記同期信号と前
記同期信号用基準信号との位相差を零にするように前記
モータを駆動し、前記スイッチ回路で前記速度検出用位
相比較回路の出力が選択された時には該出力に基づいて
前記補正速度検出信号と前記速度検出信号用基準信号と
の位相差を零にするように前記モータを駆動するモータ
駆動回路と、を具備したディスク再生装置。
（２）前記同期信号検出回路はフレーム同期信号検出回
路と水平同期信号検出回路とであり、前記同期信号用位
相比較回路はフレーム信号用基準信号と前記フレーム同
期信号との位相差に対応した出力電圧を発生するフレー
ム同期信号用位相比較回路と、前記フレーム信号用基準
信号に同期した水平同期信号用基準信号と前記水平同期
信号との位相差に対応した電圧を発生する水平同期信号
用位相比較回路とから成るものであり、前記補正速度検
出信号形成回路は前記速度検出信号を前記フレーム同期
信号に実質的に同期させた補正速度検出信号を形成する
回路であり、前記スイッチ回路は前記モータの回転の初
期に於いて前記フレーム信号用位相比較回路を前記モー
タ駆動回路に接続し、前記フレーム信号が前記フレーム
信号用基準信号に同期した後に前記水平同期信号用位相
比較回路を前記モータ駆動回路に接続し、前記水平同期
信号検出回路から前記水平同期信号を得ることが不可能
になる期間に前記速度検出信号用位相比較回路を前記モ
ータ駆動回路に接続する回路である特許請求の範囲第１
項記載のディスク再生装置。
（３）前記補正速度検出信号形成回路は前記速度検出信
号と前記同期信号との位相差を記憶し、この記憶された
位相差に基づいて前記速度検出信号を補正して補正速度
検出信号を発生する回路である特許請求の範囲第１項記
載のディスク再生装置。