JPS5911257B2

JPS5911257B2 - Ｄｃ−ｄｃコンバ−タ

Info

Publication number: JPS5911257B2
Application number: JP54165012A
Authority: JP
Inventors: 恒男池上; 新盈劉; 直樹荒井; 修一梅本
Original assignee: Tohoku Ricoh Co Ltd
Current assignee: Tohoku Ricoh Co Ltd
Priority date: 1979-12-19
Filing date: 1979-12-19
Publication date: 1984-03-14
Also published as: US4513360A; US4357654A; JPS5688670A

Description

【発明の詳細な説明】この発明はＤＣ−ＤＣコンバータに関するものであり、
特に、主スイツチング素子の遮断期間における電流通路
となるいわゆるフライホイールダイオード（キヤツチダ
イオード）の代わりにトランジスタ等の半導体能動素子
を使用したＤＣ−ＤＣコンバータに関するものである。

従来のＤＣ−ＤＣコンバータの一例としてチヨツパ形ス
イツチングレギユレータについて第１図を参照して説明
すると、主スイツチング用トランジスタ１の導通時には
電源３からの電力が主スイツチング用トランジスタ１お
よびコイル５を経て負荷６に供給される。

次に主スイツチング用トランジスタ１が遮断されれば、
その前の主スイツチング用トランジスタ１の導通時にコ
イル５に蓄えられたエネルギーによつて負荷６に電流が
流れ続け、そのときフライホイールダイオード８が電流
通路となる。したがつて主スイツチング用トランジスタ
１が導通している間はフライホイールダイオ一８は逆方
向にバイアスされて非導通となつているが、主スイツチ
ング用トランジスタ１が遮断された瞬間からエネルギが
コイル５より放出されるから、その瞬間からフライホイ
ールダイオード８が順方向にバイアスされて導通し続け
、主スイツチング用トランジスタ１が再ぴ導通されれば
フライホイールダイオード８は再び遮断される。このよ
うな動作を所望の周期で繰返し、かつオン・オフの時間
幅の比を出力電圧の変化に応じて変化させることにより
、入力電圧に多少の変動があつても出力電圧をほぼ一定
の値に保持できるのである。上述のようなＤＣ−ＤＣコ
ンバータにおいては、その効率には主スイツチング用ト
ランジスタの特性のみならず、フライホイールダイオー
ドの特性も大きな影響を与える。すなわち、フライホイ
ールダイオードの順方向降下電圧は特にＤＣ−ＤＣコン
バータの出力電圧が低い場合に効率に大きな影響を与え
る。また順回復・逆回復時の過渡特性によりこれらの回
復過程で生じる損失は、フライホイールダイオードの回
復時間が主スイツチング用トランジスタのオン・オフ周
期に対し有意な大きさとなつた場合、効率に与える影響
が無視できなくなり、またこのようなＤＣ−ＤＣコンバ
ータにおいてフライホイールダイオードの両端に加わる
電流・電圧の立ち上がり、立ち下がりは急激であるから
、特にスイツチング周波数を高くした場合過渡特性に起
因する損失は大きな問題となる。そのためフライホイー
ルダイオードとしては、従来から高速度電力整流用もし
くはスイツチングレギユレータ用として市販されている
シヨツトキーバリヤ型ダイオードやフアストリカバリ一
型のダイオードが使用されてはいるが、これらのダイオ
ードでも逆回復時間が５０ｎｓ以下ものはなく、したが
つて実際にはそれほど高い周波数まで高効率とすること
は困難であつた。またこれらのダイオードの内・シヨツ
トキーバリヤ型のものはフアストリカバリ一型のものと
比較すれば順方向電圧降下および逆回復時間の点におい
てやや良好なものの、逆耐圧が低いため印加電圧が低い
場合にしか使用できない問題がある。さらに、これらの
ダイオードの順方向降下電圧は通常その最大定格電流で
０．５程度であつて、最大定格電流の１／１０，１／１
００で使用した場合でもそれぞれ０．２５Ｖ，０．２Ｖ
を越える。このようにシヨツトキーバリヤ型ダイオード
やフアストリカバリ型ダイオードでもフライホイールダ
イオードとして使用するには特性上の限界があり、高効
率化の限界があるとともにスイツチング問波数の上限も
抑えられているのが実情である。一方、通信機や計測器
等に使用されている位相検波回路（位相判別回路、フエ
イズセンシテイブアンプ、ロツクインアンプ等）には従
来から電界効果型（ＦＥＴ）トランジスタやバイポーラ
トランジスタ等の半導体能動素子を整流素子として用い
た同期整流回路が使用されており、このことからこれら
の半導体能動素子をＤＣ−ＤＣコンバータのフライホイ
ールダイオードと置き換えることも可能であると思われ
るが、実１余には従来はフライホイールダイオードをト
ランジスタ等の能動素子に置換することは困難であると
思われていた。

すなわちトランジスタはオン抵抗が小さく、オフ抵抗が
大きいことに加え、導通時、遮断時の過渡特性も良好で
あり、これらの特性から見ればフライホイールダイオー
ドをトランジスタに置き換えることにより高効率化を図
れるとともに高周波数での使用を可能にすると思われる
が、実際には主スイツチング用トランジスタのオンオフ
とフライホイールダイオードの代りのトランジスタとの
オンオフの同期を正確にとることが難かしく、両トラン
ジスタの特性のばらつき等により主スイツチング用トラ
ンジスタが導通状態から遮断状態に移行する前にフライ
ホイールダイオードの代りのトランジスタが導通してそ
のトランジスタに過大な逆電流が流れたり、また同期を
正確に行つたとしても過渡状態の瞬時値の差により過大
な逆電流が流れ、これによつてフライホイールダイオー
ドの代りのトランジスタが破損したり特性劣化したりす
るおそれがあり、またフライホイール用トランジスタの
導通が主スイツチング用トランジスタの遮断よりも遅れ
れば効率が低下する問題があり、そのためＤＣ−ＤＣコ
ンバータの高効率化および高い問波数での使用を可能と
するためにフライホイールダイオードをトランジスタ等
の能動素子に置換することは実際には困難であるとされ
ていた。この発明は前述の問題を解決してフライホイー
ルダイオードをトランジスタ等の半導体能動素子に置換
したＤＣ−ＤＣコンバータを実用化し、これによつて高
効率でしかも高い周波数まで使用可能にしたＤＣ−ＤＣ
コンバータを提供することを目的とするものである。

すなわちこの発明のＤＣ−ＤＣコンバータは、主スイツ
チング用トランジスタの導通時にインダクタンスにエネ
ルギを蓄積しておき、主スイツチング用トランジスタの
遮断時に前記エネルギを放出させるようにしたＤＣ−Ｄ
Ｃコンバータにおいて、上記主スイツチング用トランジ
スタの導通時には遮断されるとともに主スイツチング用
トランジスタの遮断時には上記エネルギの放出による電
流の電流通路となるべく導通されるフライホイール素）
フ子として半導体能動素子が用いられかつこの半導体能動
素子と並列にその半導体能動素子と同方向となる補助用
のダイオードが接続され、上記半導体能動素子の制御端
子に主スイツチング用トランジスタのスイツチング動作
とほぼ同期した信号を加えて半導体能動素子を導通・遮
断させるように構成されたことを特徴とするものである
。

なおこの発明においてＤＣ−ＤＣコンバータとは、いわ
ゆるチヨツパ型ＤＣ−０Ｃコンバータ、フオワード型の
トランス絶縁型のＤＣ−ＤＣコンバータ等、要はフライ
ホイール素子を使用しているＤＣ−ＤＣコンバータを総
称するものである。

以下この発明の実施例につき第２図ないし第５図を参照
して詳細に説明する。

第２図はこの発明のＤＣ−ＤＣコンバータをチヨツパ型
スイツチングレギユレータに適用した第１の実施例を示
すものであつて、直流電圧を供給する電源３の正側端子
３Ａは主スイツチング用トランジスタ１例えばＰＮＰ形
トランジスタ１のエミツタに接続され、その主スイツチ
ング用トランジスタ１のコレクタはエネルギ蓄積用のイ
ンダクタンスであるコイル５を介して正側出力端子９Ａ
に接続され、また電源３の負側端子３Ｂは直接負側出力
端子９Ｂに接続されている。

また出力端子９Ａ，９Ｂ間には平滑用コンデンサ７が接
続されている。さらにコイル５の適当な位置の中間タツ
プ５Ａには、前述の従来例におけるフライホイールダイ
オード（キヤツチダイオード）に対応する半導体能動素
子からなるフライホイール素子１０、例えばＰＮＰ形ト
ランジスタ（以下このトランジスタをフライホイールト
ランジスタと記す）のコレクタが接続され、そのフライ
ホイールトランジスタ１０のエミツタは負側出力端子９
Ｂに接続されている。そしてこのフライホイールトラン
ジスタ１０のコレクターエミツタ間には、その方向性と
同方向となるように補助用の小容量のダイオード１１が
並列に接続されている。さらに第２図において１２は主
制御パルス発生回路であつて、この主制御パルス発生回
路１２の出力端は、その主制御パルス発生回路１２から
の主制御パルスの立ち上がりに同期して立ち上がるパル
ス幅の異なる短かい遅延パルスを発生するための第１お
よび第２の遅延パルス発生回路１３Ａ，１３Ｂに接続さ
れるとともに、第１および第２パルス合成回路１４Ａ，
１４Ｂの一方の入力端に接続されており、そして第１，
第２パルス合成回路１４Ａ，１４Ｂの他方の入力端には
前記第１，第２遅延パルス発生回路１３Ａ，１３Ｂの出
力側が各別に接続されている。前記第１パルス合成回路
１４Ａは、第１遅延パルス発生回路１３Ａからの遅延パ
ルスの立ち下がりに同期して立ち上がりかつ主制御パル
スの立ち下がりに同期して立ち下がる制御パルスを作成
するものであり、その制御パルスは駆動回路１５を経て
反転されて駆動パルスとなり主スイツチング用トランジ
スタ１のベースに印加されるようになつている。また、
第２パルス合成回路１４Ｂは、第２遅延パルス発生回路
１３Ａからの遅延パルスの立ち下がりに同期して立ち上
がり、かつ主制御パルスの立ち下がりに同期して立ち下
がるパルスを作成するものであつて、その出力端は、コ
ンデンサＣ１およびダイオードＤ，を介して前記フライ
ホイールトランジスタ１０のベースに接続さ粍またこの
ベースは抵抗Ｒ１を介して主スイツチング用トランジス
タ１とコイル５との間に接続され、さらに前記コンデン
サＣ，およびダイオードＤ１の中間接続点は、ダイオー
ドＤ２を介してフライホイールトランジスタ１０のエミ
ツタに接続されている。第２図の実施例において、主ス
イツチング用トランジスタ１は制御回路１５からの駆動
パルスによつて駆動される。

またフライホイールトランジスタ１０は、第２パルス合
成回路１４ＢからコンデンサＣ１、ダイオードＤ１を経
て加えられる信号により遮断される。またフライホイー
ルトランジスタ１０の導通化は、主スイツチング用トラ
ンジスタ１が遮断された際にコイル５の一端５Ｂと中間
タツプ５Ａとの間に生じる電圧によりフライホイールト
ランジスタ１０のベース電位が低い値にバイアスされる
ことによりなされる。上述のような第２図の回路の動作
について第３図のタイムチヤートを参照してさらに詳細
に説明すると、第３図Ａは主制御パルス発生回路１２の
出力（主制御パルス）、Ｂ−１，Ｂ−２は第１、第２遅
延パルス発生回路１３Ａ，１３Ｂの出力、Ｃ−１，Ｃ−
２は第１、第２パルス合成回路１４Ａ，１４Ｂの出力、
Ｄは駆動回路１５の出力、Ｅは主スイツチング用トラン
ジスタ１のコレクターエミツタ間電圧ＣＥｌＦはフライ
ホイールトランジスタ１０のベース電位、Ｇはフライホ
イールトランジスタ１０およびダイオード１１の動作波
形（マイナス側はそれらの順方向降下電圧、プラス側は
それらに加わる逆電圧であり、基準値をＥＢとする）を
それぞれ示す。

第１、第２遅延パルス発生回路１３Ａ，１３Ｂは第３図
Ｂ−１，Ｂ−２に示すように、主制御パルスの立ち土が
りＴｌ，ｔ４に同期して立ち上がるパルス幅の異なる短
かい遅延パルスを発生し、第１、第２パルス合成回路１
４Ａ，１４Ｂの出力（第３図Ｃ−１，Ｃ−２）は、遅延
パルスの立ち下がりＴ２Ａ，ｔ５Ａ：Ｔ２Ｂ，ｔ，Ｂに
同期して立ち上がり、主制御パルスの立と下がりＴ３，
ｔ６に同期して立ち下がる。

第１パルス合成回路１４Ａの出力が駆動回路１５により
反転され、その反転信号（第３図Ｄが主スイツチング用
トランジスタ１のベースに加えられる。したがつて主ス
イツチング用トランジスタ１は、そのコレクターエミツ
タ間電圧ＶＣＥを示す第３図Ｅから明らかなように、タ
イミングＴ２Ａより導通化時間ΔＴＯＯ（遅延時間Ｔｄ
と立ち上がり時間Ｔｒとの和）だけ遅れたタイミングＴ
２Ａ′から、タイミングＴ３より遮断化時間ΔＴＯｆｆ
（蓄積時間Ｔ８ｔｇと立ち下がり時間Ｔｆとの和）だけ
遅れたタイミング１３′までの期間ＴＯにおいて導通状
態となり、その他の期間Ｔｆが遮断状態となつている。
フライホイールトランジスタ１０のベース電位は、第３
図Ｆに示すような波形を持つ。基準電圧Ｅ５Ａは後で第
３図Ｇに示すような波形となるが説明を簡単にするため
矩形波と考えると、Ｅ５Ｂも同様な矩形波となり、立ち
上がり、立ち下がりのタイミングは同じになるからその
差電圧（Ｅ５Ｂの振幅はＥ５Ａの振幅より大きいから）
は同タイミングの矩形波となり、図の如く示される。さ
らに詳しく説明すると、主スイツチング用トランジスタ
１がＴ２Ａ′において導通してその導通状態が継続して
いる期間ＴＯの間においてはコイル５の端末５Ｂの電位
Ｅ５Ｂは中間タツプ５Ａの電位Ｅ５Ａよりも高く、かつ
電源３の負側端子３Ｂ（７）電位ＥＢよりも高いから、
フライホイールトランジスタ１０のベース電位は抵抗Ｒ
１を介してＥ，Ｂが伝えられ、エミツタ電位、コレクタ
電位よりも高い電位となつているからフライホイールト
ランジスタ１０は遮断状態となつている。次にタイミン
グＴ３′において主スイツーチング用卜ランジスタ１が
遮断されれば、その瞬間コイル５に起電力が発生してＥ
５Ａがエミツタ電位（−ＥＢ）よりも低い値となり、か
つＥ５Ｂは、コイル５の端末５Ｂとの中間タツプ５Ａと
の間の誘起起電力だけ中間タツプ５Ａ０Ｉ）電位Ｅ５Ａ
よりも低い値となる。したがつてフライホイールトラン
ジスタ１０のベース電位はエミツタ電位（−ＥＢ）、コ
レクタ電位Ｅ５Ａより゛も低い値となり、フライホイー
ルトランジスタ１０が導通化される。そしてそのトラン
ジスタ１０の特性により定まる導通化時間ΔＴＯｎ′だ
けＴ３′から経過した時点Ｔ７からトランジスタ１０が
導通状態となる。ここで主スイツチング用トランジスタ
１が遮断（Ｔ３Ｏしてフライホイールトランジスタ１０
が導通するまでの期間ΔＴＯｎ′においてはコイル５か
ら放出されるエネルギによる電流はダイオード１１を通
り、その後フライホイールトランジスタ１０を通ること
になる。したがつてダイオード１１およびフライホイー
ルダイオード１０のなす並列回路の両端間電圧は第３図
Ｇに示すように、ΔＴＯｎ′の期間においてはダイオー
ド１１の順方向降下電圧Ｅｆｌとなり、その後トランジ
スタ１０のコレクターエミツタ間飽和電圧Ｅｆ２となる
。このようにしてフライホイールトランジスタ１０の導
通状態がＴｆ′の期間終了まで継続する。そしてタイミ
ングＴ５Ｂにおいて第２パルス合成回路１４Ｂの出力パ
ルス（第３図Ｃ−２）の立ち上がりに伴う電圧がコンデ
ンサＣ１を経て抵抗Ｒ１へ向け加えられてフライホイー
ルトランジスタ１０のベース電位（第３図Ｆ）がエミツ
タ電位、コレクタ電位（−Ｅ５Ａ）よりも高い電位に押
し上げられ、そのタイミングはＴ５Ｂよりも遮断化時間
Ｔ。ｆｆ′だけ遅れたタイミングでフライホイールトラ
ンジスタ１０が遮断される。そしてその後において主ス
イツチング用トランジスタ１が導通されることになる。
その結果、フライホイールトランジスタ１０に過大な逆
電流が流れることが未然に防止される。なおフライホイ
ールトランジスタ１０が遮断してから主スイツチング用
トランジスタ１が実際に導通するまでの間Δｔにおける
コイル５からの放出エネルギによる電流はダイオード１
１に流れることになり、したがつてこのΔｔの期間にお
いてもフライホイールトランジスタ１０およびダイオー
ド１１のなす並列回路の両端電圧はダイオード１１の順
方向降下電圧Ｅｆｌ（第３図Ｇ参照）となる。なおここ
でダイオード１１単独に電流が流れる期間を可及的に短
かくするため、前記期間Δｔはフライホイールトランジ
スタ１０の遮断化時間に近似させることが好ましい。し
かしながらこの差を零（ダイオードの通電時間を零）と
すれば効率が悪くなり、その差を適当な値と調節するこ
とにより高効率とすることができる。なおまた、ダイオ
ード１１は、フライホイールトランジスタ１０のスイツ
チング時の導通化時間よりも順方向導通化時間が充分に
短かいものを選定しておく必要がある。上述のように、
第２図の回路においては、フライホイールトランジスタ
１０の導通化時間にはダイオード１１が電流通路となり
、また遮断化時間にもダイオード１１が電流通路となる
。

したがつてダイオード１１の存在によりトランジスタ１
０を保護し過電圧によるトランジスタ１０の破壊を防止
する。なお、フライホイールトランジスタ１０の過渡特
性が良好でその遮断化時間が充分に短かい場合には、第
２図の仮想線１６もしくは１６′で示すように主スイツ
チング用トランジスタ１とコイル５との間に、そのコイ
ル５よりも微小容量のインダクタンスを挿入することで
充分逆電流を抑制することができる。

このインダクタンスはコイル５の中間タツプ５Ａと５Ｂ
の間のリーケージインダクタンスによつて代行できる場
合がある。例えばコイル５の同一鉄心上でそのコイルを
端子５Ｂ−中間タツプ５Ａ間と中間タツプ５Ａ一端子５
Ｃ間とに分割してある程度の疎結合とすることによりリ
ーケージインダクタンスを持たせることができる。した
がつて場合によつては主制御パルス発生回路１２からは
主スイツチング用トランジスタ１を駆動するパルスのみ
を送り出すようにして、フライホイールトランジスタ１
０の遮断用のパルス系路、コンデンサＣ１、抵抗Ｒ１を
省略することができる。このように構成した場合におい
ても遮断用パルスを用いた場合にほぼ近い高い効率でＤ
Ｃ−ＤＣ変換を行い得ることができる。第４図にはこの
発明をフオワード型のトランス絶縁型ＤＣ−ＤＣコンバ
ータに適用した第２の実施例を示す。

第４図において、主トランス１７の１次側コイル１７１
には主スイツチング用トランジスタ１が直列に接続され
ており、この主スイツチングトランジスタ１のベースに
は絶縁用パルストランスＴｐの２次側が、必要に応じて
挿入されるインピーダンス回路１８を介して接続されて
おり、前記絶縁用パルストランスＴｐの１次側には駆動
回路１５の出力側が接続されている。

この駆動回路１５は、第２図に示す前述の実施例と同様
な主制御パルス発生回路１２、遅延パルス発生回路１３
、およびパルス合成回路１４からのパルスを受けて絶縁
用パルストランスＴｐを，駆動するものである。前記主
トランス１７の２次側コイル１７２の正側端子１７２Ａ
は通常の高速整流用のダイオード１９を介してエネルギ
蓄積用インダクタンスを構成するコイル５の一端５Ｂに
近い可変タツプ５Ｄに接続され、このコイル５の他端５
Ｃは正側出力端子９Ａに接続されており、また前記２次
側コイル１７２の負側端子１７２Ｂは負側出力端子９Ｂ
に接続されており、さらに両出力端子９Ａ，９Ｂ間には
平滑用コンデンサ７が接続されている。そしてコイル５
の中間タツプ５Ａと負側端子１７２Ｂとの間には第２図
の実施例と同様にフライホイールトランジスタ１０およ
び補助用のダイオード１１が並列に接続されており、ま
たフライホイールトランジスタ１０のベースとコイル５
における前記中間タツプ５Ａよりも端末５Ｂに近い側の
中間タツプ５Ｆとの間には、フライホイールトランジス
タ１０を導通させるトランジスタ２０が接続され、さら
にフライホイールトランジスタ１０のベースとコイル５
の可変タツプ５Ｅとの間には、フライホイールトランジ
スタ１０を遮断させるトランジスタ２１とダイオードＤ
６とが直列に接続され、これらトランジスタ２１とダイ
オードＤ６との中間接続点はコンデンサＣ２を介して前
記フライホイールトランジスタ１０のコレクタに接続さ
れている。また前記主制御パルス発生回路１２の出力端
は、コンデンサＣ３およびダイオードＤ４を介してトラ
ンジスタ２０のベースに、前記コンデンサＣ，およびダ
イオードＤ５を介してフライホイールトランジスタ１０
のベースに、コンデンサＣ４を介してトランジスタ２１
のベースに、それぞれ接続され、さらにトランジスタ２
０のベースは抵抗Ｒ２を介してコイル５の一端５Ｂに接
続されている。次に第４図の実施例の動作について第５
図のタイムチヤートを参照して説明する。

第５図Ａは主制御パルス発生回路１２からの主制御パル
スを示し、第５図Ｂは遅延パルス発生回路１３からの遅
延パルスを示す。

この遅延パルスは第５図Ａに示す主制御パルスの立ち上
がりｔ１に同期して立ち上がる短いパルス幅のものであ
る。第５図Ｃはパルス合成回路１４の出力すなわち制御
パルスを示す。このパルスは第５図Ｂの遅延パルスの立
ち下がりＴ２に同期して立ち上がり、第５図Ａの主制御
パルスの立ち下がりＴ３に同期して立ち下がるものであ
り、この制御パルスは、駆動回路１５によつて増幅され
、絶縁用パルストランスＴｐを経て主スイツチング用ト
ランジスタ１に加えられて、その導通・遮断を制御する
。したがつて主スイツチング用トランジスタ１の導通化
時間および遮断化時間を無視すれば、主スイツチングト
ランジスタ１はＴ２において導通し、Ｔ３において遮断
されることになる。すなわち主スイツチング用トランジ
スタ１のコレクターエミツタ間電圧ＣＥは第５図Ｄに示
すような波形となる。第５図Ｅは、第５図Ａに示される
主制御パルスの立ち上がりを利用してコンデンサＣ３お
よびダイオードＤ３を経てトランジスタ２０のベースを
遮断化するためにベース逆電流１Ｂ２を加え、これによ
りフライホイールトランジスタ１０のベース電圧をその
エミツタ電圧に近ずけることによりフライホイールトラ
ンジスタ１０を遮断させる遮断化パルスを示す。この第
５図Ｅに示されるものと同様なパルスは、コンデンサＣ
４を経てトランジスタ２１のベースに加えられ、導通化
のためのベース順電流１Ｂ１を流す。このことによりト
ランジスタ２１のエミツタ電位はＣ２に蓄えられた電位
に近付き、トランジスタ１０は遮断化に必要な充分なＩ
Ｂ２を得て逆バイアスに至る。したがつて第５図Ｅのパ
ルス期間、すなわちフライホイールトランジスタ１０の
遮断化時間においてはトランジスタ２１が導通、トラン
ジスタ２０が遮断されていることになる。また第５図Ｆ
は、フライホイールトランジスタ１０およびダイオード
１１の共同動作波形を示す。ここで第５図Ｆのプラス側
はその並列回路の順方向降下電圧、マイナス側はその並
列回路に加わる逆電圧を示す。そして第５図Ｆにおいて
Ｅｆｌはダイオード１１の順方向降下電圧、Ｅｆ２はト
ランジスタ１０の飽和コレクターエミツタ間電圧を示す
。なお前述の各実施例においては出力電圧を一定に保つ
ために、出力電圧の変化に従属して主スイツチング用ト
ランジスタ１の導通時間と遮断時間との比を変化させる
手段については特に示していないが、その部分すなわち
出力電圧を検出する部分およびそれに応じて主制御パル
スのパルス幅を変化させる部分の構成は公知のものと同
様で良い。

また前記各実施例ではフライホイールトランジスタとし
てＰＮＰ形のものを使用しているが、部の回路を変更す
るだけでＮＰＮ形のものも使用可能であることはもちろ
んであり、また前記実施例では従来のフライホイールダ
イオードに置換えられる半導体能動素子としてトランジ
スタを用いているが、ＭＯＳＦＥＴ，ＦＥＴを使用可能
であることはもちろんである。前述の説明で明らかなよ
うにこの発明のＤＣ−ＤＣコンバータは、フライホイー
ル素子として従来使用されていたダイオードに代えてト
ランジスタ等の半導体能動素子を用い、しかもその半導
体能動素子に並列に補助用のダイオードを接続したもの
であつて、トランジスタ等の半導体能動素子はその順方
向電圧降下が小さく、また補助用ダイオードによつて導
通化時、遮断化時の損失も補償されるから、効率がきわ
めて高く、しかも高い周波数まで安定して使用すること
ができる効果が得られるものである。

なお、実施例及び説明は回路構成上の半導体能動素子と
ダイオードの並列回路で説明しているが、この部分を半
導体能動素子と並列ダイオードを一体としたモノリシツ
クＩＣｌハイブリツドＩＣ化した素子として用いてもそ
の効果は変わらないことは勿論である。

【図面の簡単な説明】

第１図は従来のＤＣ−ＤＣコンバータの一例を概略的に
示す結線図、第２図はこの発明をチヨツパ型ＤＣ−ＤＣ
コンバータに適用した実施例を示す結線図、第３図は第
２図の実施例の動作を説明するためのタイムチヤート、
第４図はこの発明をフオード型のトランス絶縁型ＤＣ−
ＤＣコンバータに適用した実施例を示す結線図、第５図
は第４図の実施例の動作を説明するためのタイムチヤー
トである。１・・・・・・主スイツチング用トランジスタ；５・・
・・・・エネルギ蓄積用インダクタンスとしてのコイル
；６・・・・・・負荷；７・・・・・・コンデンサ：１
０・・・・・・フライホイールトランジスタ（フライホ
イール素子）；１１・・・・・・補助用のダイオード；
１２・・・・・・主制御パルス発生回路；１３，１３Ａ
，１３Ｂ・・・・・・遅延パルス発生回路；１４・・・
・・・パルス合成回路；１６・・・・・・微小インダク
タンス；１７・・・・・・主トランス；１９・・・・・
・整流素子。

Claims

【特許請求の範囲】１主スイッチング用トランジスタの導通時にインダク
タンスにエネルギを蓄積しておき、主スイッチング用ト
ランジスタの遮断時に上記エネルギを放出させるように
したＤＣ−ＤＣコンバータにおいて、上記主スイッチン
グ用トランジスタの導通時には遮断されるとともに主ス
イッチング用トランジスタの遮断時には上記エネルギの
放出による電流の電流通路となるべく導通されるフライ
ホィール素子として半導体能動素子が用いられ、かつこ
の半導体能動素子と並列にその半導体能動素子と同方向
となる補助用のダイオードが接続され、上記半導体能動
素子の制御端子に主スイッチング用トランジスタのスイ
ッチング動作とほぼ同期した信号を加えて半導体能動素
子を導通・遮断させるように構成されたＤＣ−ＤＣコン
バータ。２前記インダクタンスを構成するコイルに中間タップ
が設けられ、主スイッチング用トランジスタの遮断時に
上記コイルの中間タップと上記コイルの一端との間に生
じる誘起電圧によつて前記半導体能動素子を導通させる
ように構成した、特許請求の範囲第１項記載のＤＣ−Ｄ
Ｃコンバータ。３前記コイルに直列にそのコイルよりも小容量の微小
インダクタンスが接続されている、特許請求の範囲第２
項記載のＤＣ−ＤＣコンバータ。４前記インダクタンスを構成するコイルに中間タップ
が設けられ、主スイッチング用トランジスタの遮断時に
上記コイルの中間タップと上記コイルの一端との間に生
じる誘起電圧によつて前記半導体能動素子を導通させる
ように構成し、かつ主スイッチング用トランジスタを導
通させるパルスの前縁よりも若干早いタイミングのパル
スを前記半導体能動素子の制御端子に印加して半導体能
動素子を主スイッチング用トランジスタの導通化のタイ
ミングより早いタイミングで遮断化させるように構成し
た、特許請求の範囲第１項記載のＤＣ−ＤＣコンバータ
。５主制御パルスを発生する主制御パルス発生回路と、
前記主制御パルスの前縁を遅らせるための遅延用パルス
を発生する遅延用パルス発生回路と、前記主制御パルス
および遅延用パルスを合成して主制御パルスの前縁より
も遅れた前縁を有する制御パルスを作成するパルス合成
回路とを備え、前記制御パルスにより主スイッチング用
トランジスタを導通させるとともに主制御パルスの前縁
によつて前記半導体能動素子を遮断化させるように構成
され、これにより半導体能動素子の遮断化のタイミング
を主スイッチング用トランジスタの導通化のタイミング
よりも早めるようにした、特許請求の範囲第４項記載の
ＤＣ−ＤＣコンバータ。６前記主スイッチング用トランジスタが主トランスの
１次側コイルに接続されているトランス絶縁フォーワー
ド型ＤＣ−ＤＣコンバータにおいて、主トランスの２次
側コイルに整流素子を介して前記インダクタンスと前記
半導体能動素子と補助用のダイオードとが接続された、
特許請求の範囲第１項記載のＤＣ−ＤＣコンバータ。