JPS59112747A - ２進デ−タ受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的な２進データ通信、特に受信２進デ一
タ信号からクロック同期信号を発生することのできる２
進データ受信機に関する。

２通信号の伝送は、２台のデジタルコンビーータ間の情
報交換システム、レーダシステム、及ヒ種々のデータ通
信システムにみられるように広い分野において行われて
いる。２進データンステムにおいては、データは論理ｒ
ｌＪと論理「０」の信号形式であり、論理「１」と論理
「０」は一般的には電圧又は・ぐルスの有無によって表
わされている。

データ受信機及びプロセッサのクロックるるいは同期・
ぐルスは、受信データを処理する過程で予じめ定められ
た形式にされている種々の論理動作を制御している。あ
る種のデータ通信システムにおいて、クロ、クパルスは
データパルスを伴ってデータ受信機に伝達され、さらに
受信機においてクロックパルスを発生させるために分割
される場合がある。しかしながら、このような場合には
。

同期あるいはクロック・ぐルスを発生するため受信機中
に自走クロック発生器を設けてちるのが一般的である。

従来の２進データ受信機においては入力データパルスに
受信機中で発生した自走クロックパルスを同期化するこ
とが困難である場合が多い。特に。

入力データパルスにノックやノイズがある場合にはよシ
困難である。さらに従来のデータ受信機は自走クロ、り
がしばしば相対的に大電力を消費するという問題点があ
る。また正確に設定されるべきクロックパルスの同期が
電源電圧又は温度の変動によって変化する場合がある。

またある種の２進データ受信機において、たとえばＳｕ
ｇａ　ｉによる米国特許第４，０６１，９７５号で公開
されたものがあるが、２進データは、パルスの有無の形
式で、伝送されるよシもむしろ、データパルスの相対的
な広さによって表わされている。

例えばこの種のンステムにおいて２幅Ｔのパルスは論理
「０」であシ、一方幅２Ｔの・ぐルスは論理「１」であ
る。これらはパルス幅データ伝送と呼ばれている。（７
かしながら一般的に供給電圧や温度に変動があると悪影
響を受ける場合が多い。またデータパルスの幅は高度の
正確性が要求されている。

加えて、これら既知のデータ通信システムは、データパ
ルスとクロックパルス間の同期化が要求され、さらにこ
れらのパルスの生成には付加同期回路が必要となる。

したがって９本発明の目的とするところは、クロック信
号が入力データ信号から再生され、その結果データ信号
とクロック信号間の同期を必要としない２進データ受信
機を提供することである。

本発明の他の目的は、データ／やルスとクロックパルス
間の同期が、入力信号）４ルスのジッタあるいはノイズ
によって影響されることのない２進データ受信機を提供
することである。

本発明のよシ他の目的は動作中の消費電力が少なく、供
給電圧あるいは温度のどのような変動に対しても独立し
て動作する２進データ受信機を提供することである。

本発明のさらに他の目的は、クロック信号の正確な発生
源が不要であり、受信機の動作が入力データ信号中のノ
イズに影響されない自己クロック２進データ受信機を提
供することである。

本発明の一般的な目的は、改良された動作特性を持つ自
己クロ、り２進データ受信機を提供することである。

最後に９本発明は、論理「１」と１０」が異なる・ぐル
ス幅のパルスによって表わされる入力信号に応用される
２進データ受信機を提供することである。

異なる・ぐルス幅の入カデーク信号は）相対的に異なる
電圧レベルの信号を供給するために積分され。

積分された信号は分圧器に加えられる。そして分圧器の
異なる結節点に連結されたクロック及びデータ発生ケゞ
−トは、各々第１又は第２の電圧レベルに応じて、それ
ぞれ動作することができる。それゆえ、すべてのデータ
入力パルスに対して単一のクロック・ぐルスを生成し、
各入力データパルスに対して、２つの凭ルス幅のうち指
定された１つに対応してデータ・ぐルス（シ下、データ
ワン・々ルスと呼ぶ）を生成する。この方法においては
、データワンパルスとクロ、クパルスは、当然に同期化
あるいは自己同期化する。さらには、温度と供給電源電
圧の変動に実質的に無関係である。

以下の説明においては、自己クロック２進データ受信機
に限定して説明する。

本発明による自己クロックデータ受信機は、データ入力
信号を受信し処理−する。この場合、入カッ４ルスのパ
ルス幅は、パルスの有無よシむしろ２論理を表わすため
に用いられているパルス幅としてデータ入力信号の一例
が第１図に示されている。

すなわち論理「０」は・々ルス幅Ｔの信号によって表わ
され、論理「１」はパルス幅２Ｔの信号によって衣わさ
れる。第１図で示される論理「１」と１０」の進状態を
表わすために別のパルス幅比率を有する信号を受信し、
処理することができるということが理解されるであろう
。論理「０」と次のデータ信号の期間は、継続するデー
タ信号の・々ルス幅に無関係に、Ｔであシ、さらに論理
「１」の信号と次のデータ信号の期間は、継続するデー
タ信号の論理レベルあるいはパルス幅に関係な（２Ｔで
あることに気づくであろう。このパルス配列は２本発明
の説明のために示されたものであって２本発明の応用範
囲を制限するためのものではない。

本発明の自己クロックデータ受信機は、第１図に示され
る形式のデータ入力を受信し、第２図に示されるように
構成されている。図示されるように、データ入力は出力
点Ａを有するＣＭＯ３−々ツファケ゛−）１０へ入力さ
れる。バッファ１０の出力は。

積分回路１２０入カへ加えられる。積分回路１２は、接
続点ＢにキャパシタＣの１方の電極に接続された可変抵
抗を有し、キャパシタＣの他方の電極は接地されている
。

積分回路１２の出力はＢ点で抵抗ラダー回路あるいは分
圧器１４に接続されている。この分圧器１４は、６点に
おいて接続されｉ１対の抵抗Ｒ。

及びＲ２を含んでいる。抵抗Ｒ１の一方端はＢ点に接続
され、抵抗Ｒ２の一方端は接地されている。

Ｂ点と６点はそれぞれ、　ＣＭＯＳパソンアグー）１６
と１８の入力に接続され、それぞれＤ点及びＥ点に出力
を送出する。このようにそれぞれ同期化されたクロック
及びデータワン信号は、この明細書の後半部分により詳
細に記載されている。このクロック及びデータフン信号
は第３図に示されるデータ収集回路に加えられる。

第３図に示されるように、Ｄ点におけるクロック信号は
、Ｄ−アリツブフロップ２０のＤ端子に°加えられ、さ
らにインバータ２２の入力に加えられる。インバータ２
２によって反転したクロック出力は、Ｎ一段シフトレジ
スタ２４のクロック入力へ加えられる。このシフトレジ
スタ２４は。

Ｄｏ、Ｄｌ、・・・ＩＤｎのビットを蓄積し、インバー
タ２２の出力はノリツブフロップ２０のリセット端子に
接続されている。Ｅ点のデータ信号は、フリップグロッ
プ２００Ｃ端子に加えられ、フリ、グフロップ２０のＱ
端子はシフトレジスタ２４のデータ端子に接続される。

第２図の回路の動作は、第４図、第５図及び第６図の波
形から理解することができる。ＣＭＯＳゲートバッファ
１０に加えられる供給電圧レベルをＶＯと仮定すると、
積分回路１２に加えられるＡ点の信号（第６図ａ）は振
幅がｖＯの・ぐルスであり。

・々ルス幅はＴ（論理「０」の場合）あるいは２Ｔ（論
理「１」の場合）である。１つのクロックパルス（第６
図Ｃ）は、Ａ点に加えられた論理「１」あるいは論理「
０」に対応してＤ点に生成される。−方データワン信号
（第６図ｅ）は、論理「１」あるいは・ぐルス幅２Ｔの
信号がＡ点の入力に加えられたとき、Ｅ点に生成される
。

第４図ａを参照して、方形波が積分回路１２に加えられ
たとき、Ｂ点の電圧Ｖ。は次のようになる。

時間Ｔのときｒ　　”１＝Ｖｏ　（１−ｅ−Ｔ／Ｒｃ）
時間２Ｔのとき　　Ｖ２−Ｖｏ（トｅ−２Ｔ／／ＲすＴ
、Ｒ及びＣを固定すれば、Ｖ２／Ｖ１の比率は一定であ
シ、供給電圧■。に無関係である。ここで本発明の実施
例について記載する。１オン」及び「オフ」あるいは「
Ｏ」及び「１」の状態を切シ換えるＣＭＯＳゲート１６
と１８の動作点は、供給電圧■ｏの歿に決定される。第
４図ａに示されるように、データ「０」あるいはデータ
「１」のパルス幅（Ｔあるいは２Ｔ）に対して、Ｂ点の
電圧は２時間ΔＴｏにおいて−■ｏに上昇する。このレ
ベルにおいて、ケゝ−ト１６は切り換えられ、クロック
パルスがＤ点に生成される。積分回路１２の抵抗Ｒの抵
抗値は。

Ｂ点での積分電圧がパルス幅Ｔあるいは２Ｔの入力パル
スに対して’ＡＶｏを超えるように調整することができ
る。それによって、それぞれ第４図す。

第４図ｅに示されるように、Ｄ点のクロック出力は、「
０」あるいは「１」がＡ点に出現するといつでも、生成
される。

しかしながら、Ｄ点におけるクロック出力の・ぐルス幅
は、データ「０」とデータ「１」に対して異なってお９
２次のように示すことができる。

データ「０」信号に対して、、ＶＯまで充電されると。

一■。−■。（１−ｏ−ΔＴｏ／ＲＣ−Δ”Ｏ／ＲＣ＝
　［）、ｅ ２ したがって、ΔＴ　ｏ　＝　ＲＣＡｎ　２データ「０」
に対して、■１から、ｖｏｌで放電するとＶ、ｅ−ΔＴ
２／ＲＣ：■ｏｏ−ΔＴ２／ＲＣ（１６ＴＡｃ）　＝　
’　ｙ。

Ｔ／ＲＣ ｅ”２””　＝２　（１−ｅ　　　　）したがりて、Δ
Ｔ２　＝　ＲＣＡｎ　２（ｌ　　ｅ　””Ｃ）よって、
入力データ「０」に対して生成されたクロック・ぐルス
に対する・ぐルス幅は、第４図（ｂ）を参照して。

Ｔｚｅｒｏ−ΔＴｌ＋ΔＴ２−Ｔ−ΔＴｏ十ΔＴ２＝Ｔ
−ＲＣ７ｎ２＋ＲＣｔｎ　２　（１−ｅ　−Ｔ／ＲＣ）
−Ｔ　＋　ＲＣｔｎ　（１−ｅ−Ｔ／ＲＣ）　　　　と
なる。

同様にして、入力データ「１」（第４図Ｃ）に対応して
Ｄ点に生じるクロック・ぐルス幅を計算すると、Ｖ２か
ら−■ｏまで放電して ■２ｏ−ΔＴｓＡｃ　＝−！−ｙｏ、　ＶＯ（１−ｅ　
”””）ｅ−ΔＴ３／Ｒに■。

２ ｅΔＴ３／ＲＣ＝　２　（１−ｅ−２Ｔ／ＲＣ）、ΔＴ
３　＝ＲＣ／！ｒ＋２（１ｅ　””／”Ｃ）したがって
、データ「１」の入力に対応して生成されるクロックパ
ルス幅は次のようになる。

Ｔｏｎｅ　＝　２Ｔ−ΔＴｏ＋ΔＴ３＝２Ｔ−ＲＣｔｎ
２＋ＲＣＡｎ２（１ｅ　””）”２Ｔ＋ＲＣ２ｎ（１−
ｅ　　”””Ｃ）このようにｒＯＪあるいは「１」の入
力に対して生成されるＤ点でのクロック出力のパルス幅
は、供給電圧に無関係である。その結果、供給電圧のど
のような変動に対しても、受信機の動作は影響を受ける
ことはない。

明らかにわかるとお９．Ｂ点での積分データ信号は、各
入力論理「１」のデータ信号に対応してデータワン信号
を発生するために再び用いられる。第１図に示すように
、それは、・ぐルス幅２Ｔのすべての入力信号である。

最後に分圧器１４の抵抗Ｒ。

とＲ２の比率は、Ｂ点の電圧ピークが、Ｖｌのとき。

６点の電圧ピークが一■０のレベル（ＣＭＯＳケゝ−ト
の動作レベル）に選択される。この場合、データ［１］
の信号だけが、Ｅ点においてデータワン信号（第６図ｅ
）を発生するため、　ＣＭＯＳグー）１８を通過するこ
とができる。

第５図ａ及びｂを参照して、・やルス幅２Ｔの各入力論
理「１」のパルスからデータワン信号を生ずるために６
点において望まれる電圧ｉＶＯを達成するために必要な
Ｒ，／Ｒ２は１次に示すとおシである。

以下企臼 尻２ ０点における電圧ｖ２′は次のようになる。

０点の電圧が−■ｏ、すなわちゲート１８の動作電圧に
達したとき、　ＣＭＯＳバッファケゞ−）１８の出力に
生成されるデータワン信号のパルス幅は、第５図すを参
照して２次のように計算できる。

■２′から一■ｏまで放電すると。

ｅΔＴ４／ＲＣ＝　１　＋６　　”／ＲＣ２ΔＴ　４　
＝　ＲＣ７ｎ　（１＋ｅ−Ｔ／ＲＣ）したがって、ΔＴ
ｄａｔａ　ｏｎｅ＝　Ｔ＋ΔＴ　４　＝　Ｔ　＋　ＲＣ
ｔｎ　（１＋６　”）データワンパルスのノクルス幅は
、供給電圧に無関係であることがわかるであろう。

分圧器１４の抵抗Ｒ１及びＲ２は、積分回路１２の抵抗
Ｒの大きさよシもさらに１桁大きい抵抗値を持つている
。その結果、抵抗Ｒ，とＲ２は、積分回路のキャパシタ
Ｃの充放電に影響を与えることはない。ＣＭＯＳケゞ−
トとバッファ１０．１６及び１８は、積分回路のキヤ・
ぐシタＣを充放電するので高入力インピーダンスを持っ
ている。さらに。

抵抗Ｒ１及びＲ２の高抵抗値は２回路中での電力消費を
減少させる結果となる。

電圧比率Ｖ２／Ｖ１の温度による変動は、パルス幅２Ｔ
及びＴの入力パルスに対してＢ点での積分電圧の比率で
あってそれぞれ次のように計算することができる。

で２本発明による受信機の動作上での温度変動の影響は
、大きさにおいて、２桁だけ減少する。さらに、相対的
に大きなエネルギー量が積分回路のキャパシタＣを充電
するために必要とされるので。

実質上、受信機のすべてのノイズス・ぐイクが取９のぞ
かれる。

さらに、気づくように、ゲート１８と１６の出力として
生成される自己同期データフンパルス及びクロック・ぐ
ルスは、それぞれ第３図の回路に収集される。Ｅ点での
データワンパルス（第６　図ｅ）は、７ｊ−り「１」（
第６図Ｃ）に対応して生成されるＤ点でのクロックパル
スよシも幅が狭い。Ｄ−ノリップフロッゾ２０は、デー
タ入力の回路条件を解消するだめに用いられる。データ
ワン信号の導入端において、データ「ｌ」のクロックパ
ルスはフリップフロップ２０に負荷される。データ「１
」のクロックが現われると、データワンパルスがクロッ
クの最終端で、シフトレジスタ２４を通過するまで、フ
リップフロップ２ｏにとどまる。クロックが印加されな
いと、フリップフロツノはクリアーし、もしもデータワ
ンが７リツプフロツプの入力に現われないと７リツプン
ロツプはクリアーの状態のままとどま・る。したがって
、もしもデータ「０」のクロックパルスが７リツプフロ
ノプ２ｏ“に入力されると、ストローブの結果、ゼロが
クロックパルスの終端でシフトレジスタ２４に与えられ
る。

クロック情報は、入力データ源から導き出されるので２
本発明によるデータ受信機は同期化を必要としない。こ
のようにして２本発明による受信機ははなはだしいノッ
ク条件のもとにおいても確実にデータ過程を受信するこ
とができる。このように、２進データ通信伝送器、コン
ピュータ、レーク ダシステム及び磁気ディス≠又は磁気テープを駆動する
だめに用いられたり、レーダシステムに用ザ いられている尭−ボスピード制御回路に共通に使用され
ている高価な安定化回路が必要なくなる。

本発明によるデータ受信システ、ムは、従来のデーター
クロック同期受信シンテムよシ確実に動作する。

本発明は一つの好ましい実施例に関して記載しだので２
本発明の主旨から逸脱することなしに開示された実施例
によって適宜修正を行うことかできるのは明らかである
。

【図面の簡単な説明】

第１図は°゛１本発明のデータ受信機に用いられている
２進データを表わすための“パルス幅を有する人力デー
タ信号の波形図、第２図は２本発明のデータ受信機の一
実施例を表わす構成図、第３図は。 本発明によるデータ受信機のデータ収集器の構成図、第
４図ａ、ｂ及びｃ−！、た第５図ａ及びｂは第２図の回
路の動作を説明するのに用いるだめの信号波形図、第６
図ａｌｂｌｃｌｄ及びｅは本発明によるデータ受信機の
各ポイントにおける信号波形図である。 １０．１６，１８・・・バッファゲート、２０・・・Ｄ
−フ′リップフロップ、２２・・・インバータ、２４・
・・シＩＧ　Ｉ ＦＩＧ、　２ ＦＩＧ、　３ ＦＩＧ、　４ｃ ＦＩＧ、　５ｂ

Claims (1)

1. 【特許請求の範囲】 １１及び０の論理値が第１及び第２の異なる・ぐルス幅
   によって表現される２進データを受信するだめのデータ
   受信機において、受信した入力２進データを積分し、第
   １と第２のレベルに対応する信号を生成するだめの手段
   と、前記積分された信号から第１の結節点においてクロ
   ック信号を確立し、第２の結節点においてデータ制御信
   号を確立するだめの前記積分する手段に連結された手段
   と、各入力データ信号に対して、出力としてクロック信
   号を生成し、かつ前記第１及び第２のパルス幅のどちら
   か１万で、各入力データ信号に対してデータ信号を生成
   するために、前記第１及び第２の結節点にそれぞれ結合
   さｔた第１及び第２のスイッチ出段とよりなる２進デー
   タ受信機。 ２、前記信号確立手段は前記第１及び第２の結節点を含
   む分圧器よシなり、前記第２の結節点での前記データ制
   御信号は、前記第１の結節点での前記クロック制御信号
   の予じめ定められた比率であることを特徴とする特許請
   求の範囲第１項記載の２進データ受信機。 ３、　　前記パルス幅の上述した１方の・ぐルスで入力
   データ信号に対応して前記第２の結節点において確立さ
   れた前記データ制御信号の電圧レベルは。 前記第２のスイッチ手段を動作させるのに十分な値であ
   って、前記第２のスイッチ手段の出力でデータ信号を生
   成し、前記パルス幅の他方の・ぐルスで入力データ信号
   に対応して前記第２の結節点で確立された前記データ制
   御信号の電圧レベルは。 前記第２のスイッチ手段を動作させるのに必要な電圧レ
   ベルよりも低いことを特徴とする特許請求の範囲第２項
   記載の２進データ受信機。 ４、前記第１及び第２のパルス幅を有するいずれか１方
   のパルス幅の入力データ信号に対応して。 前記第１の結節点におばで確立されたクロ、り制御信号
   の電圧レベルは、前記第１のスイッチ手段を動作させる
   のに十分な値であって、前記第１のスイッチ手段の出力
   でクロック信号を生成することを特徴とする特許請求の
   範囲第３項記載の２進データ受信機。 ５、前記第１及び第２のスイッチ手段の出力にそれぞれ
   結合された第１及び第２の入力端を持つノリツブフロッ
   プと、該ノリツブフロップの出力に結合されたデータ入
   力と前記第２のスイッチ出段の出力に効果的に結合され
   たクロック入力とをもつシフトレジスタとよりなる特許
   請求の範囲第２項記載の２進データ受信機。