JPS59115545A - 半導体素子「とう」載用基板 - Google Patents
半導体素子「とう」載用基板Info
- Publication number
- JPS59115545A JPS59115545A JP57225240A JP22524082A JPS59115545A JP S59115545 A JPS59115545 A JP S59115545A JP 57225240 A JP57225240 A JP 57225240A JP 22524082 A JP22524082 A JP 22524082A JP S59115545 A JPS59115545 A JP S59115545A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- base metal
- thermal expansion
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路装置の半導体素子搭載用基板に関す
るものであり、半導体素子に発生する熱を効率よく放熱
し得ると共に基板材料本来の特性である素子との熱膨張
係数が近似し、電気絶縁性を有する半導体素子塔載用基
板を提供するものである。
るものであり、半導体素子に発生する熱を効率よく放熱
し得ると共に基板材料本来の特性である素子との熱膨張
係数が近似し、電気絶縁性を有する半導体素子塔載用基
板を提供するものである。
集積回路のうち、高信頼性を必要とするものには、低融
点ガラス、セラミックパッケージや多層セラミックパッ
ケージなどのパッケージ法が従来から用いられている。
点ガラス、セラミックパッケージや多層セラミックパッ
ケージなどのパッケージ法が従来から用いられている。
この場合半導体素子はセラミック基板の上に接着の為の
メタルライジング層やメッキ層を介して塔載されるのが
一般的である。
メタルライジング層やメッキ層を介して塔載されるのが
一般的である。
この基板は、それ自体気密封止機能、を果すパッケージ
材料の一部としての特性のみでなく、電気絶縁性や半導
体素子との熱膨張係数のミスマツチが小さいことなどの
特性が要求されている。このため従来はＡ １１２０
ａ 、Ｂ ｅ Ｏ，２Ｍ ｇ Ｏ、Ｓ Ｉｏ ２等の焼
結セラミック材料が広く用いられている。
材料の一部としての特性のみでなく、電気絶縁性や半導
体素子との熱膨張係数のミスマツチが小さいことなどの
特性が要求されている。このため従来はＡ １１２０
ａ 、Ｂ ｅ Ｏ，２Ｍ ｇ Ｏ、Ｓ Ｉｏ ２等の焼
結セラミック材料が広く用いられている。
しかし乍ら、近年集積回路素子の高密度化及び大型化が
進行し、これにエリ半導体素子からの発熱量の増大を招
き、基板材料に対する放熱性の要求がますます大きくな
りつつある。この為、レジンモールドクイブのＩＣに用
いられるリードフレームにはその素材がＮｉ合金からＣ
ｕ合金に変換されつつある。低融点ガラスセラミックパ
ッケージや多層セラミックパッケージの集積回路につい
ても同様に放熱性の要求が強いが、Ａ７！２０３や２Ｍ
７０るが、これは高価である上に毒性を有するという難
点がある。又最も多用されているＡβ、０３ はその
成型、焼結時に混入するＵより発生するα線による半導
体素子への照射効果によって起る集積回路の誤動作がこ
の高性能、高信頼性化の要求の強まる中で、大きな問題
になりつつある。
進行し、これにエリ半導体素子からの発熱量の増大を招
き、基板材料に対する放熱性の要求がますます大きくな
りつつある。この為、レジンモールドクイブのＩＣに用
いられるリードフレームにはその素材がＮｉ合金からＣ
ｕ合金に変換されつつある。低融点ガラスセラミックパ
ッケージや多層セラミックパッケージの集積回路につい
ても同様に放熱性の要求が強いが、Ａ７！２０３や２Ｍ
７０るが、これは高価である上に毒性を有するという難
点がある。又最も多用されているＡβ、０３ はその
成型、焼結時に混入するＵより発生するα線による半導
体素子への照射効果によって起る集積回路の誤動作がこ
の高性能、高信頼性化の要求の強まる中で、大きな問題
になりつつある。
本発明はかかる欠点を解消し、従来の七ラミック基板に
替る放熱性良好な半導体素子搭載用基板を提供せんとす
るものである。
替る放熱性良好な半導体素子搭載用基板を提供せんとす
るものである。
すなわち本発明はＣｕを５〜３０ｗｔ％ 含有し、熱膨
張係数が５．０〜８．０Ｘ１０ ’ｃｍ／ｃｔｎ、’Ｇ
、熱伝導率が０．３８ ｃａｌ ７ｃｍ 、 ｓｅｃ
１０以上のＭｏ合金から成るベースメタルの少なくとも
表面の一部に電気絶縁性を有する無機物質から成る０、
１〜２０μｍ の被覆層を有することを特徴とする半導
体素子搭載用基板である。
張係数が５．０〜８．０Ｘ１０ ’ｃｍ／ｃｔｎ、’Ｇ
、熱伝導率が０．３８ ｃａｌ ７ｃｍ 、 ｓｅｃ
１０以上のＭｏ合金から成るベースメタルの少なくとも
表面の一部に電気絶縁性を有する無機物質から成る０、
１〜２０μｍ の被覆層を有することを特徴とする半導
体素子搭載用基板である。
第１図は本発明の基板を用いて半導体素子を塔載した半
導体装置の断面図であり、ｌは素子の熱膨張係数に近似
した金属板であり、２はその表面に被覆された被覆層で
、両者で基板３を形成する。
導体装置の断面図であり、ｌは素子の熱膨張係数に近似
した金属板であり、２はその表面に被覆された被覆層で
、両者で基板３を形成する。
４はメタルライジング層、５はＡｕ メッキ層で、これ
を介して半導体素子６が塔載されている。
を介して半導体素子６が塔載されている。
本発明においてベースメタルの熱膨張係数を５．０〜８
．０Ｘ１０−６と限定したのは搭載半導体素子であるＳ
ｉ 及びＧａＡｓや、組み合せて用いられることが多い
、他の外囲器材料であるＡｌ２Ｏ３七ラミック（熱膨張
係数６．５〜７．０Ｘ１０ ’）と熱膨張係数を近似
させ、熱膨張の不整合に起因する応力の影響を小さくす
るためである。
．０Ｘ１０−６と限定したのは搭載半導体素子であるＳ
ｉ 及びＧａＡｓや、組み合せて用いられることが多い
、他の外囲器材料であるＡｌ２Ｏ３七ラミック（熱膨張
係数６．５〜７．０Ｘ１０ ’）と熱膨張係数を近似
させ、熱膨張の不整合に起因する応力の影響を小さくす
るためである。
又、熱伝導率を０．３８ ｃａｌ／ａｎ、ｓｅｃ、’Ｇ
以上と限定したのは、消費電力が８Ｗを越える様な高速
ＩＣに対しても、その特性を劣化させることのない熱抵
抗を得る為である。
以上と限定したのは、消費電力が８Ｗを越える様な高速
ＩＣに対しても、その特性を劣化させることのない熱抵
抗を得る為である。
又、ベースメタルとしてＣｕ−Ｍｏ合金を用い、かつＣ
ｕ Ｏ量を５〜３０ｗｔ％としたのは、前記熱特性を得
ることが出き、かつ工業的に製造しうる合金だからであ
る。
ｕ Ｏ量を５〜３０ｗｔ％としたのは、前記熱特性を得
ることが出き、かつ工業的に製造しうる合金だからであ
る。
ベースメタルは粉末冶金法により製造することが好まし
い。他の方法では融点および比重の差が大きい成分の合
金を製造することが困難だからである。
い。他の方法では融点および比重の差が大きい成分の合
金を製造することが困難だからである。
また、Ｍｏ 中に存在するＣｕはＭｏ中に均一に存在し
ていることが好ましい。加熱時のソリ等の特性上のバラ
ツキを防止する為であり、Ｍｏ粉末の として粒径０．５〜１０μｍ の範囲を粉末を用いると
よい。
ていることが好ましい。加熱時のソリ等の特性上のバラ
ツキを防止する為であり、Ｍｏ粉末の として粒径０．５〜１０μｍ の範囲を粉末を用いると
よい。
伺、所定量のＣｕ以外に諸特性を改善する為の次にベー
スメタルの表面に被覆される無機物質としては、ＢＮ、
Ａ７１２０３．ＡＡＮ、Ｓｉ３Ｎ、、Ｙ、０３゜２Ｍｇ
０．ＳｉＯ，ダイヤモンド等が有効であり回路基板の要
求特性に応じて適宜選択組合せるとよい。
スメタルの表面に被覆される無機物質としては、ＢＮ、
Ａ７１２０３．ＡＡＮ、Ｓｉ３Ｎ、、Ｙ、０３゜２Ｍｇ
０．ＳｉＯ，ダイヤモンド等が有効であり回路基板の要
求特性に応じて適宜選択組合せるとよい。
ダイヤモンドやセラミックスを被覆する方法としては、
物理的蒸着（ＰＶＤ）、化学的蒸着（ＣＶＤ）などの気
相メッキ法を用いることが好ましい。
物理的蒸着（ＰＶＤ）、化学的蒸着（ＣＶＤ）などの気
相メッキ法を用いることが好ましい。
又、被覆層を被覆するに際し、ベースメタルの表面状態
を均一、安定化する為に予め、Ｎ１ などの金属を薄
層コーティングすることも、被覆層の膜層厚を薄くした
り、層の質を向上させる為に有効である。
を均一、安定化する為に予め、Ｎ１ などの金属を薄
層コーティングすることも、被覆層の膜層厚を薄くした
り、層の質を向上させる為に有効である。
被覆層の厚みを０１〜２０μｍ と限定したのは、これ
以下では所要の電気絶縁性を得ることができず、これ以
上になると被覆の為のコストが著しく大きくなり、経済
性の面で実用性が乏しいためである。
以下では所要の電気絶縁性を得ることができず、これ以
上になると被覆の為のコストが著しく大きくなり、経済
性の面で実用性が乏しいためである。
次に実施例について説明する。
実施例
ＧａＡｓ半導体素子を塔載するためのｌＩ２Ｏ３薄膜を
被覆した半導体素子搭載用基板をイオンプレティング法
で以下の如く作製した。
被覆した半導体素子搭載用基板をイオンプレティング法
で以下の如く作製した。
金属基板として、熱膨張係数をＧａＡｓに近似させる為
に、２０ｗｔ％Ｃｕ を含有させたＣｕＭｏ合金（熱膨
張係数７．０Ｘ１０ ’）を用いた。被覆層を形成す
る為のイオンブレーティングは、次の方法で実施した。
に、２０ｗｔ％Ｃｕ を含有させたＣｕＭｏ合金（熱膨
張係数７．０Ｘ１０ ’）を用いた。被覆層を形成す
る為のイオンブレーティングは、次の方法で実施した。
即ち原料にはＡｌ２Ｏ２焼結体を用い、電子ビーム加熱
により蒸発させた。酸素圧４Ｘ１０ ’Ｔｏｒｒで高周
波（１３，５６ＭＨｚ） １００〜２００Ｗ を印
加して蒸発物質の一部をイオン化し、基板を２００℃
に加熱してＡ［２０３を厚さ２．０μｍ 被覆した。
により蒸発させた。酸素圧４Ｘ１０ ’Ｔｏｒｒで高周
波（１３，５６ＭＨｚ） １００〜２００Ｗ を印
加して蒸発物質の一部をイオン化し、基板を２００℃
に加熱してＡ［２０３を厚さ２．０μｍ 被覆した。
以上の結果３００■ 以上の絶縁耐圧特性を有する透明
な絶縁体薄膜を密着性良く被覆した熱膨張係数が塔載す
るＧａＡｓ素子と近似し、熱放散性に優れた半導体素子
塔載用基板を得ることが出来た。
な絶縁体薄膜を密着性良く被覆した熱膨張係数が塔載す
るＧａＡｓ素子と近似し、熱放散性に優れた半導体素子
塔載用基板を得ることが出来た。
以上の如き一定のＣｕ −Ｍ ｏ 合金をベースメタル
とし、一定の層厚の無機物質を被覆した複合型基板は、
今後ますます増大する高密度かつ大型化する半導体素子
に対応でき、Ｓｉ 集積回路に加えて今後実用化が進
むと考えられるＧａＡｓ集積回路の半導体素子搭載用基
板と［７ても使用でき、さらにＧａＡｓ 。
とし、一定の層厚の無機物質を被覆した複合型基板は、
今後ますます増大する高密度かつ大型化する半導体素子
に対応でき、Ｓｉ 集積回路に加えて今後実用化が進
むと考えられるＧａＡｓ集積回路の半導体素子搭載用基
板と［７ても使用でき、さらにＧａＡｓ 。
ＩｎＰなどの光デバイスや太陽電池などの搭載用基板と
しても活用することができその効果は大きい。
しても活用することができその効果は大きい。
第１図は本発明による基板を用いた半導体装置の断面図
である。 １ ： ＣｕＭｏ合金板、２：被覆層、３：半導体素子
搭載用基板、４αメタルライジング層、５：Ａｕメッキ
層、６：半導体素子。
である。 １ ： ＣｕＭｏ合金板、２：被覆層、３：半導体素子
搭載用基板、４αメタルライジング層、５：Ａｕメッキ
層、６：半導体素子。
Claims (3)
- （１）Ｃｕ を５〜３０ｗｔ％含有し、熱膨張係数が５
．０〜８．０Ｘ１０ ’ｃｍ／ｃＴｎ、’Ｇ 、熱伝
導率が、０．３８ｃａ１１０ｎ 、 ｓｅｃ 、’Ｇ以
上のＭｏ合金から成るベースメタルの少なくとも表面の
一部に電気絶縁性を有する無機物質から成る０、１〜２
０ｐｍ の被覆層を有することを特徴とする半導体素子
搭載用基板。 - （２）ベースメタルが粉末焼結法により製造された合金
であることを特徴とする特許請求の範囲第（１）項記載
の半導体素子塔載用基板。 - （３）ベースメタル中のＣｕ がＭｏ 中に均一に存在
せしめられていることを特徴とする特許請求範囲２Ｍｐ
Ｏ０Ｓｉ０２． ダイヤモンドのいずれか、又は、そ
れらの積層体であることを特徴とする特許請求範囲第（
１）項又は第（２）項又は第（３）項記載の半導体装置
用基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225240A JPS59115545A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子「とう」載用基板 |
| DE8383112658T DE3379928D1 (en) | 1982-12-22 | 1983-12-15 | Substrate for mounting semiconductor element |
| EP83112658A EP0113088B1 (en) | 1982-12-22 | 1983-12-15 | Substrate for mounting semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225240A JPS59115545A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子「とう」載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59115545A true JPS59115545A (ja) | 1984-07-04 |
Family
ID=16826188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225240A Pending JPS59115545A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子「とう」載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194842A (ja) * | 1985-02-25 | 1986-08-29 | Sumitomo Electric Ind Ltd | 半導体素子搭載用基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062776A (ja) * | 1973-10-05 | 1975-05-28 |
-
1982
- 1982-12-22 JP JP57225240A patent/JPS59115545A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062776A (ja) * | 1973-10-05 | 1975-05-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194842A (ja) * | 1985-02-25 | 1986-08-29 | Sumitomo Electric Ind Ltd | 半導体素子搭載用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100378974C (zh) | 散热器和使用了该散热器的半导体元件和半导体封装体 | |
| JPS5815241A (ja) | 半導体装置用基板 | |
| JPS5921032A (ja) | 半導体装置用基板 | |
| US4806704A (en) | Metal matrix composite and structure using metal matrix composites for electronic applications | |
| JP2006505951A (ja) | 銅／ダイヤモンドの複合材料を有する半導体基板及びその製造方法 | |
| US5650592A (en) | Graphite composites for electronic packaging | |
| EP0099570B1 (en) | Coated ceramic substrates for mounting integrated circuits and methods of coating such substrates | |
| US3781975A (en) | Method of manufacturing diodes | |
| JPH04152642A (ja) | 接着用ペースト | |
| EP0113088B1 (en) | Substrate for mounting semiconductor element | |
| WO2005091360A1 (ja) | 半導体装置用基板と半導体装置 | |
| US5311399A (en) | High power ceramic microelectronic package | |
| KR100981837B1 (ko) | 반도체 장치용 부재 및 반도체 장치 | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| KR100292681B1 (ko) | 반도체용열방산체및그의제조방법 | |
| JPS59115545A (ja) | 半導体素子「とう」載用基板 | |
| JPS59115544A (ja) | 半導体素子搭載用基板 | |
| JPS60128625A (ja) | 半導体素子搭載用基板 | |
| JPH0613494A (ja) | 半導体装置用基板 | |
| JPH0754834B2 (ja) | ダイヤモンド膜製半導体基板の製造方法 | |
| JP3222348B2 (ja) | セラミックパッケージの製造方法 | |
| JPH03177382A (ja) | 窒化アルミニウム基板の表面改質方法 | |
| JPS62232943A (ja) | 半導体装置用基板材料およびその製造方法 | |
| JPH07169881A (ja) | 放熱基板及び半導体用セラミックパッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ |