JPS5912018B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPS5912018B2 JPS5912018B2 JP53078561A JP7856178A JPS5912018B2 JP S5912018 B2 JPS5912018 B2 JP S5912018B2 JP 53078561 A JP53078561 A JP 53078561A JP 7856178 A JP7856178 A JP 7856178A JP S5912018 B2 JPS5912018 B2 JP S5912018B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- diodes
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
Landscapes
- Bipolar Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】
本発明は、２端子を有しこの２端子間の両方向の電圧−
電流特性が対称な半導体回路に関するものである。
電流特性が対称な半導体回路に関するものである。
第１図は本発明の回路が使用される装置の一例を示す接
続図で、ここでは微小信号アイソレータを例示する。
続図で、ここでは微小信号アイソレータを例示する。
図において、１１、１２は入力直流電圧信号Ｅｉが印加
される入力端子、Ｃｌは入力端子１１、１２間に接続し
たコンデンサ、Ｄ、、、Ｄ、２は互に逆極性に並列接続
したダイオード、ＴＲは一次巻線ｎ、、二次巻線ｎ２、
三次巻線ｎ３を有するトランスである。Ｄ２、、Ｄ２２
は互に逆極性に並列接続したダイオード、２１、２２は
出力端子、Ｃ２は出力端子２１、２２間に接続したコン
デンサで、このコンテンサは信号平均化手段を構成して
いる。トランスＴＲの一次巻線ｎ３は並列ダイオード回
路Ｄ、を介して入力端子１１、１２に接続され、これら
は入力回路を構成しまた、二次巻線ｎ２は並列ダイオー
ド回路Ｄ２を介して出力端子２１、２２に接続されてお
り、これらはコ１０ンデンサＣとともに出力回路を構成
している。この実施例ではトランスＴＲを中心として一
次側と二次側とは対称な回路構成となつている。トラン
スＴＲの三次巻線ｎ３は、パルス発生器０５が接続され
ている。１５第２図は並列ダイオード回路Ｄ３、Ｄ２の
特性線図で、加わる電圧ｅ、と流れる電流ｉ３とは図示
するように非線形の関係をもつている。
される入力端子、Ｃｌは入力端子１１、１２間に接続し
たコンデンサ、Ｄ、、、Ｄ、２は互に逆極性に並列接続
したダイオード、ＴＲは一次巻線ｎ、、二次巻線ｎ２、
三次巻線ｎ３を有するトランスである。Ｄ２、、Ｄ２２
は互に逆極性に並列接続したダイオード、２１、２２は
出力端子、Ｃ２は出力端子２１、２２間に接続したコン
デンサで、このコンテンサは信号平均化手段を構成して
いる。トランスＴＲの一次巻線ｎ３は並列ダイオード回
路Ｄ、を介して入力端子１１、１２に接続され、これら
は入力回路を構成しまた、二次巻線ｎ２は並列ダイオー
ド回路Ｄ２を介して出力端子２１、２２に接続されてお
り、これらはコ１０ンデンサＣとともに出力回路を構成
している。この実施例ではトランスＴＲを中心として一
次側と二次側とは対称な回路構成となつている。トラン
スＴＲの三次巻線ｎ３は、パルス発生器０５が接続され
ている。１５第２図は並列ダイオード回路Ｄ３、Ｄ２の
特性線図で、加わる電圧ｅ、と流れる電流ｉ３とは図示
するように非線形の関係をもつている。
このように構成したアイソレータにおいて、トランスＴ
Ｒの一次巻線ｎ３と二次巻線ｎ２との巻数２０比を１：
１とし、三次巻線ｎ３に正負対称のインパルス信号を与
えるものとすれば、その等価回路は第３図に示す通クと
なる。
Ｒの一次巻線ｎ３と二次巻線ｎ２との巻数２０比を１：
１とし、三次巻線ｎ３に正負対称のインパルス信号を与
えるものとすれば、その等価回路は第３図に示す通クと
なる。
第３図の等価回路において、スイッチ５１、５２はダイ
オードＤ３３、Ｄ、２、Ｄ２３、Ｄ２２のスイッチ２５
シダ動作を表示したもので、あつて、パルス発生器０５
から正極性のインパルスが印加されると、スイッチ５１
、５２が接点ａ側に接続され（ダイオードＤ３、、Ｄ２
３が導通）、負極性のインパルスが印加されると、スイ
ッチ５１、５２が接点ｃ側に接続３０される（ダイオー
ドＤ、２、Ｄ２２が導通）。
オードＤ３３、Ｄ、２、Ｄ２３、Ｄ２２のスイッチ２５
シダ動作を表示したもので、あつて、パルス発生器０５
から正極性のインパルスが印加されると、スイッチ５１
、５２が接点ａ側に接続され（ダイオードＤ３、、Ｄ２
３が導通）、負極性のインパルスが印加されると、スイ
ッチ５１、５２が接点ｃ側に接続３０される（ダイオー
ドＤ、２、Ｄ２２が導通）。
また。インパルスが印加されない状態では、スイッチ５
１、５２は接点ｂに接続される（いずれのダイオードも
不導通）。各ダイオードＤ３１〜Ｄ２２は、いずれも順
方向電圧Δと動抵抗（順方向抵抗）にと３５の直列接続
で表わされる。 いま、パルス発生器０５から正極性の
インパルスｉ。
１、５２は接点ｂに接続される（いずれのダイオードも
不導通）。各ダイオードＤ３１〜Ｄ２２は、いずれも順
方向電圧Δと動抵抗（順方向抵抗）にと３５の直列接続
で表わされる。 いま、パルス発生器０５から正極性の
インパルスｉ。
が印加されている状態では、スイッチ５１、Ｓ２は接点
ａに接続されたのと等価（ダイオードＤ，，，Ｄ２，が
導通）となヤ、インパルスＩ。はダイオードＤ，，測と
ダイ・オートＤ２，ｌｌｌｌｌに図示するよＩＯうに一
づつ等しく分流する。
ａに接続されたのと等価（ダイオードＤ，，，Ｄ２，が
導通）となヤ、インパルスＩ。はダイオードＤ，，測と
ダイ・オートＤ２，ｌｌｌｌｌに図示するよＩＯうに一
づつ等しく分流する。
この状態では，出力端子２１，２２間の出力電圧ＥＯ，
は（１）式で表わすことができる。また．負極性のイン
パルスＩ。
は（１）式で表わすことができる。また．負極性のイン
パルスＩ。
（振帽は正極性の場合と同じとする）が印加された状態
では、出力端子２１，２２間の出力電圧ＥＯ２は（２）
式で表わすことができる。パルス発生器０Ｓからの正負
極性のインパルスは，第４図イに示すようにくシ返し周
期Ｔで印加されるものとするとともに、コンデンサＣ，
，Ｃ２の容量をインパルスの充放電による電位変化が小
さくなるよう十分大きくしておけば、出力電圧ＥＯはＥ
Ｏ，とＥＯ２の平均値となわ、（１）式と（２成から（
３）式で表わすことができる。
では、出力端子２１，２２間の出力電圧ＥＯ２は（２）
式で表わすことができる。パルス発生器０Ｓからの正負
極性のインパルスは，第４図イに示すようにくシ返し周
期Ｔで印加されるものとするとともに、コンデンサＣ，
，Ｃ２の容量をインパルスの充放電による電位変化が小
さくなるよう十分大きくしておけば、出力電圧ＥＯはＥ
Ｏ，とＥＯ２の平均値となわ、（１）式と（２成から（
３）式で表わすことができる。
（３｝式において，
であるとすれば，２項目および３項目はともに零となＶ
．出力電圧ＥＯは入力直流電圧Ｅｉに等しくなる。
．出力電圧ＥＯは入力直流電圧Ｅｉに等しくなる。
したがつて．入力回路に与えられた直流電圧Ｅｉを．電
気的に絶縁し出力回路側から取ｖ出すことができる。こ
のような微小信号アイソレータにおいては、並列ダイオ
ード回路Ｄ，，Ｄ２が（４）式の関係を満足するかどラ
かが，アィソレータとしての精度を左右する重要な要素
となる。
気的に絶縁し出力回路側から取ｖ出すことができる。こ
のような微小信号アイソレータにおいては、並列ダイオ
ード回路Ｄ，，Ｄ２が（４）式の関係を満足するかどラ
かが，アィソレータとしての精度を左右する重要な要素
となる。
ここにおいて．本発明はこのような装置の並列ダイオー
ド回路に用いて有効な半導体回路を実現しようとするも
のである。
ド回路に用いて有効な半導体回路を実現しようとするも
のである。
第５図は本発明の一実施例を示す構成図で．Ａは平面図
．ＢはＡ図におけるＢ−Ｂ断面図．Ｃは電気的な回路図
である。
．ＢはＡ図におけるＢ−Ｂ断面図．Ｃは電気的な回路図
である。
図において．１は基板、３はコレクタ、４はペース．５
はエミツタで．これらは基板１上に互に近接する４個の
トランジスタＴｒ．ｌ〜Ｔｒ．４を形成している。
はエミツタで．これらは基板１上に互に近接する４個の
トランジスタＴｒ．ｌ〜Ｔｒ．４を形成している。
各トランジスタＴｒ．ｌ〜Ｔｒ．４において．３１はコ
レクタ３Ｖｃ結合するコレクタ電極、４１はベース４に
結合するベース電極、５１はエミツタ５に結合するエミ
ツタ電極である。コレクタ電極３１とペース電極４１と
は、互に接続されておＶ）．各トランジスタＴｒ．ｌ〜
Ｔｒ．４はいずれもダイオードとしての動作をなすよう
になつている。互に並んで隣合ラトランジスタＴｒ．ｌ
とＴｒ．２とにおいて、トランジスタＴｒ．ｌのコレク
タ電極、ベース電極３１，４１は、トランジスタＴｒ２
のエミツタ電極５１に接続され、また，トランジスタＴ
ｒ．ｌのエミツタ電極５１は、トランジスタＴｒ．２の
コレクタ電極、ベース電極３１，４１に接続されている
。互に並んで隣合ラトランジスタＴｒ．３とＴｒ．４と
においても同様に、トランジスタＴｒ．３のコレクタ電
極、ベース電極３１，４１がトランジスタＴｒ．４のエ
ミツタ電極５１に接続され、また、トランジスタＴｒ．
３のエミツタ電極５１は，トランジスタＴｒ．４のコレ
クタ電極、ベース電極３１，４１に接続されている。Ｔ
ｌ，Ｔ２は外部回路（図示せず）に接続される端子、６
１はトランジスタＴｒ．ｌのコレクタ電極，ベース電極
３１，４１およびトランジスタＴｒ．２のエミツタ電極
５１と端子７１とを接続するリード線＆ ６２はトラン
ジスタＴｒ．３のエミツタ電極５１およびトランジスタ
Ｔｒ．４のコレクタ電極．ペース電極３１，４１と端子
７１とを接続するリード線， ６３はトランジスタＴｒ
．ｌのエミツタ電極５１およびトランジスタＴｒ．２の
コレクタ電極．ベース電極３１，４１と端子７２とを接
続するリード線．６４はトランジスタＴｒ．３のコレク
タ電極、ベース電極３１，４１およびトランジスタＴｒ
．４のエミツタ電極５１と端子７２とを接続するリード
線である。このように構成した回路の端子Ｔｌ，Ｔ２か
らみた等価回路は，第６図Ａに示す通クとなる。すなわ
ち、基板上に互に対角線上に配列するトランジスタＴｒ
．ｌ，Ｔｒ．４が端子１１から端子Ｔ２の方向に順方向
となるように並列接続され、同じく．対角線上に配列す
るトランジスタＴｒ．２，Ｔｒ．３が端子７２から端子
７１の方向に順方向となるように並列接続されることと
なる。第６図Ａにおいて、Ｒ６，〜 Ｒ６２は各リード
線の抵抗値を表わすものとする。また、第６図Ａの等価
回路は、ダイオード接続したトランジスタＴｒ．ｌ，Ｔ
ｒ．４およびＴｒ．２，Ｔｒ．３をそれぞれ１個のダイ
オードで代表すれば更に第６図Ｂのように簡略化するこ
とができる。ここで、各ダイオードＤ，，Ｄ２に直列に
接続される抵抗Ｒ，，ｒ２は（５）式、（６）式で表わ
すことができる。
レクタ３Ｖｃ結合するコレクタ電極、４１はベース４に
結合するベース電極、５１はエミツタ５に結合するエミ
ツタ電極である。コレクタ電極３１とペース電極４１と
は、互に接続されておＶ）．各トランジスタＴｒ．ｌ〜
Ｔｒ．４はいずれもダイオードとしての動作をなすよう
になつている。互に並んで隣合ラトランジスタＴｒ．ｌ
とＴｒ．２とにおいて、トランジスタＴｒ．ｌのコレク
タ電極、ベース電極３１，４１は、トランジスタＴｒ２
のエミツタ電極５１に接続され、また，トランジスタＴ
ｒ．ｌのエミツタ電極５１は、トランジスタＴｒ．２の
コレクタ電極、ベース電極３１，４１に接続されている
。互に並んで隣合ラトランジスタＴｒ．３とＴｒ．４と
においても同様に、トランジスタＴｒ．３のコレクタ電
極、ベース電極３１，４１がトランジスタＴｒ．４のエ
ミツタ電極５１に接続され、また、トランジスタＴｒ．
３のエミツタ電極５１は，トランジスタＴｒ．４のコレ
クタ電極、ベース電極３１，４１に接続されている。Ｔ
ｌ，Ｔ２は外部回路（図示せず）に接続される端子、６
１はトランジスタＴｒ．ｌのコレクタ電極，ベース電極
３１，４１およびトランジスタＴｒ．２のエミツタ電極
５１と端子７１とを接続するリード線＆ ６２はトラン
ジスタＴｒ．３のエミツタ電極５１およびトランジスタ
Ｔｒ．４のコレクタ電極．ペース電極３１，４１と端子
７１とを接続するリード線， ６３はトランジスタＴｒ
．ｌのエミツタ電極５１およびトランジスタＴｒ．２の
コレクタ電極．ベース電極３１，４１と端子７２とを接
続するリード線．６４はトランジスタＴｒ．３のコレク
タ電極、ベース電極３１，４１およびトランジスタＴｒ
．４のエミツタ電極５１と端子７２とを接続するリード
線である。このように構成した回路の端子Ｔｌ，Ｔ２か
らみた等価回路は，第６図Ａに示す通クとなる。すなわ
ち、基板上に互に対角線上に配列するトランジスタＴｒ
．ｌ，Ｔｒ．４が端子１１から端子Ｔ２の方向に順方向
となるように並列接続され、同じく．対角線上に配列す
るトランジスタＴｒ．２，Ｔｒ．３が端子７２から端子
７１の方向に順方向となるように並列接続されることと
なる。第６図Ａにおいて、Ｒ６，〜 Ｒ６２は各リード
線の抵抗値を表わすものとする。また、第６図Ａの等価
回路は、ダイオード接続したトランジスタＴｒ．ｌ，Ｔ
ｒ．４およびＴｒ．２，Ｔｒ．３をそれぞれ１個のダイ
オードで代表すれば更に第６図Ｂのように簡略化するこ
とができる。ここで、各ダイオードＤ，，Ｄ２に直列に
接続される抵抗Ｒ，，ｒ２は（５）式、（６）式で表わ
すことができる。
リード線６１とリード線６２．リード線６３とリード線
６４はいずれもその長さと幅を同一に形成することは可
能で，Ｒ６，＝ Ｒ６２，Ｒ６３＝現．とすることがで
き．また、これらの関係を満足しなくとも．（５）式、
（６）式から明らかなように、ダイオードに直列に接続
される抵抗の和Ｒ，＋Ｒ２をＤ１側とＤ２側とで正確に
一致させることができる。
６４はいずれもその長さと幅を同一に形成することは可
能で，Ｒ６，＝ Ｒ６２，Ｒ６３＝現．とすることがで
き．また、これらの関係を満足しなくとも．（５）式、
（６）式から明らかなように、ダイオードに直列に接続
される抵抗の和Ｒ，＋Ｒ２をＤ１側とＤ２側とで正確に
一致させることができる。
また、ダイオードＤ，，Ｄ２の順方向電圧Δ，，→は各
ダイオード接続されるトランジスタＴｒ．ｌ〜Ｔｒ．４
の順方向電圧Ｅ，〜Ｅ４とすれば（７）式、（８成で表
わすことができる。Ｅ，〜Ｅ４は、各トランジスタＴｒ
．ｌ〜Ｔｒ．４を同一条件でつくることによつてＥ，＝
Ｅ２＝ Ｅ３＝Ｅ４とすることができる。
ダイオード接続されるトランジスタＴｒ．ｌ〜Ｔｒ．４
の順方向電圧Ｅ，〜Ｅ４とすれば（７）式、（８成で表
わすことができる。Ｅ，〜Ｅ４は、各トランジスタＴｒ
．ｌ〜Ｔｒ．４を同一条件でつくることによつてＥ，＝
Ｅ２＝ Ｅ３＝Ｅ４とすることができる。
また．第７図の矢印ａに示すように基板１０に対して温
度勾配が存在する場合にあつては． Ｅ，＝Ｅ２，ｅ３
＝Ｅ，が維持され、また、矢印ｂに示すような温度勾配
が存在する場合にあつては、Ｅ，＝ Ｅ３，ｅ２＝ Ｅ
４が維持され，いずれの場合にも、（７）式、（８成か
ら明らかなようにΔ，＝→の関係を温度勾配に影響され
ないで保つことができる。したがつて、本発明にかかわ
る回路によれば（４）式を満足するような回路が実現で
きる。
度勾配が存在する場合にあつては． Ｅ，＝Ｅ２，ｅ３
＝Ｅ，が維持され、また、矢印ｂに示すような温度勾配
が存在する場合にあつては、Ｅ，＝ Ｅ３，ｅ２＝ Ｅ
４が維持され，いずれの場合にも、（７）式、（８成か
ら明らかなようにΔ，＝→の関係を温度勾配に影響され
ないで保つことができる。したがつて、本発明にかかわ
る回路によれば（４）式を満足するような回路が実現で
きる。
なお、この実施例ではトランジスタをダイオード接続し
たものを基板１０に形成したやのについて例示したが，
トランジスタに代えてダイオードを形成するようにして
もよい。
たものを基板１０に形成したやのについて例示したが，
トランジスタに代えてダイオードを形成するようにして
もよい。
また、ここでは本発明にかかわる回路を微小信号アイソ
レータに使用する場合について説明したが．本発明にか
かわる回路は両方向性のリミツタ回路など他にも適用す
ることが可能である。以上説明したように．本発明によ
れば特に微小信号アイソレータに使用して有効な半導体
回路が実現できる。
レータに使用する場合について説明したが．本発明にか
かわる回路は両方向性のリミツタ回路など他にも適用す
ることが可能である。以上説明したように．本発明によ
れば特に微小信号アイソレータに使用して有効な半導体
回路が実現できる。
第１図は本発明にかかわる回路が使用される微小信号ア
イソレータの回路図、第２図は並列ダイオード回路の特
性線図，第３図は第１図回路の等価回路．第４図はその
動作波図，第５図は本発明にかかわる回路の一実施例を
示す構成図で、Ａは平面図．ＢはＡ図におけるＢ− Ｂ
断面図．Ｃは電気的回路図、第６図は第５図回路の等価
回路、第Ｔ図はその作用効果を説明するための説明図で
ある。 １０・・・基板、Ｔｒ．ｌ〜Ｔｒ．４・・・トランジス
タ，３・・・コレクタ、４・・・ペース． ５ ・・・
エミツタ，３１・・・コレクタ電極、４１・・・ベース
電極、５１・・・エミツタ電極、６１〜 ６４・・・リ
ード線、７１，７２・・・端子。
イソレータの回路図、第２図は並列ダイオード回路の特
性線図，第３図は第１図回路の等価回路．第４図はその
動作波図，第５図は本発明にかかわる回路の一実施例を
示す構成図で、Ａは平面図．ＢはＡ図におけるＢ− Ｂ
断面図．Ｃは電気的回路図、第６図は第５図回路の等価
回路、第Ｔ図はその作用効果を説明するための説明図で
ある。 １０・・・基板、Ｔｒ．ｌ〜Ｔｒ．４・・・トランジス
タ，３・・・コレクタ、４・・・ペース． ５ ・・・
エミツタ，３１・・・コレクタ電極、４１・・・ベース
電極、５１・・・エミツタ電極、６１〜 ６４・・・リ
ード線、７１，７２・・・端子。
Claims (1)
- １ 基板上に４個のダイオード接続したトランジスタ又
はダイオードを互に近接して形成するとともに第１およ
び第２の端子を設け、前記第１および第２の端子間に互
に対角線上に位置する一方の組のトランジスタ又はダイ
オードを第１の端子から第２の端子の方向となるように
並列接続し、互に対角線上に位置する他方の組のトラン
ジスタ又はダイオードを第２の端子から第１の端子の方
向に順方向となるように並列接続した半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53078561A JPS5912018B2 (ja) | 1978-06-30 | 1978-06-30 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53078561A JPS5912018B2 (ja) | 1978-06-30 | 1978-06-30 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5522806A JPS5522806A (en) | 1980-02-18 |
| JPS5912018B2 true JPS5912018B2 (ja) | 1984-03-19 |
Family
ID=13665311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53078561A Expired JPS5912018B2 (ja) | 1978-06-30 | 1978-06-30 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912018B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114328B2 (ja) * | 1989-01-13 | 1995-12-06 | 株式会社村田製作所 | ダブルバランスドミキサ |
| JP2672774B2 (ja) * | 1993-10-08 | 1997-11-05 | ツツイ機工株式会社 | 気密扉 |
-
1978
- 1978-06-30 JP JP53078561A patent/JPS5912018B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5522806A (en) | 1980-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962591A (en) | Voltage doubler circuit | |
| PL133016B1 (en) | High voltage semiconductor switch | |
| US3061743A (en) | Binary circuit | |
| JPS5912018B2 (ja) | 半導体回路 | |
| EP0065219A2 (en) | Signal voltage dividing circuit | |
| US4280064A (en) | Signal isolator | |
| JPS5917894B2 (ja) | パルス幅信号変換器 | |
| KR820001509B1 (ko) | 미소신호용 아이솔레이터 | |
| JPH0628833Y2 (ja) | 信号入力装置 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JPS5831614A (ja) | 三角波発振器 | |
| SU1437798A1 (ru) | Магазин сопротивлени | |
| JPH0227567Y2 (ja) | ||
| SU598202A1 (ru) | Инвертор | |
| JPH0622999Y2 (ja) | ペアツエナダイオード | |
| JPS623942Y2 (ja) | ||
| SU423242A1 (ru) | Ключ | |
| SU957368A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| SU1539753A1 (ru) | Источник опорного напр жени | |
| JPS6157117A (ja) | ２極固態スイツチ装置 | |
| SU766013A1 (ru) | Аналоговый переключатель напр жени | |
| SU425547A1 (ru) | Реле времени | |
| SU1023592A1 (ru) | Преобразователь посто нного напр жени | |
| SU1676087A1 (ru) | Транзисторный ключ | |
| SU741389A1 (ru) | Регул тор переменного напр жени |