JPS5912163B2 - 撮影中の被写界光変化に対応するデジタル電気シャッタ - Google Patents

Description

【発明の詳細な説明】 本発明は写真撮影中の被写界光の変化に対応するデジタ
ノ１気シャッタに関するものである。

３０従来、一般に知られているデジタル電気シャッタで
は、露光開始前の撮影レンズ系を通つた被写界光（内光
）情報をパルス数の異なる一連のパルス信号に変換し、
このパルス数を計数回路（バイナ’りカウンタ）に記憶
させたのち、ミラーのある３５カメラではミラーを上げ
てから、シャッタを開くように・している。

そして、シャッタ始動と同時に、別設した基準パルス発
生器より基準パルスを送出させ、該基準パルス数が前記
計数回路の記憶値に等しくなつた時点でシャツタを閉じ
るようにしている。

しかしながら、このような動作の電気シャツタでは、初
めパルスが計数回路に記憶されてから、実際にシヤツタ
の始動が行なわれるまでにあるいは場合により露光中に
も若干の時間が経過するため、もし、計数回路の記憶時
と実際のシャツタ作動時との各被写界光情報に差が生じ
た場合は、その分だけ露光量に誤差を生ずる。

例えば、太陽光に依存する屋外撮影で、雲等の流れ具合
により不規則に被写界光が変化するような場合には上記
の誤差を生ずるおそれが多い。特に、シヤツタ時間が低
速で、シヤツタの開放中に光の変化を生ずるような場合
にはこの誤差が大きくなる。更に、列車や自動車等の走
行中の車から撮影するような場合には、地土に点在する
建物、樹木等の遮蔽物の影響によつても同様な誤差を生
ずる可能性がある。以上述べた露光量の誤差があると、
原板は露出不足が過多となり、写真の品位が損なわれる
こととなる。これに対して、撮影レンズ系を通つた被写
界光即ち内光を測淀するとともに、撮影レンズ系を通ら
ない被写界光即ち外光を測光して、両測光値の差又は比
を記憶したのち、該記憶値と露光開始後の外光測光値と
に基づいてシヤツタ時間を決定するようにしたアナログ
電気シヤツタが考えられた。

かかる電気シヤツタは、撮影中の被写界光の変化に対応
できるが、シヤツタ時間が外光測光値に依存して決定さ
れるので、内光測洸に劣らない精度の良い適切な外光測
光をしなければならないという問題があつた。本発明は
、上記の点に鑑みなされたもので、露光開始前に記憶し
た外光の強さと、シヤツタ開放時の実際の外光の強さと
を電気的に比較して、両者の差の程度に応じ内光の強さ
に応じたシャツタ時間を自動的に補正制御するようにし
て、撮影中の被写界光変化に対応できるようにしたテジ
タル電気シヤツタを提供したものでぁる。

本発明の説明に入るに先立ち、先ず、本発明の対象とな
つた従来公知の所謂一致形のバイナリ電気シヤツタにつ
いてその構成と作動原理を述べておく。

第１図において、ＰＯは例えばＣｄＳ等で構成されて外
光を検知する受光素子、１はこの受光素子の検出出力に
制御されて時間幅が変化する時間信号を出力するタイマ
回路、２及び３はそれぞれ予め定められた一定の周期で
パルスを出力する第１又は第２の基準パルス発生器であ
る。４及び５はいずれもバイナリカウンタで、バイナリ
カウンタ４の入力端はアンド回路ＡＮＤの出力端に接続
され、このアンド回路の一方の入力端はタイマ回路１の
出力端に、他方の入力端は第１の基準パルス発生器２の
出力端にそれぞれ接続されている。

また、バイナリカウンタ５の入力端は常開形開閉器Ｓを
介して第２の基準パルス発生器３の出力雑ｋ接続されて
いる。６は一致回路で、この回路の一方の各入力端には
バイナリカウンタ４の各計数段出力端がそれぞれ接続さ
れ、また他方の各入力端にはバイナリカウンタ５の各計
数段出力端がそれぞれ接続されている。

一致回路６の出力端はサイリスタＳＣＲのゲートに接続
され、このサイリスタのカソードは接地されている。Ｌ
はこのサイリスタのアノードと電源間に接続されたシヤ
ツタ閉成用電磁石である。第１図の装置においては、電
源電圧の印加により基準パルス発生器２，３が動作を始
めてそれぞれ川定の周期で基準パルスを発振する。

他方、タイマ回路１は受光素子Ｐ。が検知した被写界光
の強さに応じて時間長の異なる時間信号を出力する。こ
の時間信号が続く間、基準パルス発生器２の出力パルス
がＡＮＤ回路を通過してバイナリカウンタ４で計数され
記憶される。この記憶値は、被写界光が強いほど小さく
、弱いほど大きくなるようになつている。この記憶が完
了した後でシャツタの始動に移ることとなる。それには
先ず、シヤツタレリーズを押下げる段階の前段でミラー
を上げ、続く後段でシヤツタを開くとともに開閉器Ｓを
閉じる。これにより、基準パルス発生器３の出力パルス
が順次バイナリカウンタ５に加えられる。そして、バイ
ナリカウンタ５の計数値がバイナリカウンタ４の記憶値
に等しくなつた時点で、一致回路６より信号が出てサイ
リスタＳＣＲをトリガする。これにより電磁石Ｌが動作
してシャッタを閉じ、所謂、シヤツタ時間の復元が完了
することとなる。上記の電気シヤツタにおいて正しい露
光量を得るためには、バイナリカウンタ４が記憶時の被
写界光の強さが、シャツタ時間の復元時にも同一に保た
れていることが必要である。

しかしながら、この条件は常に満足されるとは限らず、
時として前記のように変動があるので露光誤差を生ずる
のである。本発明は、内光測光式デジタル電気シャツタ
におけるシヤツタ時間復元用基準パルスの周期を露光開
始前後の外光の強弱に応じて制御することにより、前記
の露光誤差の発生を防止したものである。

第２図は本発明の実施例を示したもので、第１図の装置
と同一部分には同符号を付してある。即ち、本実施例は
第１図における基準パルス発生器３に誤差補正回路を付
加した形のもので、第２図のプロツク３はシヤツタ時間
復元用基準パルス発生回路、プロツク７は誤差補正回路
である。誤差補正回路７では、外光の受光素子Ｐ１が抵
抗Ｒｌ．と直列になつて電源母線と接地間に接続され、
この受光素子と抵抗の接続点は常閉形開閉器Ｓ１を介し
てトランジスタＱ１のベース及び保持コンデンサＣ。の
一端に接続され、コンデンサＣ。の他端は接地されてい
る。トランジスタＱ１のコレクタは電源母線に接続され
、エミツタは抵抗を介して接地されてエミツタホロワ増
幅器が構成されている。また、受光素子Ｐ１と同様に外
光を受光する他の受光素子Ｐ２が抵抗Ｒ２と直列になつ
て電源母線と接地間に接続されて較正電圧生成回路を構
成している。そして、受光素子Ｐｌ，Ｐ２が同一の被写
界光を受光したときに、抵抗Ｒｌ，Ｒ，それぞれの両端
に同一の電圧が生ずるように設定されている。プロツク
７ａは演算増幅器０Ａと図示位置の各結合抵抗Ｒｉ，Ｒ
ｆ，Ｒ３，Ｒ４で構成された加減演算回路として公知の
差動増幅回路で、抵抗Ｒ３の入力側はトランジスタＱ１
のエミツタに、抵抗Ｒｉの入力側は受光素子Ｐ２と抵抗
Ｒ２の接続点にそれぞれ接続され、演算増幅器０Ａの出
力側は抵抗を介しトランジスタＱ２のベースに接続され
ている。トランジスタＱ２のエミツタは負バイアス用電
源Ｅｎを介して接地され、コレクタは抵抗を介して電源
母線に、またこのコレクタは位相反転用トランジスタＱ
３のベースにそれぞれ接続されている。トランジスタＱ
３のエミツタは接地され、コレクタは可変抵抗Ｒを介し
て電源母線に接続されている。基準パルス発生回路３′
では、時定トランジスタＱ４のベースが可変抵抗Ｒの摺
動子に、エミツタが電源母線にそれぞれ接続され、コレ
クタは時定コンデンサＣ１を介して接地され、また、こ
のコレクタは発振用ユニジヤンクシヨントランジスタＵ
ＪＴのエミツタにも接続されている。

そして、トランジスタＵＪＴの第２ベースは抵抗を介し
て電源母線に接続され、第１ベースは抵抗を介して接地
されるとともに常開形開閉器Ｓを介してバイナリカウン
タ５の入力端に接続されている。第２図の回路では、受
光素子Ｐｌ，Ｐ２は初め同一の被写界光を受光するので
、抵抗Ｒｌ，Ｒ２の各端子電圧Ｖｌ，Ｖ２は等しくなる
。なお、トランジスタＱ１はエミツタホロワ増幅器を構
成するので、そのエミツタには開閉器Ｓ１が閉じている
状態では前記の電圧Ｖ１と同等の電圧が現われる。従つ
て、差動増幅回路７ａは等しい二つの入力電圧Ｖｌ，Ｖ
２を受けることとなる。差動増幅回路７ａでは、周知の
ように抵抗値の関係をＲｉ＝Ｒ３、Ｒｆ＝Ｒ４にとれば
、演算増幅器０Ａの出力電圧ＶＯは、ｏ＝（Ｖ１−Ｖ２
）Ｒｆ／Ｒｉとなる。従つて、１＝Ｖ２の場合はＶ。−
０となる。この関係は被写界光の明るさの広範囲にわた
つて維持される。この場合、トランジスタＱ２は電源Ｅ
ｒｌによりバイアスされた所定の動作点で動作し、トラ
ンジスタＱ３もこれに応じて動作して可変抵抗ＶＲの両
端に所定の出力電圧を生ずる。そこで、先に記憶した被
写界光に対する正しいシャツタ時間が復元されるようく
予め可変抵抗Ｒの摺動子を調整してトランジスタＱ４の
内部抵抗を制御し、基準パルス発生回路３″の発振周期
を決定しておけば、記憶時の被写界光とシャツタ時間の
復元時の被写界光が同一である限り、常に正しいシャツ
タ時間が与えられることとなる。次に、以上のように設
定された第２図の実施例が撮影時に如何に動作するかを
述べる。

先ず、カメラを被写体に向けることにより、その時の被
写界光の強さが受光素子Ｐ。を介してバイナリカウンタ
４に記憶される。この後でミラーを上げてシャツタを開
くとともに 開閉器Ｓ１を開き同時に開閉器Ｓを閉じる
。この結果、コンデンサＣ。には上記の記憶時に受光素
子Ｐ１を介して抵抗Ｒ，に生じた電圧１が保持され、こ
の電圧に等しい電圧が前記のように差動増幅回路７ａの
一方の入力となる。この入力は以後の被写界光の変化に
関係なく一定に保持される。そして、受光素子Ｐ１に代
り受光素子Ｐ２が以後の被写界光の検出に当ることとな
る。以上のようにして露光作用が進行するが、途中で被
写界光に変化がない場合には、受光素子Ｐ２による検出
により生じた較正電圧２は前記の電圧１と等しいので、
前記と同様に基準パルス発生回路が動作して、適正なシ
ヤツタ時間が与えられる。次に、露光の途中で被写界光
が変化する場合、即ち初めに記憶した被写界光の強さと
、シヤツタ時間の復元時の被写界光の強さが異なる場合
の動作を述べる。

先ず、露光途中で被写界光が変化して光度が弱くなつた
場合には、較正電圧２が電圧Ｖ１より低くなるため、差
動増幅回路７ａから正電圧が出力される。この正電圧に
応じてトランジスタＱ２の内部抵抗が低下し、また逆に
トランジスタＱ３の内部抵抗が増大する。これにより、
可変抵抗ＶＲに現われる電圧が低下するので、トランジ
スタＱ４の内部抵抗が増加することとなり、基準パルス
発生回路３′ｔ）；発生する基準パルスの周期が長くな
る。この結果、バイナリカウンタ５が所定の計数値に達
するまでの時間が長くなるので、バイナリカウンタ４の
記憶値より復元されるシャツタ時間が長くなる。これに
より、被写界光の低下によるシヤツタ時間の誤差が補正
されることになる。次に、露光途中で被写界光の光度が
強くなつた場合には、較正電圧Ｖ２が電圧より高くなる
ため差動増幅回路７ａから負電圧が出力される。

この結果、前記と逆にトランジスタＱ４の内部抵抗が減
少することとなり、基準パルスの周期が短かくなる。こ
れによりシヤツタ時間が短かくなり、被写界光の増大に
よるシヤツタ時間の誤差が補正される。上記の実施例で
は、誤差補正回路にそれぞれが外光を受光する二つの受
光素子を用いたが、これを一つの受光素子で済ませた誤
差補正回路の実施例を関連回路と共に第３図に示した。

同図においては、第２図の受光素子Ｐ，と抵抗Ｒ１を廃
し、受光素子Ｐ２と抵抗Ｒ，の接続点を常閉形開閉器Ｓ
′を介してコンデンサＣ。の＝端に接続した点が異なる
のみで、その他の構成は第２図の回路と同一である。第
３図の回路においては、受光素子Ｐ２が受けた被写界光
（外光）１ｆＣ応じて抵抗Ｒ，に生じた電圧Ｖ２は、そ
のまま差動増幅回路７ａの一方の入力となる。

また、上記の電圧Ｖ，は開閉器Ｓ（を介してトランジス
タＱ１にも加わり、同値のエミツタホロワ電圧となつて
差動増幅回路１ａの他方の入力となる．。従つて、この
場合差動増幅回路７ａの出力は前記と同様に被写？光の
明るさを１問わず零となる。露光に当つては、前記の実
施例ど同様にシャツタが開かれるとと・もに、開３閉器
Ｓ（が開かれ開閉器Ｓが閉じられる，。

この開閉器ＳＺｆ）開放により、露光開始前の被写界光
の・強さ・に応じた電圧がコンデンサＣ。Ｋ４Ｎ！ｆさ
れることとなる。そして、この電圧と以後受光素子２力
授ける露光申の被写界光により抵抗Ｒ２ＦＣ生ずる較正
電圧Ｖ２とを比較して、両者に差を生′Ｘ，た場合、前
記の実施例と同様に．してシヤツタ時１間の誤差が補正
される。上記のように本発明のデジタル電気シヤツタは
、露光開始前９外光の強さに応じた電圧を蓄電器に保持
させておき、露光申における外光の強さを検出して得た
電圧と前記の保持電圧を比較し、両者の間に差を生じた
場合、その極性及び大きさに応じて内光測光式デジタル
電気シャッタにおけるシャッタ時間復元用基準パルスの
周期を制御するようにしてある。従つて本発明によれば
、内光測光式デジタル電気シヤツタにおいて、露光開始
後の撮影中に被写界光が変化することにより生ずる露光
誤差を、それほど高精度を要しない外光検出手段を用い
て容易に適切に補正することができ、常に適正な高精度
のシヤツタ時間を与えることができる。

【図面の簡単な説明】

第１図は従来のデジタル電気シャッタの一例を示す説明
図、第２図は本発明の実施例を示す回路図、第３図は本
発明Ｋおける誤差補正回路の他の実施列を示す回路図で
ある。 ｙ・・・・・・基準パルス発生回路、４・・・・・・第
１の計数回路としてのバイナリカウンタ、５・・・・・
・第２の計数回路としてのバイナリカウンタ、６・・・
・・・一致回路、Ｌ・・・・・・シヤツタ閉成用電磁石
、Ｐ，，Ｐ２・・・・・・受光素子、ＣＯ・・・・・・
保持コンデンサ、Ｒ２・・・・・・較正電圧生成用抵抗
、７ａ・・・・・・加減演算回路としての差動増幅器、
７，７′・・・・・・誤差補正回路。

Claims (1)

1. 【特許請求の範囲】 １ 露光開始前の撮影レンズ系を通つた被写界光（内光
   ）の強さに応じた数だけ一定周期のパルス信号を計数記
   憶する第１の計数回路と、シャッタ始動と同時に所定の
   周期でパルス信号を発する基準パルス発生器の出力信号
   を計数する第２の計数回路とを有して、前記第２の計数
   回路の計数値が前記第１の計数回路の記憶値と一致した
   ときにシャッタを閉成するようにしたデジタル電気シャ
   ッタにおいて、露光開始前の撮影レンズ系を通らない被
   写界光（外光）の強さを検出する第１の受光素子と、露
   光中における撮影レンズ系を通らない被写界光（外光）
   の強さを検出する第２の受光素子と、前記第１の受光素
   子の検出結果に応じた電圧を保持する蓄電器と、前記第
   ２の受光素子の検出結果に応じて較正電圧を生ずる較正
   電圧生成回路と、前記蓄電器の保持電圧と前記較正電圧
   とを比較して両電圧の大小及びその差に応じ極性及び大
   きさの異なる出力を生ずる加減演算回路とよりなる誤差
   補正回路を具備し、該誤差補正回路の出力により前記基
   準パルス発生器の発振周期を制御するようにしたことを
   特徴とする撮影中の被写界光変化に対応するデジタル電
   気シャッタ。 ２ 露光開始前の撮影レンズ系を通つた被写界光（内光
   ）の強さに応じた数だけ一定周期のパルス信号を計数記
   憶する第１の計数回路と、シャッタ始動と同時に所定の
   周期でパルス信号を発する基準パルス発生器の出力信号
   を計数する第２の計数回路とを有して、前記第２の計数
   回路の計数値が前記第１の計数回路の記憶値と一致した
   ときにシャッタを閉成するようにしたデジタル電気シャ
   ッタにおいて、露光開始前及び露光中の撮影レンズ系を
   通らない被写界光（外光）をそれぞれ検出する一つの受
   光素子と、前記受光素子が検出した電光開始前の被写界
   光の強さに応じた電圧を保持する蓄電器と、露光中にお
   ける被写界光の強さを前記受光素子で検出した結果に応
   じて較正電圧を生ずる較正電圧生成回路と、前記蓄電器
   の保持電圧と前記較正電圧とを比較して両電圧の大小及
   びその差に応じ極性及び大きさの異なる出力を生ずる加
   減演算回路とよりなる誤差補正回路を具備し、該誤差補
   正回路の出力により前記基準パルス発生器の発振周期を
   制御するようにしたことを特徴とする撮影中の被写電光
   変化に対応するデジタル電気シャッタ。