JPS59122019A - レベル検出回路 - Google Patents
レベル検出回路Info
- Publication number
- JPS59122019A JPS59122019A JP23369082A JP23369082A JPS59122019A JP S59122019 A JPS59122019 A JP S59122019A JP 23369082 A JP23369082 A JP 23369082A JP 23369082 A JP23369082 A JP 23369082A JP S59122019 A JPS59122019 A JP S59122019A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- detected
- level detection
- voltage comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、正弦波状の被検出信号のレベルを検出するレ
ベル検出回路ζζ係り、特に、該被検出信号のレベルの
検出を高速に行えるようにしたレベル検出回路に関する
ものである。
ベル検出回路ζζ係り、特に、該被検出信号のレベルの
検出を高速に行えるようにしたレベル検出回路に関する
ものである。
（ｂｌ 従来技術と問題点
従来のレベル検出回路は、入力する正弦波状の被検出ｆ
ｇ ＠を、整泥した後、平滑化し、この平滑化した毎号
を所定レベルと比較して、該被検出信号のレベルを検出
するものであった。すなわち、かかる平滑化した信号が
該所定レベルより下がった時、該被検出信号のレベルが
低下したことを検出するものであった。
ｇ ＠を、整泥した後、平滑化し、この平滑化した毎号
を所定レベルと比較して、該被検出信号のレベルを検出
するものであった。すなわち、かかる平滑化した信号が
該所定レベルより下がった時、該被検出信号のレベルが
低下したことを検出するものであった。
しかしながら、かかる従来のレベル検出回路は以下の欠
点を有するものであった。すなわち、従来のレベル検出
回路においては、被検出信号全整流したのち、該被出信
号のレベルと等価な直流電圧変動を得るための平滑回路
を有しているが、かかる平滑回路は、時定数を有してい
るため、高速なレベル検出を行うことができなかった。
点を有するものであった。すなわち、従来のレベル検出
回路においては、被検出信号全整流したのち、該被出信
号のレベルと等価な直流電圧変動を得るための平滑回路
を有しているが、かかる平滑回路は、時定数を有してい
るため、高速なレベル検出を行うことができなかった。
尚、レベル検出の高速化を図るために、該平滑回路の時
定数を小きくしてもよいが、時定数を小さくすると、リ
ップルが増大し、レベル検出不能となる。
定数を小きくしてもよいが、時定数を小さくすると、リ
ップルが増大し、レベル検出不能となる。
（Ｃ１発明の目的
本発明は、かかる従来のレベル検出回路の欠点に鑑み、
レベル検出を高速に行１．えるレベル検出回路を提供す
ることを目的とするものである。
レベル検出を高速に行１．えるレベル検出回路を提供す
ることを目的とするものである。
（ｄ） 発明の構成
不発明は、かかる目的８達成するために、正弦波状の被
検出信号のレベルを検出するレベル検出回路において、
所定周期のクロックを入力して所定の数まで計数する機
能を育し、順次計数値を出力する計数手段、該被検出信
号のレベルを所定レベルと比較し、該被検出信号のレベ
ルが、該所定レベルを越えた時、該計数手段の計数（ｉ
ｔをリセットするリセット信号を出力する比較手段を有
し、該計数手段の計数値が該所定の数となったとき、該
被検出信号のレベルが低下したことを検出するよう構成
したこと％徴とするものである。
検出信号のレベルを検出するレベル検出回路において、
所定周期のクロックを入力して所定の数まで計数する機
能を育し、順次計数値を出力する計数手段、該被検出信
号のレベルを所定レベルと比較し、該被検出信号のレベ
ルが、該所定レベルを越えた時、該計数手段の計数（ｉ
ｔをリセットするリセット信号を出力する比較手段を有
し、該計数手段の計数値が該所定の数となったとき、該
被検出信号のレベルが低下したことを検出するよう構成
したこと％徴とするものである。
ｔａｌ 発明の実施例
以下、本発明のレベル検出回路の一実施例を図を用いて
、詳細に説明する。
、詳細に説明する。
第１図は、不発明のレベル検出回路の一実施例徊敢図で
ある。図ζこおいて、１は被＄１ｌＩｊ倍号入力端子（
以下、入力端子と称−ｒ）、２は電圧比較器。
ある。図ζこおいて、１は被＄１ｌＩｊ倍号入力端子（
以下、入力端子と称−ｒ）、２は電圧比較器。
３は基準電圧源、４はクロック入力端子、５は計数回路
、６はナントゲート、７は出力端子である。
、６はナントゲート、７は出力端子である。
第２図は第１図の動作説明図であり、同図ｔａｌ乃至藺
はそれぞれ第１図の（ａ、ｌ乃至ｔｇ１点の波形を示す
図である。計数回路５は、クロック入力端子４に印刀口
される第２図（ｃｌに示すクロックパルスを７カウント
するとＱ、、Ｑ２．Ｑ３端子の出力は丁べて”Ｈ”レベ
ルとする。このため、ナントゲート７の出力は、Ｌ”レ
ベルになる。ナントゲート７の出力は、計数回路５のイ
ネーブル端子Ｅに接続されているので、８以上のクロッ
クパルスが加えられても７カウントの状態を保持する。
はそれぞれ第１図の（ａ、ｌ乃至ｔｇ１点の波形を示す
図である。計数回路５は、クロック入力端子４に印刀口
される第２図（ｃｌに示すクロックパルスを７カウント
するとＱ、、Ｑ２．Ｑ３端子の出力は丁べて”Ｈ”レベ
ルとする。このため、ナントゲート７の出力は、Ｌ”レ
ベルになる。ナントゲート７の出力は、計数回路５のイ
ネーブル端子Ｅに接続されているので、８以上のクロッ
クパルスが加えられても７カウントの状態を保持する。
−万、計数回路５のリセット端子Ｒには電圧比較器２の
出力が接続され２ているので、７カウント以前に電圧比
較器２の出力が″Ｈ′″レベルとなれば、ナントゲート
出カフは常時′″Ｈ”レベルを維持している。ここで、
電圧比較器２の入力端子ｌζこ被検出信号を入力し、基
準電圧源３からの基準電圧■を検出レベル点の波高値Ｖ
に設定して、入力信号の波高値が基準電圧■より高い場
合には、計数回路５のリセット端子Ｒに、被検出信号の
一周期ごとにリセットパルスが入力ぎり、波高値が基準
電圧Ｖより低い場合には、リセットパルスは入力されな
い。従って被検出信号のレベルが、電圧比較器２からリ
セットパルスを出力される高い状態から低い状態に移行
した場合には、入力信号周期の２倍以内の時間で、また
かかる被検出信号のレベルの低い状態から高い状態に移
行した場合には入力信号周期以内の時間で状態の変化を
判別することが出来る。
出力が接続され２ているので、７カウント以前に電圧比
較器２の出力が″Ｈ′″レベルとなれば、ナントゲート
出カフは常時′″Ｈ”レベルを維持している。ここで、
電圧比較器２の入力端子ｌζこ被検出信号を入力し、基
準電圧源３からの基準電圧■を検出レベル点の波高値Ｖ
に設定して、入力信号の波高値が基準電圧■より高い場
合には、計数回路５のリセット端子Ｒに、被検出信号の
一周期ごとにリセットパルスが入力ぎり、波高値が基準
電圧Ｖより低い場合には、リセットパルスは入力されな
い。従って被検出信号のレベルが、電圧比較器２からリ
セットパルスを出力される高い状態から低い状態に移行
した場合には、入力信号周期の２倍以内の時間で、また
かかる被検出信号のレベルの低い状態から高い状態に移
行した場合には入力信号周期以内の時間で状態の変化を
判別することが出来る。
以上の一連の動作を第２図に示しである。
第３図は本発明のレベル検出回路の他の実施例構成図で
ある。図において、第１図と同一番号を付した部位につ
いては同一回路を示し、８は全波整流回路である。この
第３図に示す本発明の他の実施例のものは、第１図の実
施例に示Ｔ電圧比較器２に被検出信号を全波整流回路８
にて全波整流した全波整流波形を印加している点にある
。この実施例によれば検出時間を第１図の実施例の１７
２に短縮することができる。
ある。図において、第１図と同一番号を付した部位につ
いては同一回路を示し、８は全波整流回路である。この
第３図に示す本発明の他の実施例のものは、第１図の実
施例に示Ｔ電圧比較器２に被検出信号を全波整流回路８
にて全波整流した全波整流波形を印加している点にある
。この実施例によれば検出時間を第１図の実施例の１７
２に短縮することができる。
ｌｆＪ 発明の効果
以上、詳細に説明した如く、本発明のレベル検出回路（
こよれば、レベル検出時間を延ば″ｇ−原因である平滑
回路を使用することなく、レベル検出を行えるので、レ
ベル検出を高速に行えるようになる。
こよれば、レベル検出時間を延ば″ｇ−原因である平滑
回路を使用することなく、レベル検出を行えるので、レ
ベル検出を高速に行えるようになる。
第１図は、不発明θ）レベル検出回路の一笑施例唇成図
、第２図は第１図の動作説明図、第３図は本発明のレベ
ル検出回路の他ね英施例荷底図である０ 図中、ｌは入力端子、２は電圧比較器、３は基準電圧源
、４はクロック入力端子、５はビ１゛数回路、６はサン
ドゲート、７は出力端子、８は全波整流回路である。
、第２図は第１図の動作説明図、第３図は本発明のレベ
ル検出回路の他ね英施例荷底図である０ 図中、ｌは入力端子、２は電圧比較器、３は基準電圧源
、４はクロック入力端子、５はビ１゛数回路、６はサン
ドゲート、７は出力端子、８は全波整流回路である。
Claims (1)
- 正弦波状の被検出信号のレベルを検出するレベル検出回
路において、所定周期のクロックを入力して所定の数ま
で計数する機能を有し、順次、計数値を出力する引数手
段、該被検出信号のレベルを所定レベルと比較し、該被
検出信号のレベルが、該所定レベルを越えた時、該計数
手段の計数値をリセットするリセット信号を出力する比
較手段を有し、該計数手段の計数値が該所定の数となっ
たとき、該被検出信号のレベルが低下したことを検出す
るよう溝底したこと特徴とするレベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369082A JPS59122019A (ja) | 1982-12-27 | 1982-12-27 | レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369082A JPS59122019A (ja) | 1982-12-27 | 1982-12-27 | レベル検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122019A true JPS59122019A (ja) | 1984-07-14 |
Family
ID=16959010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23369082A Pending JPS59122019A (ja) | 1982-12-27 | 1982-12-27 | レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334500A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | 入力信号異常検出回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967082A (ja) * | 1972-06-30 | 1974-06-28 | ||
| JPS55112029A (en) * | 1979-02-22 | 1980-08-29 | Matsushita Electric Works Ltd | Signal loss detector circuit |
-
1982
- 1982-12-27 JP JP23369082A patent/JPS59122019A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967082A (ja) * | 1972-06-30 | 1974-06-28 | ||
| JPS55112029A (en) * | 1979-02-22 | 1980-08-29 | Matsushita Electric Works Ltd | Signal loss detector circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334500A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | 入力信号異常検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109936360A (zh) | 脉冲计数装置及辐射探测系统 | |
| CN111551819A (zh) | 一种微电网故障检测方法、装置及存储介质 | |
| CN105676049B (zh) | 一种检测接地不良的电路 | |
| CN109194331A (zh) | 电子装置以及校正该电子装置中比较器的方法 | |
| CN109085414B (zh) | 电压检测方法及装置 | |
| JPS59122019A (ja) | レベル検出回路 | |
| TWI521840B (zh) | 過電流保護電路以及提供過電流保護參考訊號的方法 | |
| CN111458558B (zh) | 一种参数获取方法、装置、电子设备及存储介质 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| US3484702A (en) | Voltage sensitive and harmonic control circuit | |
| Kumar et al. | A microprocessor-based DC drive control scheme using predictive synchronization | |
| US4740860A (en) | Method for generating a tripping signal as a function of the magnitude and duration of an overcurrent | |
| JPS5944921A (ja) | 漏電検出回路 | |
| US11114979B2 (en) | Frequency detector | |
| CN102047558B (zh) | 用于确定周期性信号的直流分量的方法 | |
| JPH0843453A (ja) | 電圧低下検出回路 | |
| JPH10162095A (ja) | スライスレシオ制御回路 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JPH0121436Y2 (ja) | ||
| JPH039267A (ja) | 直流電流測定方法 | |
| RU2726917C1 (ru) | Адаптивный фильтр | |
| CN112394225B (zh) | 相位角度检测装置和方法 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH0646198B2 (ja) | レベル検出回路 | |
| JPS61144158A (ja) | 応答検出回路 |