JPS59122098A - デイジタルトランク制御装置 - Google Patents
デイジタルトランク制御装置Info
- Publication number
- JPS59122098A JPS59122098A JP22931282A JP22931282A JPS59122098A JP S59122098 A JPS59122098 A JP S59122098A JP 22931282 A JP22931282 A JP 22931282A JP 22931282 A JP22931282 A JP 22931282A JP S59122098 A JPS59122098 A JP S59122098A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- line signal
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル電子交換機に接続されるＰＣＭデ
ィジタルトランクを制御するディジタルトランク制御装
置に関する。
ィジタルトランクを制御するディジタルトランク制御装
置に関する。
従来のディジタル電子交換機におけるディジクルトラン
クを制御する装置は、回線側に通話路と対応したライン
信号を送出する手段として、ＰＣＭ回線の各通話チャン
ネルに対応するライン信号用タイムスロット忙、該ライ
ン信号を挿入する回路を設けた構成となっていた。その
ため、ＰＣＭ回線が既存のディジタル・アナログ変換機
によシアナログ変換された後に接続されるエコーサプレ
ッサーの動作及び不動作を制御すること、又ＰＣＭ回線
に挿入されるディジタルエコーサプレッサーの動作、不
動作を外部より制御することができないという欠点があ
った。
クを制御する装置は、回線側に通話路と対応したライン
信号を送出する手段として、ＰＣＭ回線の各通話チャン
ネルに対応するライン信号用タイムスロット忙、該ライ
ン信号を挿入する回路を設けた構成となっていた。その
ため、ＰＣＭ回線が既存のディジタル・アナログ変換機
によシアナログ変換された後に接続されるエコーサプレ
ッサーの動作及び不動作を制御すること、又ＰＣＭ回線
に挿入されるディジタルエコーサプレッサーの動作、不
動作を外部より制御することができないという欠点があ
った。
本発明は上記の欠点に鑑みてなされたもので、ＰＣＭ回
線の各通話チャンネルに対応するライン信号用タイムス
ロットにライン信号を挿入する回路と、該回路の入力情
報によシ前記ライン信号を抽出し別線で回線側に前記ラ
イン信号情報を送出できるインターフェース回路とを備
えることによシ、外部からあらゆる種類のエコ〜ザグレ
ッサーの動作、不動作を制御できるようにしたディジタ
ルトランク制御装置の提供を目的とする。
線の各通話チャンネルに対応するライン信号用タイムス
ロットにライン信号を挿入する回路と、該回路の入力情
報によシ前記ライン信号を抽出し別線で回線側に前記ラ
イン信号情報を送出できるインターフェース回路とを備
えることによシ、外部からあらゆる種類のエコ〜ザグレ
ッサーの動作、不動作を制御できるようにしたディジタ
ルトランク制御装置の提供を目的とする。
次に図面に示す実施例にもとづいて本発明を説明する。
図面は本発明の一実柿例を示すブロック図である。ディ
ジタルトランク制御装置１と、中央制御装置２と、この
中央制御装置２に接続される通話路制御装置３と、この
通話路制御装置３よ多制御される時分割通話路スイッチ
４と、この時分割通話路スイッチ４のひとつの１２８多
重リンク５と、１２８冬重リンク５よシ通話路制御装置
３からの制御情報を抜きとると共に応答情報を返送する
テイジタルトランク制御装Ｍｌ内のドロップ・インサー
タ回路６と、前記制御情報ドロップ・インサータ回路６
より受信するディジタルトランク制御装置１内の制御情
報受信回路９と、前記応答情報をドロップ・インサータ
回路６へ送出するディジタルトランク制御装置１内の応
答情報送出回路１０と、前記１２８多重リンク５よ、！
５ＰＣＭ回線側のライン信号を抽出するディジタルトラ
ンク制御装置１内のドロッパー回路７−２及びライン信
号受信回路１１と、ライン信号送出回路１２と、このラ
イン信号送出回路１２に接続され前記ＰＣＭ回線のライ
ン信号用タイムスロットにライン信号を挿入するインサ
ータ回路７−１と、凹じ〈ライン信号送出回路１２に接
続されるライン信号外部送出用インターフェース回路１
３と、前記制御信号の送受信及びライン信号の送受信を
行なうコントローラ８と、前記１２８多重リンク５に接
続されＰＣＭ−次群にマルチプレックス及びデマルチブ
レックスするマルチプレクサ−１７と、このマルチプレ
クサ−１７に接続されるディジタルトランク１８及び１
９と、ディジタルトランク１８に接続されるディジタル
エコーサプレッサー２０と、このディジタルエコーサプ
レッサー２０に接続されるＰＣＭ−次群ディジタルライ
ン２３と、ディジタルトランク１９に接続されるディジ
タル・アナログ変換機２１と、ディジタル・アナログ変
換機２１のアナログ側−回線に接続されるアナログエコ
ーサプレッサー２２と、アナログライン２４と、前記ラ
イン信号外部送出用インターフェース回路１３に接続さ
れる外部リード１４と、ライン信号を受信展開するシグ
ナルディストリビュータ１５とより構成されている。
ジタルトランク制御装置１と、中央制御装置２と、この
中央制御装置２に接続される通話路制御装置３と、この
通話路制御装置３よ多制御される時分割通話路スイッチ
４と、この時分割通話路スイッチ４のひとつの１２８多
重リンク５と、１２８冬重リンク５よシ通話路制御装置
３からの制御情報を抜きとると共に応答情報を返送する
テイジタルトランク制御装Ｍｌ内のドロップ・インサー
タ回路６と、前記制御情報ドロップ・インサータ回路６
より受信するディジタルトランク制御装置１内の制御情
報受信回路９と、前記応答情報をドロップ・インサータ
回路６へ送出するディジタルトランク制御装置１内の応
答情報送出回路１０と、前記１２８多重リンク５よ、！
５ＰＣＭ回線側のライン信号を抽出するディジタルトラ
ンク制御装置１内のドロッパー回路７−２及びライン信
号受信回路１１と、ライン信号送出回路１２と、このラ
イン信号送出回路１２に接続され前記ＰＣＭ回線のライ
ン信号用タイムスロットにライン信号を挿入するインサ
ータ回路７−１と、凹じ〈ライン信号送出回路１２に接
続されるライン信号外部送出用インターフェース回路１
３と、前記制御信号の送受信及びライン信号の送受信を
行なうコントローラ８と、前記１２８多重リンク５に接
続されＰＣＭ−次群にマルチプレックス及びデマルチブ
レックスするマルチプレクサ−１７と、このマルチプレ
クサ−１７に接続されるディジタルトランク１８及び１
９と、ディジタルトランク１８に接続されるディジタル
エコーサプレッサー２０と、このディジタルエコーサプ
レッサー２０に接続されるＰＣＭ−次群ディジタルライ
ン２３と、ディジタルトランク１９に接続されるディジ
タル・アナログ変換機２１と、ディジタル・アナログ変
換機２１のアナログ側−回線に接続されるアナログエコ
ーサプレッサー２２と、アナログライン２４と、前記ラ
イン信号外部送出用インターフェース回路１３に接続さ
れる外部リード１４と、ライン信号を受信展開するシグ
ナルディストリビュータ１５とより構成されている。
次に、本発明の動作について説明する。
先づ、アナログエコーサプレッサー２２を制御する場合
について説明する。中央制御装置２がアナログエコーサ
プレッサー２２へ不動作指令を出すと、該指令オーダー
は、中央制御装置２−通話路制御装置３一時分割通話路
スイッチ４−１２８多重リンク５内の制御情報タイムス
ロット−ドロップインサータ回路６−制御情報受信回路
９− コントローラ８− ライン信号送出回路１２−
ライン信号外部送出用インターフェース回路１３−外部
リードエ４−シグナルディストリビュータ１５− アナ
ログエコーサプレッサー２２の経路でエコーサプレッサ
ー２２に地気が印加され不動作となる。一方、エコーサ
プレッサー２０に不動作指令を送出する場合は、指令オ
ーダーは中央制御装置２−通話路制御装置３一時分割通
話路スイッチ４ − １２８多重リンク５内の制御情報
タイムスロット − ドロップ・インサータ回路６−制
御情報受信回路９− コントローラ８− ライン信号送
出回路１２− インサータ回路７−１ −マルチプレク
サ−１７−ディジタルトランク１８−ディジタルエコー
サプレッサ−２０の経路で伝達され、ディジタルエコー
サプレッサー２０内で信号タイムスロットより前記制御
指令を抽出し不動作とする。
について説明する。中央制御装置２がアナログエコーサ
プレッサー２２へ不動作指令を出すと、該指令オーダー
は、中央制御装置２−通話路制御装置３一時分割通話路
スイッチ４−１２８多重リンク５内の制御情報タイムス
ロット−ドロップインサータ回路６−制御情報受信回路
９− コントローラ８− ライン信号送出回路１２−
ライン信号外部送出用インターフェース回路１３−外部
リードエ４−シグナルディストリビュータ１５− アナ
ログエコーサプレッサー２２の経路でエコーサプレッサ
ー２２に地気が印加され不動作となる。一方、エコーサ
プレッサー２０に不動作指令を送出する場合は、指令オ
ーダーは中央制御装置２−通話路制御装置３一時分割通
話路スイッチ４ − １２８多重リンク５内の制御情報
タイムスロット − ドロップ・インサータ回路６−制
御情報受信回路９− コントローラ８− ライン信号送
出回路１２− インサータ回路７−１ −マルチプレク
サ−１７−ディジタルトランク１８−ディジタルエコー
サプレッサ−２０の経路で伝達され、ディジタルエコー
サプレッサー２０内で信号タイムスロットより前記制御
指令を抽出し不動作とする。
このようにして、アナログ変換された後のＰＣＭ回線に
接続されたエコーサプレッサー２２の動作、不動作の制
御と、ＰＣＭ回線に挿入されたディジタルエコーサプレ
ッサー２０の動作を外部よ多制御する。なお、別線によ
多制御する装置としては、エコーザブレッサーに限定さ
れるものではなく、任意の装置を用いることができる。
接続されたエコーサプレッサー２２の動作、不動作の制
御と、ＰＣＭ回線に挿入されたディジタルエコーサプレ
ッサー２０の動作を外部よ多制御する。なお、別線によ
多制御する装置としては、エコーザブレッサーに限定さ
れるものではなく、任意の装置を用いることができる。
以上の如く本発明によれば、ＰＣＭ回線の各通話路チャ
ンネルに対応するライン信号用タイムスロットにライン
信号を挿入する回路と、この回路の入力情報よう前記ラ
イン信号を抽出し別線で外部に送出できるインターフェ
ース回路を備えることによシ、中央処理装置が端末の違
いを考慮することなく Ｒｈ々の形式のエコーサブレッ
ザーの動作。
ンネルに対応するライン信号用タイムスロットにライン
信号を挿入する回路と、この回路の入力情報よう前記ラ
イン信号を抽出し別線で外部に送出できるインターフェ
ース回路を備えることによシ、中央処理装置が端末の違
いを考慮することなく Ｒｈ々の形式のエコーサブレッ
ザーの動作。
不動作を指令することができる。
図面は本発明の一実柿例のブロック図を示す。
Ｉ・・・ディジタルトランク制御装置
２・・・中央制御装置 ３・・・通話路制御装置４
・・・時分割Ｊｍ話路スイッチ ５・・・１２８名重リ
ンク６・・・ドロップ・インサータ回路 ７−１・・・インサータ回路 ７−２・・・ドロッ
パー回路８・・・コントローラ ９・・・制御情報受
信回路１０・・・応答情報送出回路 １１・・・ライン信号受信回路 １２・・・ライン信号送出回路 １３°°°ライン信号外部送出用インターフェース回路
１４・・・外部リード １５・・・シグナルテイス
トリビュータ１７・・・マルチプレクサ−１８・・・デ
ィジタルトランク１９・・・ディジタルトランク ２０・・・ディジタルエコーサプレッサー２１・・ディ
ジタル・アナログ変換機 ２２・・・アナログエコーザブレッサー２３・・・ディ
ジタルライン ２４・・・アナログライン出願人
日本電気株式会社
・・・時分割Ｊｍ話路スイッチ ５・・・１２８名重リ
ンク６・・・ドロップ・インサータ回路 ７−１・・・インサータ回路 ７−２・・・ドロッ
パー回路８・・・コントローラ ９・・・制御情報受
信回路１０・・・応答情報送出回路 １１・・・ライン信号受信回路 １２・・・ライン信号送出回路 １３°°°ライン信号外部送出用インターフェース回路
１４・・・外部リード １５・・・シグナルテイス
トリビュータ１７・・・マルチプレクサ−１８・・・デ
ィジタルトランク１９・・・ディジタルトランク ２０・・・ディジタルエコーサプレッサー２１・・ディ
ジタル・アナログ変換機 ２２・・・アナログエコーザブレッサー２３・・・ディ
ジタルライン ２４・・・アナログライン出願人
日本電気株式会社
Claims (1)
- ＰＣＭディジタルトランクを制御する制御装置に訃いて
、ＰＣＭ回線の各通話チャンネルに対応するライン係号
用タイムスロットにライン信号を挿入する回路と、該回
路の入力情報により前記ライン信号を抽出し別線で回線
側に前記ライン信号情報を送出できるインターフェース
回路とを備えたことを特徴としたディジタルトランク制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22931282A JPS59122098A (ja) | 1982-12-27 | 1982-12-27 | デイジタルトランク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22931282A JPS59122098A (ja) | 1982-12-27 | 1982-12-27 | デイジタルトランク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122098A true JPS59122098A (ja) | 1984-07-14 |
Family
ID=16890162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22931282A Pending JPS59122098A (ja) | 1982-12-27 | 1982-12-27 | デイジタルトランク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122098A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728491A (en) * | 1980-07-28 | 1982-02-16 | Fujitsu Ltd | Channel control system |
-
1982
- 1982-12-27 JP JP22931282A patent/JPS59122098A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728491A (en) * | 1980-07-28 | 1982-02-16 | Fujitsu Ltd | Channel control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2214809A1 (en) | Method and system for communication over multiple channels in a spread spectrum communication system | |
| ES8503185A1 (es) | Perfeccionamientos en dispositivos de conmutacion que tienen modulos agrupados de conmutacion a distancia | |
| TW240300B (en) | Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers | |
| GB2050759A (en) | Multiplexed loop communication systems | |
| GB2132455A (en) | Communications systems | |
| EP0364082A3 (en) | Auto isolation circuit for malfunctioning current loop | |
| JPS59122098A (ja) | デイジタルトランク制御装置 | |
| CA2177781A1 (en) | Digital pb exchanger with multi-processor control system using asynchronous transfer mode | |
| ES8604707A1 (es) | Sistema de conmutacion de comunicaciones para habilitar datos e informacion controlada, entre una central de comunicacion y un circuito de nodo conmutador. | |
| JPH02231829A (ja) | 時分割多重化装置 | |
| JPS55140352A (en) | Speaker telephone set connecting system | |
| JPS59133797A (ja) | 時分割交換機におけるライン信号中継方式 | |
| JPS63300665A (ja) | 時分割多重化伝送方式 | |
| JPS5888950A (ja) | 自動回線経路形成方式 | |
| JPH0583751A (ja) | インバンドのライン信号受信用デジタルトランク | |
| JPS59134965A (ja) | 複合通信方式 | |
| JPH0130339B2 (ja) | ||
| JPH0561823B2 (ja) | ||
| JPS57170647A (en) | Branch control system in data transmission system | |
| JPS56119564A (en) | Key telephone system | |
| JPS5733865A (en) | Storing system of remote switchboard | |
| JPH0583013B2 (ja) | ||
| JPH0223102B2 (ja) | ||
| JPS6419833A (en) | Console for communication | |
| JPS62128628A (ja) | エコ−サプレサのデイセイブル制御方式 |