JPS5912645A - 情報保護回路 - Google Patents
情報保護回路Info
- Publication number
- JPS5912645A JPS5912645A JP57121616A JP12161682A JPS5912645A JP S5912645 A JPS5912645 A JP S5912645A JP 57121616 A JP57121616 A JP 57121616A JP 12161682 A JP12161682 A JP 12161682A JP S5912645 A JPS5912645 A JP S5912645A
- Authority
- JP
- Japan
- Prior art keywords
- information
- counter
- circuit
- comparison
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置間で受信する情報の職別しその情
報全保護する回路に関する。
報全保護する回路に関する。
電話交換機等の情報処理装置に於いて、親局から無人の
遠隔局のシステム制御（例えばイニシャル１０グラムロ
ード、ファイルダンプ等）を行う場合、従来はその制御
機１電車１ｉに仙御・餞を侍っていたため局間のインタ
フェースが増え仔１斉的１員失であるばかりでなくシス
テムの信頌ｉ生の低下につながっていた。
遠隔局のシステム制御（例えばイニシャル１０グラムロ
ード、ファイルダンプ等）を行う場合、従来はその制御
機１電車１ｉに仙御・餞を侍っていたため局間のインタ
フェースが増え仔１斉的１員失であるばかりでなくシス
テムの信頌ｉ生の低下につながっていた。
かかる欠点を改善する為。ディジタルボ送を利用し遠隔
局Ｗｉ＋ｌ＠用の信号を他のディジタル情報と一緒に伝
送する方式が考案されているがこれも高価な欠点があっ
た。
局Ｗｉ＋ｌ＠用の信号を他のディジタル情報と一緒に伝
送する方式が考案されているがこれも高価な欠点があっ
た。
本発明の目的は、この様な方式に於いて送り１目１１が
柿々の遠隔制御情報を一定時間以上送出しかつ。
柿々の遠隔制御情報を一定時間以上送出しかつ。
・ｈ制御情報と別な制御情報との区切りとして４足のビ
ットパターンを一定時間以上送出する場合に確実に制御
情報を識別出来かつ、ディジタル伏込特有のランダムノ
イズやバーストノイズによるデータ破壊に対し受信時に
副Ｔ卸情報と区別して除去する情報保護性の高い経所的
な情報保護側・烙を提供−ｒることにりる。
ットパターンを一定時間以上送出する場合に確実に制御
情報を識別出来かつ、ディジタル伏込特有のランダムノ
イズやバーストノイズによるデータ破壊に対し受信時に
副Ｔ卸情報と区別して除去する情報保護性の高い経所的
な情報保護側・烙を提供−ｒることにりる。
本発明の情報保護回路は、受信情報同期クロックの整数
倍の間隔で今回受信情報と前回受信情報を保持する手段
と、該保持手段により前回受信情報と今回受信情報とを
比較する第１の比較手段と、前記保持手段により保持さ
れた受イぎ清廉と特定データとを比較する第２の比Ｉ政
手段と、前記２つの比較手段の各々の比較が同時に一致
した時のみカラ／りをアップ”し、カウンタが什寺定の
１′直になった時信号ｌを出力する手段と、前記第１の
比較手段による比較が一致し、同時に第２の比を咬手段
による比較が一致しない場合で、前記信号が存在する場
合にのみカウンタをアップし、カウンタが特定の値にな
った時前記保持手段により保持された受信情報を有効に
する手段とからなる。
倍の間隔で今回受信情報と前回受信情報を保持する手段
と、該保持手段により前回受信情報と今回受信情報とを
比較する第１の比較手段と、前記保持手段により保持さ
れた受イぎ清廉と特定データとを比較する第２の比Ｉ政
手段と、前記２つの比較手段の各々の比較が同時に一致
した時のみカラ／りをアップ”し、カウンタが什寺定の
１′直になった時信号ｌを出力する手段と、前記第１の
比較手段による比較が一致し、同時に第２の比を咬手段
による比較が一致しない場合で、前記信号が存在する場
合にのみカウンタをアップし、カウンタが特定の値にな
った時前記保持手段により保持された受信情報を有効に
する手段とからなる。
以下１図１ｍを器間して本発明の美施列を説明する。
第１図１は本発明の一夷浦例を示すブロック図である。
第１図において、受信１゛に報の同一１タロツクを受信
する端子と、受信同門クロックの鷲叔培のクロックを１
共給するタイマ２と、０本の市＋１１１印・清報受信端
子３と、受信消報金タイマクロックでラッチする］４延
型フリップフロップ（１！’ Ｆ ） ４及び５と、該
フリップ７０ツブ（ｋ″Ｆ）４及び５の出力を比較する
排他的４連相回路６ 、 Ｆ Ｆ ５の出力と特定のデ
ータ（この場合Ｕ’ａ）と全比較する排他的１倫理不１
回路７と、これら排他的論理和回路６と７の出力が１で
ある場合にのみカウントアツプされるカウンタ８と、カ
ウンタの値が特定の咳になった時、出力されるキャリ全
保持するノリツブフロップ９と、排他的論理和回路７の
出力が０で、フリップフロップ９Ｑ出力が１の場合にの
みカウントアツプされるカウンタ１１と、このカウンタ
１１の値が特定の−直になった時出力されるキャリー信
号１２によってイネーブルされ前記遅延形フリップ７０
ツブ４の出力金デコードするデコーダ１３から構成され
る。
する端子と、受信同門クロックの鷲叔培のクロックを１
共給するタイマ２と、０本の市＋１１１印・清報受信端
子３と、受信消報金タイマクロックでラッチする］４延
型フリップフロップ（１！’ Ｆ ） ４及び５と、該
フリップ７０ツブ（ｋ″Ｆ）４及び５の出力を比較する
排他的４連相回路６ 、 Ｆ Ｆ ５の出力と特定のデ
ータ（この場合Ｕ’ａ）と全比較する排他的１倫理不１
回路７と、これら排他的論理和回路６と７の出力が１で
ある場合にのみカウントアツプされるカウンタ８と、カ
ウンタの値が特定の咳になった時、出力されるキャリ全
保持するノリツブフロップ９と、排他的論理和回路７の
出力が０で、フリップフロップ９Ｑ出力が１の場合にの
みカウントアツプされるカウンタ１１と、このカウンタ
１１の値が特定の−直になった時出力されるキャリー信
号１２によってイネーブルされ前記遅延形フリップ７０
ツブ４の出力金デコードするデコーダ１３から構成され
る。
次にかかる構成のｆ？を報保護回路の動作を説明する。
寸ず装置動作の前提として送イＢ Ｉｌｌ情報処理装置
よりディジタル回線を通じ、制御情報が一定時間特定ビ
ットパターン（これも制御情報の区切りとして一定時間
以上送出される）をはさんで送出され、これがシリパラ
変換を言むタイミング制御回路により第２図に示す様な
タイミング形幅で第１図に示す端子３、端子１に各々１
ケ制御情報及び同期クロックが供給されるものとする。
よりディジタル回線を通じ、制御情報が一定時間特定ビ
ットパターン（これも制御情報の区切りとして一定時間
以上送出される）をはさんで送出され、これがシリパラ
変換を言むタイミング制御回路により第２図に示す様な
タイミング形幅で第１図に示す端子３、端子１に各々１
ケ制御情報及び同期クロックが供給されるものとする。
本発明の情報保護回路は特定ビットパターンを認知する
動作から始まり、これを認知した時代に刑ｆ１信号の認
知動作を行う。したがって端子３から入力される・情報
は、タイマ２により入力情報の同期クロックの整数倍（
倍率は信号同→の同１４ＪＪ ＜ずれ時間やエラーレー
トにより決められる）の間隔でフリップフロップ（ＦＦ
）４にラッチされる。このノリツブフロップ（）’ ■
’ ）４の内ｇはフリップフロップ（Ｆｂ’ ）５に同
時にラッチされる。このｈ” ｈ’ ４とＦ Ｆ ５の
内ｄは排他的論理和回路６で比較され、同時に％曲の排
他的論理４１１回路７でフリ、ソフ゛ノロツブ（Ｆル゛
）５の内ｄは特電ビ、ノド（’ｌｉｔ列ではａｌｌ＼）
と比較される。排曲的１倫理和回路６と７での比較が一
致した場合にカウンタ８がカウントアツプされる。この
カウンタ８が−ポの（直（１直は２以上で情報確認に必
要な峡低限の噴が決められる）に達すると、キャリーに
よりソリツブフロツノ′９がセットされ、：＋！ｆ定ピ
ットノ（ターン＋ｌ］ち、制御情報間の区切りであるこ
とケ認知したとして信号線１０が１となる。特足ビ、２
トノくターンの後。
動作から始まり、これを認知した時代に刑ｆ１信号の認
知動作を行う。したがって端子３から入力される・情報
は、タイマ２により入力情報の同期クロックの整数倍（
倍率は信号同→の同１４ＪＪ ＜ずれ時間やエラーレー
トにより決められる）の間隔でフリップフロップ（ＦＦ
）４にラッチされる。このノリツブフロップ（）’ ■
’ ）４の内ｇはフリップフロップ（Ｆｂ’ ）５に同
時にラッチされる。このｈ” ｈ’ ４とＦ Ｆ ５の
内ｄは排他的論理和回路６で比較され、同時に％曲の排
他的論理４１１回路７でフリ、ソフ゛ノロツブ（Ｆル゛
）５の内ｄは特電ビ、ノド（’ｌｉｔ列ではａｌｌ＼）
と比較される。排曲的１倫理和回路６と７での比較が一
致した場合にカウンタ８がカウントアツプされる。この
カウンタ８が−ポの（直（１直は２以上で情報確認に必
要な峡低限の噴が決められる）に達すると、キャリーに
よりソリツブフロツノ′９がセットされ、：＋！ｆ定ピ
ットノ（ターン＋ｌ］ち、制御情報間の区切りであるこ
とケ認知したとして信号線１０が１となる。特足ビ、２
トノくターンの後。
第２図に示す様に１１１１制御情報が入力されはじめる
と。
と。
前記と同様タイマクロックでフリップフロ、ツブ４Ｉ５
にラッチされ、同様に排曲的論理第１回路６で７リツプ
７０ツブ４，５の内容が比較される。同時に排曲的端埋
和回１洛７で特だビ、、 Ｆ 、：ターンと７リツプフ
ロツプ１゛Ｆ５の内容が比較される。
にラッチされ、同様に排曲的論理第１回路６で７リツプ
７０ツブ４，５の内容が比較される。同時に排曲的端埋
和回１洛７で特だビ、、 Ｆ 、：ターンと７リツプフ
ロツプ１゛Ｆ５の内容が比較される。
次に排他的論理和回路６の比較が一致し、θト他的論理
和回路７の比１咬が一致しない場合で１１■朗信外線１
０が１の場合カウンタ１１がカウントアツプ”される。
和回路７の比１咬が一致しない場合で１１■朗信外線１
０が１の場合カウンタ１１がカウントアツプ”される。
このカウンタ１１が一尾の直（（直はカウンタ８と同も
Ｐな理由で決められる）に達すると１４１Ｊち制御情報
が認・ノ」されると、キャリーが信号線１２に出力され
デコーダ１３がイネーブルされる。
Ｐな理由で決められる）に達すると１４１Ｊち制御情報
が認・ノ」されると、キャリーが信号線１２に出力され
デコーダ１３がイネーブルされる。
デコーダ１３には現在受信した刑御情報ケラッチ１７て
いるフリップフロップｌ” ｋ’ ４の出方が人力され
ており、この（ｉ号がテコードされて、ンステムの制御
信号として出力される。カウンタ１１のキャリー信号に
よジカウンタ８Ｉ自己カウンタｌｌ及びノリツブフロッ
プ（１’ ｋ’ ） ｇはｆ〃朗設定され。
いるフリップフロップｌ” ｋ’ ４の出方が人力され
ており、この（ｉ号がテコードされて、ンステムの制御
信号として出力される。カウンタ１１のキャリー信号に
よジカウンタ８Ｉ自己カウンタｌｌ及びノリツブフロッ
プ（１’ ｋ’ ） ｇはｆ〃朗設定され。
叫び保護回路は特定ビットパターン認’ｆｏ勅作金始め
る。４用できると＠記同様に次の利！、ｌＩｔ肯最の認
知動作を始める。以下これを〈Ｖ返す。
る。４用できると＠記同様に次の利！、ｌＩｔ肯最の認
知動作を始める。以下これを〈Ｖ返す。
本発明の情報保護回路はフリップフロップｉ＝’ ｂ’
４、ＦＦ５のクロックとしてタイマ２により受信開明ク
ロックの整数倍を用いているため、ランダムノイズやパ
ルストノイズにより破壊すれたプータｒラッチする確率
は、威る。１反にンリッブフロップＦＦ４に破壊データ
をラッチしても排他的調理和回路６によるＦ）４と、上
’Ｆ５の比トり出））が出ないため、カウンタ８やカウ
ンタＩＩＨカウントアツプされず王宮なＩＷ報が続く場
合のみカウントアツプする様な構成となっている。逆に
カウンタ８やカウンタ１１がオーバフロー１７た時ば（
１（（実に特定ビットパターンや市ｆｌ ＃ ’ｌ ＃
４！Ｉｔを誤りなく・受信した場合と汚える。
４、ＦＦ５のクロックとしてタイマ２により受信開明ク
ロックの整数倍を用いているため、ランダムノイズやパ
ルストノイズにより破壊すれたプータｒラッチする確率
は、威る。１反にンリッブフロップＦＦ４に破壊データ
をラッチしても排他的調理和回路６によるＦ）４と、上
’Ｆ５の比トり出））が出ないため、カウンタ８やカウ
ンタＩＩＨカウントアツプされず王宮なＩＷ報が続く場
合のみカウントアツプする様な構成となっている。逆に
カウンタ８やカウンタ１１がオーバフロー１７た時ば（
１（（実に特定ビットパターンや市ｆｌ ＃ ’ｌ ＃
４！Ｉｔを誤りなく・受信した場合と汚える。
以−ヒ述べた様に１本発明は７４所的でンスデム（ｉｔ
唄註の高いティジタル通信を利用して遠隔局等のシステ
ム刊御情〒はをへる方式に１的しており、送り閘が一定
の条１牛、即ち一定時間以上の耐ｊｄｌ消）慣を送出し
制御情報と別な制御情報の間に区切りを示す一定時間以
上の特定ヒツトパターンを送るようにすれは確冥に副側
（情報や区切り情報を認１識出米。
唄註の高いティジタル通信を利用して遠隔局等のシステ
ム刊御情〒はをへる方式に１的しており、送り閘が一定
の条１牛、即ち一定時間以上の耐ｊｄｌ消）慣を送出し
制御情報と別な制御情報の間に区切りを示す一定時間以
上の特定ヒツトパターンを送るようにすれは確冥に副側
（情報や区切り情報を認１識出米。
且つランダムノイズやバーストノイズからＩＦ常な悄根
を保、噂する信組性の高い情報保護回路である。
を保、噂する信組性の高い情報保護回路である。
第１図は本発明の一実４クリを示す回、略図、第二図は
第１図に示す制御情報受信端子及び四重クロック入力端
子に入力される制御情報や特定ビットパターン及び同期
クロックのタイミング波形図である。 ｌ・・・・・・受信情′ｆｌｆｔ同期クロック入力端子
、２・・・・・・タイマ、３・・・・・・副側１情報受
信瑞子、４，５・・・・・・フリップフロッグ、６＋７
・・・・・・（〕ｌ’ １ｉｔｆ的綱理オ旧叩も１（＋
１１・・・・・・カウンタ、９・・・・・・フリップ
フロップ、１３・・・・・・デコーダ、ＩＯ・・・・・
・ノリツブフロップの１１ｊ）月阿号マ、１２・・・・
・・カウンタの出フ月ｇ号。 ＣＬ Ｕｌハ−−−−−”” 箔 ｚ 口 第１頁の続き （汀出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
第１図に示す制御情報受信端子及び四重クロック入力端
子に入力される制御情報や特定ビットパターン及び同期
クロックのタイミング波形図である。 ｌ・・・・・・受信情′ｆｌｆｔ同期クロック入力端子
、２・・・・・・タイマ、３・・・・・・副側１情報受
信瑞子、４，５・・・・・・フリップフロッグ、６＋７
・・・・・・（〕ｌ’ １ｉｔｆ的綱理オ旧叩も１（＋
１１・・・・・・カウンタ、９・・・・・・フリップ
フロップ、１３・・・・・・デコーダ、ＩＯ・・・・・
・ノリツブフロップの１１ｊ）月阿号マ、１２・・・・
・・カウンタの出フ月ｇ号。 ＣＬ Ｕｌハ−−−−−”” 箔 ｚ 口 第１頁の続き （汀出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
Claims (1)
- 【特許請求の範囲】 他の情報処理装置から情報の受信を行う情報処理装置ｔ
に於いて、受信情報同期クロックの整数倍の間隔でデー
タを受信し今回受信情報と前回受信情報を保持する手段
と、前記保持された前回受信情報と今回受信情報とを比
較する第１の比較手段と、前記保持された受信情報と特
定のデータと圧絞する第２の比較手段と１次の清報受１
ざまでに前記各々の比較手段による比較がいずれも一致
したときのみ前段のカウンタをアップしｆ＠段のカウン
タが・特定の値になった時にイネーブル信号を出力する
手段と、次の情報受信までに前回受信情報と今回受信情
報の比較が一致し同時に前記保ｊ情報と前記特定のデー
タとの比較が一致しない場合でｉｉｆ記イネーブル信号
が存在する場合にのみ後段のカウンタ ゝ７ブツプし、後段カウンタが特定の１１鉦になった時
に前記保持された受信情報を有効にする手段とからなる
１に＠保護回ｊ洛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121616A JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121616A JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912645A true JPS5912645A (ja) | 1984-01-23 |
| JPH0131735B2 JPH0131735B2 (ja) | 1989-06-27 |
Family
ID=14815658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121616A Granted JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912645A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162707U (ja) * | 1974-11-11 | 1976-05-18 | ||
| JPS5177106A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Deijitarufugohanteikairo |
| JPS56116349A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Information transmission system |
-
1982
- 1982-07-13 JP JP57121616A patent/JPS5912645A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162707U (ja) * | 1974-11-11 | 1976-05-18 | ||
| JPS5177106A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Deijitarufugohanteikairo |
| JPS56116349A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Information transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131735B2 (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225919A (en) | Advanced data link controller | |
| US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
| US4346440A (en) | Advanced data link controller | |
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| US3982195A (en) | Method and apparatus for decoding diphase signals | |
| US4358825A (en) | Control circuitry for data transfer in an advanced data link controller | |
| US20070258513A1 (en) | Digital signal transfer using integrated transformers with electrical isolation | |
| JPS63288537A (ja) | 通信装置 | |
| JPS60217734A (ja) | マンチエスタデコ−ダ | |
| US5734341A (en) | Encoding digital data | |
| US3953673A (en) | Digital data signalling systems and apparatus therefor | |
| US3787613A (en) | Pulse transmission system for conveying data and control words by means of alternating polarity pulses and violations thereof | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| JPS5912645A (ja) | 情報保護回路 | |
| JPS59139747A (ja) | デジタル伝送回線上の設備を遠隔監視する方法及び装置 | |
| US5063575A (en) | Apparatus and method for proper byte alignment in an encoder/decoder | |
| US4792966A (en) | Arrangement for synchronizing a byte clock derived from a data bit stream with a byte-oriented processing clock of a terminal equipment | |
| US4709227A (en) | Method and device for inserting a digital signal in a channel with higher flow rate | |
| US4290143A (en) | Transmission method and apparatus wherein binary data bits are converted into barker words and vice versa | |
| US5101198A (en) | Method and device for the transmission of data between stations of a communications network, in particular for motor vehicles | |
| US4785466A (en) | Encoder/decoder circuit for B8ZS and B6ZS applications | |
| US3525077A (en) | Block parity generating and checking scheme for multi-computer system | |
| US3601539A (en) | Phase synchronism system for a one-way telegraph connection | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| GB1115894A (en) | Digital transmission system |