JPS5912832Y2 - Display circuit of digital tuner with clock - Google Patents

Display circuit of digital tuner with clock

Info

Publication number
JPS5912832Y2
JPS5912832Y2 JP1978089708U JP8970878U JPS5912832Y2 JP S5912832 Y2 JPS5912832 Y2 JP S5912832Y2 JP 1978089708 U JP1978089708 U JP 1978089708U JP 8970878 U JP8970878 U JP 8970878U JP S5912832 Y2 JPS5912832 Y2 JP S5912832Y2
Authority
JP
Japan
Prior art keywords
state
switch
display circuit
time
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978089708U
Other languages
Japanese (ja)
Other versions
JPS555680U (en
Inventor
健敏 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1978089708U priority Critical patent/JPS5912832Y2/en
Publication of JPS555680U publication Critical patent/JPS555680U/ja
Application granted granted Critical
Publication of JPS5912832Y2 publication Critical patent/JPS5912832Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【考案の詳細な説明】 本考案は1つの表示回路をチューナのLocal状態又
はDX状態等のラジオ部の動作状態の表示と、時刻調整
可能状態にあるか否かの表示とに兼用出来るようにした
時計付ディジタルチューナの表示回路に関する。
[Detailed Description of the Invention] The present invention is designed so that one display circuit can be used both to display the operating status of the radio unit, such as the local status or DX status of the tuner, and to display whether or not the time can be adjusted. This invention relates to a display circuit for a digital tuner with a clock.

最近コントロール部にマイクロコンピュータを用い、デ
ィジタル的に選局を行うテ゛イジタルチューナが出現し
てきた。
Recently, digital tuners have appeared that use a microcomputer in the control section and select channels digitally.

斯るディジタルチューナにおいては、時計機能をも保有
させている。
Such a digital tuner also has a clock function.

しかし特にカーラジオにおいては、前面パネルの面積が
小さく操作スイッチ及び表示素子が取付けられる数が限
定されるため、チューナ用の操作スイッチと時計用の操
作スイッチとを兼用することが多いため、誤操作をした
り、いつ操作してよいか分らないことがある。
However, especially in car radios, the area of the front panel is small and the number of operation switches and display elements that can be mounted is limited, so the operation switch for the tuner and the operation switch for the clock are often used together, which prevents erroneous operation. Sometimes I don't know when to do something or when to do something.

本考案は斯る欠点を除去したもので、特に時刻調整可能
状態を明確に表示するようにした時計付ディジタルチュ
ーナの表示回路に関するもので、以下図面に従って説明
する。
The present invention eliminates such drawbacks, and particularly relates to a display circuit for a digital tuner with a clock that clearly displays the state in which the time can be adjusted, and will be described below with reference to the drawings.

1はマイクロコンピュータよりなるコントロール部で、
表示器2にそのときのチューナ3の受信周波数を表示す
る第1状態と、表示器2に時刻を表示する第2状態とが
第1スイツチ4にて切換えられる、前記コントロール部
1が第1状態にあるときに第2スイツチ5をオンすると
コントロール部1のカウンタがカウントされて、PLL
部6を制御してチューナ部3の選局を行なう。
1 is a control section consisting of a microcomputer,
The control unit 1 is in the first state, in which the first switch 4 switches between a first state in which the display 2 displays the reception frequency of the tuner 3 at that time and a second state in which the time is displayed in the display 2. When the second switch 5 is turned on when the
The tuner section 3 selects a channel by controlling the section 6.

7は分調整兼用チューナ部3のDX/Local切換用
の第3スイツチ、8は時調整兼用選局感度切換用の第4
スイツチ、9は時分調整可能状態又は記憶可能状態にす
るための第5スイツチ、10.11は第1、第2表示回
路で、第3スイツチ7、第4スイツチ8又は第5スイツ
チ9にてトランジスタ12.13がオンオフされて、発
光ダイオード14.15を点滅させる。
7 is a third switch for DX/Local switching of the tuner section 3 that also serves as minute adjustment; 8 is a fourth switch that also serves as hour adjustment and selects channel selection sensitivity.
The switch 9 is a fifth switch for setting the time to the adjustable state or the memorizable state, and 10.11 is the first and second display circuit. Transistors 12.13 are turned on and off, causing light emitting diodes 14.15 to blink.

16は第3表示回路で、コントロール部1が第1状態に
あるとき第5スイツチ9をオンすることによって前記コ
ントロール部1のMEI端子より生じるレベル“1”の
信号でトランジスタ17がオンし、発光ダイオード18
が点灯される。
Reference numeral 16 denotes a third display circuit, which turns on a transistor 17 with a signal of level "1" generated from the MEI terminal of the control section 1 by turning on the fifth switch 9 when the control section 1 is in the first state, and emits light. diode 18
is lit.

このときトランジスタ19がオンし、前記第5スイツチ
9をオンしたときに生じる信号が第1、第2表示回路1
0.11に加えられないようにしている。
At this time, the transistor 19 is turned on, and the signal generated when the fifth switch 9 is turned on is transmitted to the first and second display circuits 1.
It prevents it from being added to 0.11.

20は前記第3スイツチ7にて制御される第1フリツプ
フロツプで゛、その出力でトランジスタ21をオン又は
オフしてチューナ部3をLocal状態又はDX状態に
する。
Reference numeral 20 denotes a first flip-flop controlled by the third switch 7, and its output turns on or off a transistor 21 to put the tuner section 3 in a local state or a DX state.

22は第4スイツチ8にて制御される第2フリツプフロ
ツプで、トランジスタ23をオン・オフさせることによ
ってセンサアンプ24の増幅度を増減させ選局感度を変
化させる。
A second flip-flop 22 is controlled by the fourth switch 8, and by turning on and off a transistor 23, increases and decreases the amplification degree of the sensor amplifier 24 and changes the tuning sensitivity.

25は中間周波増幅器、26は音声増幅器、27はスピ
ーカである。
25 is an intermediate frequency amplifier, 26 is an audio amplifier, and 27 is a speaker.

次に本考案の作用について説明する。Next, the operation of the present invention will be explained.

(1)コントロール部1が表示器2に受信周波数を表示
する第1状態になるように第1スイツチ4を切換えた場
合。
(1) When the control section 1 switches the first switch 4 so that the display 2 displays the reception frequency in the first state.

この状態で第2スイツチ5をオンさせると、コントロー
ル部1のカウンタがカウントしてPLL部6のプログラ
マブルカウンタの分周比を変化させ、チューナ部3へ加
えられる制御電圧を変えて、前記チューナ部3のアンテ
ナ回路の同調周波数及び局部発振周波数を変化させ今ま
で受信しているのとは別の信号を選局する。
When the second switch 5 is turned on in this state, the counter of the control section 1 counts, changes the frequency division ratio of the programmable counter of the PLL section 6, changes the control voltage applied to the tuner section 3, and changes the control voltage applied to the tuner section 3. The tuning frequency and local oscillation frequency of the antenna circuit No. 3 are changed to select a different signal from that which has been received so far.

又第5スイツチ9をオンするとトランジスタ28がオン
されてコントロール部1のME2端子に信号が加えられ
、前記コントロール部1がメモリ可能状態になる。
Further, when the fifth switch 9 is turned on, the transistor 28 is turned on and a signal is applied to the ME2 terminal of the control section 1, so that the control section 1 becomes in a memory-enabled state.

従ってプリセット釦(図示せず)を押圧すると、そのと
きに受信されている信号がプリセットされる。
Therefore, pressing a preset button (not shown) presets the signal being received at that time.

このときMEI端子がレベル“1”となるからトランジ
スタ17はオンされて、発光ダイオード18を発光させ
て、メモリ可能状態が表示される。
At this time, since the MEI terminal becomes level "1", the transistor 17 is turned on, causing the light emitting diode 18 to emit light, thereby indicating the memory enabled state.

これと同時にトランジスタ19がオンされるので、第5
スイツチ9をオンすることによって生じる信号がトラン
ジスタ12.13に加えられることがない。
At the same time, transistor 19 is turned on, so the fifth
The signal caused by turning on switch 9 is not applied to transistor 12.13.

又第3スイツチ7をオンさせると、第1フリツプフロツ
プ20は反転し、今までレベル“0”であったQ端子を
レベル“1”にし、トランジスタ21をオンさせる。
When the third switch 7 is turned on, the first flip-flop 20 is inverted, the Q terminal, which has been at level "0", is brought to level "1" and the transistor 21 is turned on.

するとチューナ部3はLocal状態からDX状態に切
換えられる。
Then, the tuner section 3 is switched from the Local state to the DX state.

このときトランジスタ12がオンし、発光ダイオード1
4が発光されるので、DX状態にあることが一見して分
る。
At this time, the transistor 12 is turned on, and the light emitting diode 1
4 is emitted, so it can be seen at a glance that it is in the DX state.

さらに第4スイツチ8をオンすると第2フリツプフロツ
プ22が反転して、Q端子がレベル“1”となり、トラ
ンジスタ23をオンさせ、センサアンプ24の増幅度を
高め、中間周波増幅器に小さな信号が加えられてもサー
チ停止信号が得られるようにする。
Furthermore, when the fourth switch 8 is turned on, the second flip-flop 22 is inverted, the Q terminal becomes level "1", the transistor 23 is turned on, the amplification of the sensor amplifier 24 is increased, and a small signal is added to the intermediate frequency amplifier. The search stop signal can be obtained even when the search is stopped.

従ってこの状態でサーチ釦を押圧すればすべての受信信
号でサーチを停止できる。
Therefore, if the search button is pressed in this state, the search can be stopped for all received signals.

(センサアンプ24の増幅度が低いときは、SN比の悪
い小信号が中間周波増幅器25に加えられても、サーチ
停止信号がです、従ってそのような小信号が受信されて
もサーチを停止しない。
(When the amplification degree of the sensor amplifier 24 is low, even if a small signal with a poor S/N ratio is applied to the intermediate frequency amplifier 25, the search stop signal will be activated. Therefore, even if such a small signal is received, the search will not be stopped. .

)この状態はトランジスタ13がオンし、発光ダイオー
ド15が発光されることにより、表示される。
) This state is indicated by the transistor 13 turning on and the light emitting diode 15 emitting light.

(2)コントロール部1が表示器2に時刻を表示する第
2状態になるように第1スイツチ4を切換えた場合。
(2) When the control section 1 switches the first switch 4 to the second state in which the time is displayed on the display 2.

この状態で時刻調整を行うには第5スイツチ9をオンさ
せトランジスタ29を動作可能状態にする。
To adjust the time in this state, the fifth switch 9 is turned on to make the transistor 29 operable.

前記第5スイツチ9をオンすることによってトランジス
タ12,13がオンされ発光ダイオード14.15が点
灯される。
By turning on the fifth switch 9, the transistors 12 and 13 are turned on and the light emitting diodes 14 and 15 are turned on.

従って表示器2で時刻が表示され、且つ発光ダイオード
14,15が点灯されているときは時刻調整可能状態に
あることが分るので、斯る状態で第3スイツチ7をオン
すれば、トランジスタ30がオンされて、MIN端子に
信号が加えられ、分調整を行う。
Therefore, when the time is displayed on the display 2 and the light emitting diodes 14 and 15 are lit, it can be seen that the time can be adjusted. Therefore, if the third switch 7 is turned on in this state, the transistor 30 is turned on. is turned on and a signal is applied to the MIN terminal to perform minute adjustment.

又第4スイツチ8をオンすれば、トランジスタ31がオ
ンしHR端子に信号が加えられ、時調整を行う。
Further, when the fourth switch 8 is turned on, the transistor 31 is turned on and a signal is applied to the HR terminal to perform time adjustment.

本考案の時計付ディジタルチューナの表示回路は上述し
た如く、表示回路をコントロール部が受信周波数を表示
させる第1状態にあるときは、ラジオ部の動作状態を切
換える制御スイッチのみにて点滅させ、コントロール部
が時刻を表示させる第2状態にあるときは、切換スイッ
チのみにて点滅させるようにしたので、前記表示回路は
ラジオ部のチューナがLocal状態又はDX状態にあ
るか、若しくはセンサアンプの増幅度が大又は小の状態
にあるかのラジオ部の少なくとも前記一方の動作状態の
表示と、時刻調整可能状態にあるか否かの表示とを、兼
用できる。
As described above, in the display circuit of the digital tuner with clock of the present invention, when the control section is in the first state in which the received frequency is displayed, the display circuit is made to blink only by the control switch that changes the operating state of the radio section. When the radio section is in the second state where the time is displayed, the display circuit is made to blink only by the changeover switch, so that the display circuit can be used to determine whether the tuner of the radio section is in the Local state or DX state, or whether the amplification level of the sensor amplifier is on. It is possible to display the operating state of at least one of the radio sections, ie, whether the radio section is in a large or small state, and to display whether or not the time can be adjusted.

【図面の簡単な説明】[Brief explanation of drawings]

図は本考案の時計付ディジタルチューナの表示回路図で
ある。 1・・・コントロール部、2・・・表示器、3・・・チ
ューナ部、7・・・第3スイツチ、8・・・第4スイツ
チ、9・・・第5スイツチ、10・・・第1表示回路、
11・・・第2表示回路、16・・・第3表示回路。
The figure is a display circuit diagram of a digital tuner with a clock according to the present invention. DESCRIPTION OF SYMBOLS 1... Control part, 2... Display unit, 3... Tuner part, 7... Third switch, 8... Fourth switch, 9... Fifth switch, 10... Third switch 1 display circuit,
11... Second display circuit, 16... Third display circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 表示器2に受信周波数を表示させる第1状態と時刻を表
示させる第2状態とを呈するコントロール部1と、該コ
ントロール部1が第1状態にあるときメモリ可能状態に
し、第2状態にあるとき時刻調整可能状態にする切換用
スイッチ9と、コントロール部1が第1状態にあるとき
はラジオ部のチューナ3をLocal状態又はDX状態
に切換えるか、センサアンプ24の増幅度を大小に切換
えるかのラジオ部の少なくとも前記一方の動作状態を切
換える制御用スイッチ7.8と、表示回路10.11と
を設け、前記表示回路10.11を前記第1状態にある
ときは制御用スイッチ7.8のみにて点滅させ、前記ラ
ジオ部の動作状態を表示し、第2状態にあるときは切換
用スイッチ9のみにて点滅させ、時刻調整可能状態にあ
るか否かを表示することを特徴とする時計付ディジタル
チューナの表示回路。
A control unit 1 exhibiting a first state in which a display unit 2 displays a received frequency and a second state in which a time is displayed, and when the control unit 1 is in the first state, it is in a memory enabled state, and when it is in the second state, it is in a memory enabled state. A changeover switch 9 for enabling time adjustment, and a switch 9 for switching the tuner 3 of the radio section to the Local state or DX state when the control section 1 is in the first state, or for switching the amplification degree of the sensor amplifier 24 to a large or small state. A control switch 7.8 for switching the operating state of at least one of the radio sections and a display circuit 10.11 are provided, and when the display circuit 10.11 is in the first state, only the control switch 7.8 is provided. The clock is characterized in that the operating state of the radio unit is displayed by blinking at the time, and when it is in the second state, it is caused to blink only by the changeover switch 9 to indicate whether or not the time can be adjusted. Display circuit for digital tuner.
JP1978089708U 1978-06-27 1978-06-27 Display circuit of digital tuner with clock Expired JPS5912832Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978089708U JPS5912832Y2 (en) 1978-06-27 1978-06-27 Display circuit of digital tuner with clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978089708U JPS5912832Y2 (en) 1978-06-27 1978-06-27 Display circuit of digital tuner with clock

Publications (2)

Publication Number Publication Date
JPS555680U JPS555680U (en) 1980-01-14
JPS5912832Y2 true JPS5912832Y2 (en) 1984-04-17

Family

ID=29017364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978089708U Expired JPS5912832Y2 (en) 1978-06-27 1978-06-27 Display circuit of digital tuner with clock

Country Status (1)

Country Link
JP (1) JPS5912832Y2 (en)

Also Published As

Publication number Publication date
JPS555680U (en) 1980-01-14

Similar Documents

Publication Publication Date Title
US4969209A (en) Broadcast receiver capable of selecting stations based upon geographical location and program format
US4163203A (en) Tuning apparatus for selecting preset broadcast frequencies
JPS6210456B2 (en)
JPS6037659B2 (en) multi-channel communication equipment
JPS5912831Y2 (en) Digital tuner with clock
US4181890A (en) Apparatus for receiving signals in plural frequency bands
JPS5827420A (en) Electronic tuning type receiver
JPS6010133Y2 (en) Digital receiver with clock
JPS593617Y2 (en) Radio receiver switching circuit
JPS5830326Y2 (en) display device
JPS5915145Y2 (en) Display circuit of digital receiver with clock
JPS58992Y2 (en) Digital tuner circuit
JPH0332119Y2 (en)
JPS635295Y2 (en)
JPS6320193Y2 (en)
JPH0321091Y2 (en)
JPS5929410Y2 (en) receiver
US4259745A (en) Tuning indicator circuit
JPS597785Y2 (en) Operation switching circuit for digital receiver with clock
JPS6329446B2 (en)
JPS6317112Y2 (en)
JPS5921561Y2 (en) radio receiver with clock
JPH0113461Y2 (en)
JPS5931067Y2 (en) Input source automatic switching circuit
JPS6134773Y2 (en)