JPS59130482A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59130482A JPS59130482A JP58005678A JP567883A JPS59130482A JP S59130482 A JPS59130482 A JP S59130482A JP 58005678 A JP58005678 A JP 58005678A JP 567883 A JP567883 A JP 567883A JP S59130482 A JPS59130482 A JP S59130482A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- wafer
- resist
- thickness
- back electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインバットダイオードなどの半導体装置の製造
方法に関する。
方法に関する。
従来、インバットダイオードを製造するときには機械的
に又は化学的に半導体基板を蝕刻し所定の厚さに仕上げ
た後、電極形成、接合部形成、素子分離を行っていた。
に又は化学的に半導体基板を蝕刻し所定の厚さに仕上げ
た後、電極形成、接合部形成、素子分離を行っていた。
しかし、高周波領域で動作すること及び熱的な破壊を防
ぐこと等の目的で半導体基板の仕上げ厚さは２０〜５０
μｍ程度に薄くする為、従来の方法では電極形成、接合
部形成、素子分離、各工程でウェハーが割れやすく歩留
低下の原因となっていた。
ぐこと等の目的で半導体基板の仕上げ厚さは２０〜５０
μｍ程度に薄くする為、従来の方法では電極形成、接合
部形成、素子分離、各工程でウェハーが割れやすく歩留
低下の原因となっていた。
今後ｍｍ波帯以上の周波数で動作させるインバットダイ
オードにおいてシリーズ抵抗Ｒ８を更に小さくする為に
半導体基板の仕上げ厚さは増々薄くしていかねばならな
いが従来の製造方法でインバットダイオードを歩留りよ
く製造することは非常に困難になる。
オードにおいてシリーズ抵抗Ｒ８を更に小さくする為に
半導体基板の仕上げ厚さは増々薄くしていかねばならな
いが従来の製造方法でインバットダイオードを歩留りよ
く製造することは非常に困難になる。
第１図〜第７図迄に従来のインバットダイオード°の製
造を示している。第１図に示すようにＶ型Ｓｉ基板１に
Ｎ型工よ°タキシャル層２、Ｐ型エピタキシャル層３を
順次成長し、しかる３表にＰ＋型拡散層鴫を形成する。
造を示している。第１図に示すようにＶ型Ｓｉ基板１に
Ｎ型工よ°タキシャル層２、Ｐ型エピタキシャル層３を
順次成長し、しかる３表にＰ＋型拡散層鴫を形成する。
次に第２図のように機械的研磨又は化学的蝕刻等により
該半導体基板１の表面をけずって所定の厚さに仕上げた
後金属薄板に周期的に穴を設けたいわゆるメタルマスク
を２枚用いてその間に該半導体基板をはさみ蒸着法によ
り表裏相対位置の固足した表電極５及び表電極６を設け
る。次に第４図に示すように石英板７に表電極を上にし
てワックス８により該半導体基板を貼り付けた後第５図
に示すように所定のエツチング液で所望の電気的特性を
得られるようなメサ径になる迄エツチングを行うことに
よジメサ部９を設ける。次に該半導体基板を石英板から
はがし有機洗浄によりワックスを除去した後第６図に示
すように今度は裏電極を上にして石英板にワックスで貼
付ける。次に第７図に示すように所定のエツチング液に
より各素子に分離する。次に有機洗浄により石英板によ
り分離されたペレットを落した後更に有機洗浄を行うこ
とにより第８図のようなインバットペレットが得られる
。
該半導体基板１の表面をけずって所定の厚さに仕上げた
後金属薄板に周期的に穴を設けたいわゆるメタルマスク
を２枚用いてその間に該半導体基板をはさみ蒸着法によ
り表裏相対位置の固足した表電極５及び表電極６を設け
る。次に第４図に示すように石英板７に表電極を上にし
てワックス８により該半導体基板を貼り付けた後第５図
に示すように所定のエツチング液で所望の電気的特性を
得られるようなメサ径になる迄エツチングを行うことに
よジメサ部９を設ける。次に該半導体基板を石英板から
はがし有機洗浄によりワックスを除去した後第６図に示
すように今度は裏電極を上にして石英板にワックスで貼
付ける。次に第７図に示すように所定のエツチング液に
より各素子に分離する。次に有機洗浄により石英板によ
り分離されたペレットを落した後更に有機洗浄を行うこ
とにより第８図のようなインバットペレットが得られる
。
このような従来の方法ではメタルマスクの目合わせ（表
裏電極の相対位置決めンの時や又表の接合部を形成した
後一度石英板からはがした後各素子に分離する為に再び
石英板に貼９つけるがこの一連の作業を行う際にウエノ
・−の割れが多く歩留の低下の原因となっていた。
裏電極の相対位置決めンの時や又表の接合部を形成した
後一度石英板からはがした後各素子に分離する為に再び
石英板に貼９つけるがこの一連の作業を行う際にウエノ
・−の割れが多く歩留の低下の原因となっていた。
又メタルマスクを用い蒸着法により表裏両面に電極メタ
ルを被着せしめる作業においては２枚のメタルマスクの
間にはさまれている半導体基板が動かないように細心の
注意を払う必要があり、このことが量産性を著しく悪い
ものにしていた。
ルを被着せしめる作業においては２枚のメタルマスクの
間にはさまれている半導体基板が動かないように細心の
注意を払う必要があり、このことが量産性を著しく悪い
ものにしていた。
本発明の目的はウェハー割れの少ない製造方法を提供す
ることにある。
ることにある。
本発明では半導体単結晶基板に気相成長法により半導体
単結晶層を形成し、該気相成長層に不純物を拡散し、蒸
着法及びＰＲ法により表電極を形成し、所定のエッチャ
ントにより化学的に蝕刻して所望のメサ径を有する接合
部を形成し、該半導体基板を機械的研息又は化学的蝕刻
により所定の厚さに仕上げ、表電極を下にして石英板等
の平たい透明な材料に透明なワックスあるいはレジスト
等により貼付け、更に機械的研磨又は化学的蝕刻により
所定の厚さに仕上げ、蒸着法により、該半導体基板例に
金属を被着せしめ、ＰＲ法により裏電極を形成し、所定
のエッチャントにより化学的にエツチングして該半導体
基板を各素子に分離する。すなわち本発明は、ウエノ・
−が厚いままで表電極、活性動作部（接合部）を作り割
れない程度の適当な厚さに仕上げた後石英板に貼付け、
機械的に強い状態でウエノ・−厚さの来終仕上げ及び裏
面電極形成を行うことを特歓としている。
単結晶層を形成し、該気相成長層に不純物を拡散し、蒸
着法及びＰＲ法により表電極を形成し、所定のエッチャ
ントにより化学的に蝕刻して所望のメサ径を有する接合
部を形成し、該半導体基板を機械的研息又は化学的蝕刻
により所定の厚さに仕上げ、表電極を下にして石英板等
の平たい透明な材料に透明なワックスあるいはレジスト
等により貼付け、更に機械的研磨又は化学的蝕刻により
所定の厚さに仕上げ、蒸着法により、該半導体基板例に
金属を被着せしめ、ＰＲ法により裏電極を形成し、所定
のエッチャントにより化学的にエツチングして該半導体
基板を各素子に分離する。すなわち本発明は、ウエノ・
−が厚いままで表電極、活性動作部（接合部）を作り割
れない程度の適当な厚さに仕上げた後石英板に貼付け、
機械的に強い状態でウエノ・−厚さの来終仕上げ及び裏
面電極形成を行うことを特歓としている。
本発明による効果は上記のような構成を持った製造方法
にすることによりウエノ・−割れが少なく歩留を下げず
にウエノ・−を生産することができる。
にすることによりウエノ・−割れが少なく歩留を下げず
にウエノ・−を生産することができる。
この方法を用いれば石英板に貼付けたままでウェハー厚
さ仕上け、板電極形成ができるので特にウェハーが薄い
ことが要求されるｍｍ波帯以上で動作するインバットダ
イオードなどを再現性よく高歩留で製造することができ
る。
さ仕上け、板電極形成ができるので特にウェハーが薄い
ことが要求されるｍｍ波帯以上で動作するインバットダ
イオードなどを再現性よく高歩留で製造することができ
る。
次に、本発明を夾施例により説明する。
第９図に示すようにＮ型シリコン基板１０にＮ型エピタ
キシャル層１１．Ｐ型エピタキシャル層１２を順次気相
成長させた後、不純物を拡散してＰ型拡散層１３を形成
する。そして第１０図のように蒸着法とＰＲ法により表
電極１４を形成しその後表電極１４をマスクにして弗酸
と硝酸の混合液でメサエッチングを行い所望の電気的特
性が得られるようなメサ径を有する接合部１５を形成す
る。次に第１２図のように機械的研磨又は化学的蝕刻等
によジ該半導体基板を適当な厚さに仕上げ第１３図のよ
うに石英板１６に赤外線が透過するようなレジスト又は
ワックスを１７用いて貼付けた後第１４図に示すように
更に機械的研磨又は化学的蝕刻等によりＷｒ定の厚さに
仕上げる。
キシャル層１１．Ｐ型エピタキシャル層１２を順次気相
成長させた後、不純物を拡散してＰ型拡散層１３を形成
する。そして第１０図のように蒸着法とＰＲ法により表
電極１４を形成しその後表電極１４をマスクにして弗酸
と硝酸の混合液でメサエッチングを行い所望の電気的特
性が得られるようなメサ径を有する接合部１５を形成す
る。次に第１２図のように機械的研磨又は化学的蝕刻等
によジ該半導体基板を適当な厚さに仕上げ第１３図のよ
うに石英板１６に赤外線が透過するようなレジスト又は
ワックスを１７用いて貼付けた後第１４図に示すように
更に機械的研磨又は化学的蝕刻等によりＷｒ定の厚さに
仕上げる。
次に第１５図に示すように蒸着法により金属膜１８を該
半導体基板に被着させたのち、赤外線が半導体結晶を透
過する性質を利用して赤外顕微鏡−によ９表電極パター
ンに合わせてＰＲ法によりレジスト１９を形成しゃ裏電
極２０を形成する。
半導体基板に被着させたのち、赤外線が半導体結晶を透
過する性質を利用して赤外顕微鏡−によ９表電極パター
ンに合わせてＰＲ法によりレジスト１９を形成しゃ裏電
極２０を形成する。
次に第１７図に示すよう、にレジスト１９、裏電極２０
をマスクにして弗酸と硝酸の混合液で該半導体基板を各
素子に分離する。次に有機洗浄により石英板から分離さ
れたペレットを落した後更に有機洗浄を行うことにより
第１８図のようなインバットペレットＫｌる。
をマスクにして弗酸と硝酸の混合液で該半導体基板を各
素子に分離する。次に有機洗浄により石英板から分離さ
れたペレットを落した後更に有機洗浄を行うことにより
第１８図のようなインバットペレットＫｌる。
以上説明したように本発明によればウエノ・−が薄い状
態で電極形成したり、化学的蝕刻を行わずに済み石英板
に貼付けたままでウェハー厚さ仕上げ裏電極形成ができ
るのでウェハー割れが少なく歩留りよくウェハーが製造
できるという利点をもつ。
態で電極形成したり、化学的蝕刻を行わずに済み石英板
に貼付けたままでウェハー厚さ仕上げ裏電極形成ができ
るのでウェハー割れが少なく歩留りよくウェハーが製造
できるという利点をもつ。
第１図乃至第８図は従来の製造方法の各工程の断面図、
第９図乃至第１８図は本発明の一実施例の製造方法の各
工程断面図である。 １．１０・・・・・・半導体基板、２．１１・・・・・
・気相成長層、３．１２・・・・・・気相成長層、４．
１３・・・・・・拡散層、５．１４・・・・・・表電極
、６−．２０・・・・・・裏電極、７．１６・・・・・
・石英板、８・・・・・・ワックス、９．１５・・・・
・・接合部、１７・・・・・・赤外線を透過するワック
ス又はレジスト、１８・・・・・・蒸着メタル、１９・
・・・・・レジスト。 □ 讐Ｚ回 、 ′＋３伝 ♀甲ヨ巨二 １ｍ ぐ＝ン 嘩ｉ−劇 ｌθ
第９図乃至第１８図は本発明の一実施例の製造方法の各
工程断面図である。 １．１０・・・・・・半導体基板、２．１１・・・・・
・気相成長層、３．１２・・・・・・気相成長層、４．
１３・・・・・・拡散層、５．１４・・・・・・表電極
、６−．２０・・・・・・裏電極、７．１６・・・・・
・石英板、８・・・・・・ワックス、９．１５・・・・
・・接合部、１７・・・・・・赤外線を透過するワック
ス又はレジスト、１８・・・・・・蒸着メタル、１９・
・・・・・レジスト。 □ 讐Ｚ回 、 ′＋３伝 ♀甲ヨ巨二 １ｍ ぐ＝ン 嘩ｉ−劇 ｌθ
Claims (1)
- 半導体基板に表電極と活性動作部とを形成したのち該半
導体基板を所定の厚さに仕上げ、次いで裏電極を形成し
、該半導体基板を各素子に分離することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005678A JPS59130482A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005678A JPS59130482A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59130482A true JPS59130482A (ja) | 1984-07-27 |
Family
ID=11617749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58005678A Pending JPS59130482A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59130482A (ja) |
-
1983
- 1983-01-17 JP JP58005678A patent/JPS59130482A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722130A (en) | Method of manufacturing a semiconductor device | |
| US8368115B2 (en) | Method of fabricating vertical devices using a metal support film | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0394476A (ja) | 選択的結晶成長方法及びそれを用いた太陽電池の製造方法 | |
| US4180422A (en) | Method of making semiconductor diodes | |
| US3746587A (en) | Method of making semiconductor diodes | |
| US3427708A (en) | Semiconductor | |
| US3913217A (en) | Method of producing a semiconductor device | |
| US4051507A (en) | Semiconductor structures | |
| US3447235A (en) | Isolated cathode array semiconductor | |
| US4962056A (en) | Method of manufacturing from a semiconductor wafer a dielectric substrate including mutually insulated and separated island regions, and a method of manufacturing semiconductor elements from the dielectric substrate | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPS59130482A (ja) | 半導体装置の製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JP2760505B2 (ja) | Ｐｉｎダイオードの製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPS58223382A (ja) | 半導体発光装置 | |
| JPS587073B2 (ja) | カゴウブツハンドウタイソウチノセイサクホウ | |
| JPS63302576A (ja) | 半導体装置の製造方法 | |
| JPS6294989A (ja) | インパツトダイオ−ドのペレツトの製造方法 | |
| JPS63213932A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS5951150B2 (ja) | 逆メサ型半導体装置の製法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JPS6027175A (ja) | 半導体素子およびその製造方法 |