JPS5913767B2 - デ−タ転送制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は画像メモリと外部機器との間で大量のデータ転
送を行なうためのデータ転送制御回路に関する。

画像メモリと外部機器とでデータ転送を行なうときの従
来のアドレス制御方法は、アドレスカウンターを設けて
初期値セットを行ないデータの同期信号でカウンターを
増やし、又は減らして、キャリー、ボローを検出し、転
送の終了を知るか、コンパレータと比較して、一致信号
を検出し、転送の終了を知つていた。

また計算機でアドレスを計算して出力をする等の方法れ
゛あつた。しかし、前者の場合アドレスの変化分が、１
ずつ又は２ずつのように固定の変化であるときには有効
であるが、任意の変化分に対しては非常に不利であわ、
これを行なわせようとすると複雑なコントロール回路れ
’−必要となる。例えば転送前に変化分をセットするた
めのプリセットカウンターを設け、データの同期信号で
アドレスを増減する。必要量増減したらそれを待つて画
像メモリでは書き込み、読み出し信号を出す。さらにデ
ータを送る又はもらう機器ではこの動作を確認して、新
らたなデータ転送を始める。これを転送教練り返えす、
あるいは空送サをして所定のアドレスになるのを待つか
、などの方法があるれ゛、いづれにしても、任意の変化
分をセットするための回路が必要であＶ）しかも持ち時
間があるため、高速にしかも効率のよいデータ転送は望
めない。一方、計算機でアドレスを制御する場合、計算
速度により、外部機器れ１時たされる事がある。逆に外
部機器がデータをセツトしたかどうかを計算側が知るた
めの多少の回路が必要であり、このためのプログラムも
必要となわ、ソフト上の煩雑さも出てくる。本発明の目
的はアドレス計算に専用のマイクロプロセツサを用いる
とともに非同期の外部機器との間で効率的なデータ転送
を行なうことのできるデータ転送装置を提供することを
目的とする。

本発明は計算機でアドレスを計算する方式であるが、デ
ータ転送のため生ずるソフト上の煩わしさ、及び同期の
違いによる持ち時間が最小になるよう回路が工夫されて
いる。第１図に本発明の一実施例を示す。

同図において、２次元画像メモリ３を中心に、書き込み
用データレジスタ２、読み出し用データレジスタ４、後
述する書き込み、読み出し用のフリツプフロツプ５，６
、書き込み、読み出し用のアドレスレノスタ７，８、そ
のアドレス計算用のマイクロプロセツサ９，１０、アド
レスの増減をしないためのコントロール回路１１，１４
、マイクロプロセツサ用のインストラクシヨンレジスタ
１２，１３、マイクロプロセツサをコントロールするた
めのマイクロプログラムが収容されたマイクロプログラ
ムメモリ１６，１９、そのマイクロプログラムの読出し
順序を制御するためのシーケンサ１５，１７、そして画
像メモリ３に対して書き込み、読み出し信号を発生させ
るためのコントロール回路１８で構成される。マイクロ
プログラムメモリ１６にはマイクロプロセツサ９のアド
レス計算に必要なプログラムが書かれており、外部から
の指示により動き始める。同様にマイクロプログラムメ
モリ１９にはマイクロプロセツサ１０のアドレス計算に
必要なプログラムが書かれている。１，１′はデータ転
送をしようとする外部機器である。

いま外部機器１及び１′はそれぞれ画像メモリ３へのデ
ータの書き込み及び読み出しを行なうものとする。アド
レスの初期値変化分ぱマイクロプログラムメモリ１６，
１９内のマイクロプログラムにより転送前にマイクロプ
ロセツサ９，１０内のレジスタにセツトされ、マイクロ
プログラムメモリ１６，１９は外部からのスタート指令
を待つている。

通常の転送（外部機器と同期がとれ持ち時間が生じない
転送）の場合はマイクロプログラムメモリ１６又は１９
にスタート信号がくればアドレスの初期値がアドレスレ
ジスタ７又は８にセツトされる。外部機器１からのデー
タがデータレジスタ２にセツトされると画像メモリ３へ
の書き込み信号がコントロール回路１８から出される。
又アドレスレジスタ８にアドレスがセツトされるとコン
トロール回路１８から読み出し信号が出されデタレジス
タ４にデータがセツトされ外部機器１′がデータを取り
込む。そしてマイクロプロセツサ９又は１０で次のアド
レスが計算されアドレスレジスタ７又は８にセツトされ
る。アドレスレジスタ７，８はアドレスのコンパレータ
をもつており、Ｘ方向、及びＹ方向に対しての転送終了
を知る事が出来るものとする。アドレスの最終値はデー
タ転送前にマイクロプログラムによりセツトされる。ア
ドレスのセツトがなされると、Ｘ方向の終了（（ライン
エンド）が調らべられラインエンドでなければＸ方向の
計算がされ、ラインエンドならばＸには初期値のセツト
が、Ｙには所定の変化分が計算される。次にＹ方向の終
了（フレームエンド）が調らべられる。ラインエンドで
あつてフレームエンドならばデータ転送が終了である。
フレームエンドでなければ同じ動作ＨＺ繰り返えされる
。この実施例では画像メモリ３のアドレスをＸ，Ｙで指
定しているので、マイクロプロセツサ９又は１０はそれ
ぞれＸ及びＹアドレスを計算する２組のプロセツサであ
り、アドレスレンスタ７又は８もＸ及びＹアドレスの両
方を独立して保持できるものとする。もちろんＸ又はＹ
アドレスのみで画像メモリ３のアドレスを指定してもよ
くこの場合にはマイクロプロセツサ及びアドレスレジス
タは半分で済む。次に記憶装置と外部機器との周期が違
う場合の動作について外部機器１から画像メモリ３ヘデ
ータ転送する場合と画像メモリ３から外部機器Ｖへの場
合とではデータの流れが逆なのとシーケンスが違うだけ
で原理的には同じなので外部機器１から画像メモリ３の
場合、つまり書き込みの場合について詳しく述べる。

データ転送に先立ち、アドレスの初期値変化分がマイク
ロプロセツサ９内のレジスタにセツトされ、又アドレス
の最終値がアドレスレジスタ７内のレジスタにセツトさ
れラインエンド、フレームエンド検出のために使用され
る。

この状態でマイクロプログラムメモリ１６は外部からの
スタート信号を待つている。スタート信号が来るとアド
レスの初期値をアドレスレジスタ７にセツトする。方、
外部機器１からデータレジスタ２にデータがセツトされ
るとその同期信号でフリツプフロツプ５をセツトして、
コントロール回路１８からは画像メモリ３への書き込み
信号が出される。この書き込み信号でフリツプフロツプ
５をりセツトする。この間にマイクロプロセツサ９でア
ドレスが計算されるはずであるが、フリツプフロツプ５
の状態により、計算を実行するか否かが決められる。す
なわち、フリツプフロツプ５がりセツト状態にあるとき
にプログラム上でアドレス計算のステツプに来たときは
、回路１１でインストラクシヨンレジスタ１２の命令を
強制的にダミーの命令に変更してアドレス計算を行なわ
ないようにする。したがつて、プログラム上は常に同じ
部分をループし、データ持ちのための特別なプログラム
が必要とならない。そして次にこのステツプに来たとき
にフリツプフロツプ５がセツトされていればアドレスの
計算が行なわれ画像メモリ３の書き込み信号が出される
。これをラインエンドを検出するまで繰り返えす。ライ
ンエンドが検出されると、Ｘアドレスには初期値がセツ
トされ、Ｙのアドレスが計算される。その後フレームエ
ンドが調らべられ、フレームエンドでなければ同じ繰ｂ
返えしが行なわれ、ラインエンドであつて、フレームエ
ンドであればデータ転送は終了となる。第２図に回路１
１及び１８の一構成例を示す。

外部からのデータセツト信号ＷＣでフリツプフロツプ５
がセツトされると内部の同期信号φ５でフリツプフロツ
プ２２がセツトされこのフリツプフロツプ２２の出力と
次の同期信号φ２とをアンドド回路２３により合成し画
像メモリ３への書き込み信号ＷＥを出す。次の同期信号
φ３はアンド回路２４を介してフリツプフロツプ５をり
セツトするＯこの間にインストラクシヨンレジスタ１２
にはマイクロプログラムメモリ１６からアドレス計算の
ための命令がセツトされ、新らしいアドレスが計算され
セツトされる。

７′！：ｒグラムは計算のループを数ステツプでループ
しており、ＷＣでフリツプフロツプ５がセツトされない
うちにアドレス計算のステツプにくると、フリツプフロ
ツプ５がセツトされていないため画像メモリ３への書き
込み信号信号ＷＥは出されず、デコーダ２５でアドレス
計算命令であることが検出されるとフリツプフロツプ５
がりセツト中であることを示す信号がアンド回路２６を
通り回路２７に送らされる。

本来インストラクシヨンレジスタ１２の内容はマイクロ
プロセツサ９に対してアドレス計算をさせるためのビツ
トパターンであるが、アンド回路２６からの出力がある
場合には回路２７はインストラクシヨンレジスタ１２の
内容を、アドレス計算以外の命令（ダミー命令）を実行
させるビツトパターンに変更する。したがつてこのステ
ツプではＷＥは出ず、アドレスの計算もなされないこと
になる。なおアドレス計算用のマイクロプログラムのス
テツプは同期信号φ１，φ３，φ５の繰り返えしで行な
われる。次に第３図ｂに示したようにＸ方向に１ずつア
ドレスを増やし、ＸＭになつたらＸに初期値をセツトし
、Ｙ方向に１増やし、ＸＭ，ＹＭまで繰り返えす。

このようなアドレスの制御を本実施例で行なつた場合の
マイクロプログラムについで説明する。第３図ａはこの
ときのフローチヤートである。

同図において、ＸＡはＲ／Ｗｘアドレス、ＸＢはＸ初期
アドレス、ＤＸＸはＸの変化分、ＤＸＹはＹ変化時のＸ
変化分、ＹＡはＲ／ＷＹアドレス、ＹＢはＹ初期アドレ
ス、ＤＹＸはＹ変化時のＹ変化分、ＤＹＹはＹの変化分
である。第１図のマイクロプロセツサ９にはＸ方向、Ｙ
方向のアドレス計算用のプロセツサがあジ、Ｘ，Ｙとも
同じマイクロプログラムで動作するようになつている。

転送前にマイクロプログラムメモリ１６にスタート信号
がくるとＸ，Ｙの初期値、変化分がセツトされる。

この場合具体的に、ＸＡ＝ＸＢ＝０，ＤＸＸ−１，ＤＸ
Ｙ＝０，ＹＡ−ＹＢ＝０，ＤＹＸ一０，ＤＹＹ−１さら
に各々に対してマイクロプロセツサ９内のレジスタが割
り当てられ、ＸＡ一ＹＡ＝ＲＯ，ＸＢ＝ＹＢ＝Ｒｌ，Ｄ
ＸＸ＝ＤＹＸ＝Ｒ２，ＤＸＹ＝ＤＹＹ＝Ｒ３とする。こ
のセツトと共にレジスタ７内のラインエンド、フレーム
エンド検出用のレジスタに（ＸＭ，ＹＭ）がセツトされ
る。マイクロプロセツサ９で計算した値ＸＡ（ＹＡ）が
ＸＡ＜ＸＭ，ＸＡ＝ＸＭ，ＸＡ＞ＸＭ（ＹＡ＜ＹＭ，Ｙ
Ａ一ＹＭ，ＹＡ＞ＹＭ）かの比較結果は任意に選択する
ことが出来る。今はＸＡ＝ＸＭ，ＹＡ＞を選ぶ事にする
。（ＸＭ，ＹＭ）をセツトしたらＸＡ＝ＸＭ，ＹＡ＞Ｙ
Ｍを調べるためのコードをレジスタ７にセツトする。セ
ツトし終つたら再び外部からのスタート信号を待つ。こ
のときマイクロプログラムで自分でストツプするための
特別な命令も備えている。次のスタート信号が来るとア
ドレスの初期値がレジスタＲ１（ＸＢ，ＹＢ）からアド
レス計算用レジスタＲＯ（ＸＡ，ＹＡ）に読み込まれ、
アドレスがレジスタ７にセツトされる。次にはＸ方向に
＋１の計算が行なわれる。Ｘ，Ｙ方向共に同じプログラ
ムで動いているが、ＲＯ＝ＲＯ＋Ｒ２を実行することに
よりＲ２にはＤＸＸ＝１，ＤＹＸ＝０がセツトされてい
るため、同じプログラムでもＸ方向のみの増加が可能で
ある。そしてこの動作がＸＡ＝ＸＭつまりラインエンド
まで繰り返えされる。もしこの間に先に述べたように、
第１図のフリツプフロツプ５がセツトされないうちに第
３図ａの３１のステツプにくると同図の命令はＸＡ＝Ｘ
Ａ，ＹＡ＝ＹＡの命令に回路２７で変更される。このた
めプログラムは何もせず同じループをしているだけで済
む。Ｘ方向のアドレスｈく増加され、ラインエンドとな
ると、Ｒ１−Ｒ１＋Ｒ３の命令が実行される。Ｒ１には
ＸＢ，ＹＢ（初期値）Ｒ３にはＤＸＹ＝０，ＤＹＹ−１
がセツトされているため、Ｘ方向には増加がなくＹ方向
には＋１され、次にＲＯ＝Ｒｌ，（ＸＡ−ＸＢ，ＹＡ＝
ＹＢ）が行なわれるため、Ｘには初期値０がセツトされ
Ｙには＋１され２ライン目のアドレス制御になる。この
ときにフリツプフロツプ５がセツトされていなければ第
３図ａのステツプ３２ではステップ３１と同様の操作が
なされ、ＸＢ◆ＸＢ，ＹＢ←＋ＹＢの命令を実行する。
アドレス制御が２ライン目に移つた後は同じようなこと
が繰り返えされ、ＸＡ−ＸＭ，ＹＡ＞ＹＭとなつた時点
でデータ転送は終了される。以上画像メモリ３に対する
書込みの場合を一例として説明したが読出しの場合も全
く同様であるのでその説明は省略する。本発明により、
前例のようなアドレス制御の他その逆さらに、Ｘ，Ｙ共
任意の変化分の制御が可能となり、しかもデータ持ちの
ためのプログラムも不要となり高速かつ効率的なデータ
転送が可能となつた。

データ転送の最高速度はメモリ素子のアクセスタイム又
はマイクロプログラムの実行時間により決まる。この発
明は上記実施例に何ら限定されるものではない。

特に上記実施例ではメモリに対する書込用及び読出用の
いずれにもこの発明によるデータ転送回路を設けてなる
がいずれか一方のみの場合を除外するものではない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す図、第２図はこの発
明の一実施例における一部の構成を示す図、第３図ａは
この発明の一実施例で用いられるマイクロプログラムの
フローチヤート、第３図ｂはこの発明の一実施例の動作
を説明するための図である。 １，１・・・外部機器、２，４・・・データレジスタ、
３゜゜゜画像メモＩ八 ５，６・・・フリツプフロツプ
、７，８゜゜゜アドレスレジスタ、９，１０゜゜゜マイ
クロプロセツサ、１２，１３・・・インストラクシヨン
レジスタ、１５，１７・・・シーケンサ、１６，１９・
・・マイクロプログラムメモリ、１１，１４，１８・・
・コントロール回路。

Claims (1)

【特許請求の範囲】
1. １ 画像メモリと外部機器との間のデータ転送の際、前
   記画像メモリのアドレスを専用プロセッサを用いて計算
   する装置において、前記プロセッサを制御するためのマ
   イクロプログラムを収容したマイクロプログラムメモリ
   と、このマイクロプログラムメモリから読み出された命
   令を収容するインストラクションレジスタと、前記外部
   機器のデータ転送状態を指示するフリップフロップと、
   このフリップフロップの状態に応じて前記インストラク
   ションレジスタの内容の前記プロセッサへの供給を制御
   するコントロール回路とを備え、前記コントロール回路
   は前記インストラクションレジスタの内容が前記画像メ
   モリのアドレスを更新するための命令であるかどうかを
   検出するデコーダと、このデコーダより出力された検出
   信号及び前記フリップフロップより出力された前記外部
   機器がデータ転送されていない状態を指示する信号を入
   力するアンド回路と、このアンド回路より信号が出力さ
   れた場合のみダミー命令を前記プロセッサに供給する回
   路とを備えたことを特徴とするデータ転送制御回路。