JPS59141832A - マルチプレクサ− - Google Patents
マルチプレクサ−Info
- Publication number
- JPS59141832A JPS59141832A JP58016421A JP1642183A JPS59141832A JP S59141832 A JPS59141832 A JP S59141832A JP 58016421 A JP58016421 A JP 58016421A JP 1642183 A JP1642183 A JP 1642183A JP S59141832 A JPS59141832 A JP S59141832A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- terminal
- transistors
- switch
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching AC currents or voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号またはデジタル信号を双方向にオ
ンオフすることのできるマルチプレクサ−に関するもの
である。
ンオフすることのできるマルチプレクサ−に関するもの
である。
従来例の構成とその問題点
従来のマルチプレクサ−は、ＭＯＳ）ランジスタで構成
されており、そのため、入力信号として高電圧の信号が
入力されると、ＭＯ８Ｉ−ランジスタのドレイン−ゲー
ト間に電界集中が生じて素子が破壊されてしまい、高耐
圧特性を有せず、小信号しか扱えないという欠点があっ
た。
されており、そのため、入力信号として高電圧の信号が
入力されると、ＭＯ８Ｉ−ランジスタのドレイン−ゲー
ト間に電界集中が生じて素子が破壊されてしまい、高耐
圧特性を有せず、小信号しか扱えないという欠点があっ
た。
これに対して本出願人は、ダイオードとバイポーラトラ
ンジスタを用いることにより、高電圧の信号をも十分扱
うことのできる高電力用のマルチプレクサーを提案して
いる。
ンジスタを用いることにより、高電圧の信号をも十分扱
うことのできる高電力用のマルチプレクサーを提案して
いる。
第１図はこのような本出願人が提案しているマルチプレ
クサ−を示す回路構成図である。第１図において、１〜
４はダイオード、５，６はダイオード１，３に接続され
るｎｐｎ ｔ−ランジスタ、７゜８はダイオード２，４
に接続されるｐｎｐ トランジスタ、９〜１２は各１−
ランジスタロ〜８のベースに接続される抵抗、１３は抵
抗９，１０が接続されるスイッチ、１４はスイッチ１３
に接続されるベース電源、１５は入力端子、１６は出力
端子、１７は負荷である。
クサ−を示す回路構成図である。第１図において、１〜
４はダイオード、５，６はダイオード１，３に接続され
るｎｐｎ ｔ−ランジスタ、７゜８はダイオード２，４
に接続されるｐｎｐ トランジスタ、９〜１２は各１−
ランジスタロ〜８のベースに接続される抵抗、１３は抵
抗９，１０が接続されるスイッチ、１４はスイッチ１３
に接続されるベース電源、１５は入力端子、１６は出力
端子、１７は負荷である。
このような構成においては、入力端子１５にアナログ信
号が入力されており、スイッチ１３をオンオフすること
により、各トランジスタ５〜８のベース電流の供給を制
御し、アナログ信号が出力端子１６へ伝送されるのをオ
ンオフ制御するものであって、ダイオード１〜４とバイ
ポーラトランジスタ５〜８で構成されるだめ、高電圧の
信号をも素子の損傷無しに扱える。
号が入力されており、スイッチ１３をオンオフすること
により、各トランジスタ５〜８のベース電流の供給を制
御し、アナログ信号が出力端子１６へ伝送されるのをオ
ンオフ制御するものであって、ダイオード１〜４とバイ
ポーラトランジスタ５〜８で構成されるだめ、高電圧の
信号をも素子の損傷無しに扱える。
ところで、第１図に示す回路において、各ダイオード１
〜４は各トランジスタ５〜８のコレクタに接続され、コ
レクタ接合に順方向電圧が印加されることを阻止してお
り、これによってスイッチ１３をオフした時の各トラン
ジスタ５〜８のう・ノチアップを防止し、安定な遮断特
性を維持し、スイッチング機能の確立を図っている。
〜４は各トランジスタ５〜８のコレクタに接続され、コ
レクタ接合に順方向電圧が印加されることを阻止してお
り、これによってスイッチ１３をオフした時の各トラン
ジスタ５〜８のう・ノチアップを防止し、安定な遮断特
性を維持し、スイッチング機能の確立を図っている。
しかしながら、入力端子１５に微小信号、例えばシリコ
ンダイオードのカットオフ電圧０．ＴＶ−〇、Ｉ Ｖ程
度以下の信号をスイッチングする場合には、各トランジ
スタ５〜８はベース電源１４からベース電流が供給され
ているだめこの微小信号を通過させることができ問題は
ないが、各ダイオード１〜４には順方向のノくイアスミ
圧が印加されていないため、オン抵抗が増加し出力信号
が減衰し、いわゆるクロスオーバー歪を生じる。さらに
数ｍＶ程度の信号では遮断領域に入りスイッチング機能
を失う欠点がある。
ンダイオードのカットオフ電圧０．ＴＶ−〇、Ｉ Ｖ程
度以下の信号をスイッチングする場合には、各トランジ
スタ５〜８はベース電源１４からベース電流が供給され
ているだめこの微小信号を通過させることができ問題は
ないが、各ダイオード１〜４には順方向のノくイアスミ
圧が印加されていないため、オン抵抗が増加し出力信号
が減衰し、いわゆるクロスオーバー歪を生じる。さらに
数ｍＶ程度の信号では遮断領域に入りスイッチング機能
を失う欠点がある。
発明の目的
本発明は以上の欠点を解決するためになされだもので、
オンオフ可能信号レベルを２００ｖの高信号から数μＶ
のローレベル信号迄拡大し、高電力で広ダイナミックな
寸ルチブレクサーを提供することを目的とするものであ
る。
オンオフ可能信号レベルを２００ｖの高信号から数μＶ
のローレベル信号迄拡大し、高電力で広ダイナミックな
寸ルチブレクサーを提供することを目的とするものであ
る。
発明の構成
上記目的を達成するために本発明は、２個のトランジス
タと２個のダイオードからなる電子スイッチを２組用い
、特定のダイオードに帰還用抵抗とバイパス用容量を接
続するものである。
タと２個のダイオードからなる電子スイッチを２組用い
、特定のダイオードに帰還用抵抗とバイパス用容量を接
続するものである。
実施例の説明
以下に本発明の実施例を図面を用いて説明す本第２図は
本発明のマルチプレクサ−の一実施例を示す回路構成図
である。第２図において、１〜１７は第１図と同様の構
成を示し、ダイオード１゜３はｎｐｎ トランジスタ５
，６のコレクタにそれぞれ接続されており、ダイオード
２，４はＩ）ｎｐ）ランジスタフ、８のコレクタにそれ
ぞれ接続さ゛れており、トランジスタ６．６のベースは
それぞれ抵抗９，１ｏを介してスイッチ１３の一端に接
続され、トランジスタ７．８のベースはそれぞれ抵抗１
１．１２を介してベース電源１４の負端子である共通端
子に接続され、ベース電源１４の正端子はスイッチ１３
の他端に接続され、ダイオード２０カソードとダイオー
ド３のデノードは共通接続されて入力端子１５となり、
ダイオード１のアノードとダイオード４のカソードは共
通接続されて出力端子１６となり、出力端子１６には負
荷１７が接続されている。さらに、ダイオード１のアノ
ード、カソード間にはバイパス用容量１８が並列接続さ
れており、出力端子１６とベース電源１４の負端子（共
通端子）の間には帰還用抵抗１９が接続されている。
本発明のマルチプレクサ−の一実施例を示す回路構成図
である。第２図において、１〜１７は第１図と同様の構
成を示し、ダイオード１゜３はｎｐｎ トランジスタ５
，６のコレクタにそれぞれ接続されており、ダイオード
２，４はＩ）ｎｐ）ランジスタフ、８のコレクタにそれ
ぞれ接続さ゛れており、トランジスタ６．６のベースは
それぞれ抵抗９，１ｏを介してスイッチ１３の一端に接
続され、トランジスタ７．８のベースはそれぞれ抵抗１
１．１２を介してベース電源１４の負端子である共通端
子に接続され、ベース電源１４の正端子はスイッチ１３
の他端に接続され、ダイオード２０カソードとダイオー
ド３のデノードは共通接続されて入力端子１５となり、
ダイオード１のアノードとダイオード４のカソードは共
通接続されて出力端子１６となり、出力端子１６には負
荷１７が接続されている。さらに、ダイオード１のアノ
ード、カソード間にはバイパス用容量１８が並列接続さ
れており、出力端子１６とベース電源１４の負端子（共
通端子）の間には帰還用抵抗１９が接続されている。
本実施例において、スイッチ１３をオンすると、トラン
ジスタ５のベースに電圧が印加され、トランジスタ５０
ベース・エミッータ電流の一部は、トランジスタ６、子
、８のコレクタ電流となって、トランジスタ７、ダイオ
ード２，３、トランジスタ６．８、ダイオード４を経て
帰還抵抗１９に流入する。すなわち、この電流の供給に
より、各ダイオ・−ド２，３，４ヘバイアス電流が流れ
、そのカットオフ電圧を打ち消すことができる。その最
適印加電圧値は、ベース電源１４の電圧ＶＢ、ベース抵
抗９〜１２の値ＲＢ、帰還用抵抗１９の値現の設定によ
り決定することができ、各ダイオード１〜４の逆方向の
障壁電位を打ち消して、微小電圧信号に対してダイオー
ド２．３．４の順方向抵抗を数十Ω以下に減少させるこ
とができる。
ジスタ５のベースに電圧が印加され、トランジスタ５０
ベース・エミッータ電流の一部は、トランジスタ６、子
、８のコレクタ電流となって、トランジスタ７、ダイオ
ード２，３、トランジスタ６．８、ダイオード４を経て
帰還抵抗１９に流入する。すなわち、この電流の供給に
より、各ダイオ・−ド２，３，４ヘバイアス電流が流れ
、そのカットオフ電圧を打ち消すことができる。その最
適印加電圧値は、ベース電源１４の電圧ＶＢ、ベース抵
抗９〜１２の値ＲＢ、帰還用抵抗１９の値現の設定によ
り決定することができ、各ダイオード１〜４の逆方向の
障壁電位を打ち消して、微小電圧信号に対してダイオー
ド２．３．４の順方向抵抗を数十Ω以下に減少させるこ
とができる。
ところで、ダイオード１０両端には、ダイオード２，３
．４のバイアス電圧の総和が印加されてくる。このため
、ダイオード１のみは、順方向のバイアス電圧が印加さ
れず、微小信号電圧に対して順方向抵抗を数十Ω、に低
く下げることができない。したがって、ダイオード１に
対してのみ並列にバイパス用容量１８（容量値Ｃｏ）を
接続し、微小信号がダイオード１の高抵抗を通過せずに
低い容量性インピーダンスを通過するようにしである。
．４のバイアス電圧の総和が印加されてくる。このため
、ダイオード１のみは、順方向のバイアス電圧が印加さ
れず、微小信号電圧に対して順方向抵抗を数十Ω、に低
く下げることができない。したがって、ダイオード１に
対してのみ並列にバイパス用容量１８（容量値Ｃｏ）を
接続し、微小信号がダイオード１の高抵抗を通過せずに
低い容量性インピーダンスを通過するようにしである。
このような回路によれば、トランジスタ６の」レクタ接
合部の順方向直流バイアス電圧は阻止された状態で、Ａ
Ｃ信号成分に対してのみ低いインピーダンスをもたせ、
全体としてスイッチのオン抵抗が低い値になるようにで
きる１゜ なお、上記実施例の他に、帰還用抵抗１９を入力端子１
５とベース電源１４の負端子間に接続するとともに、ダ
イオード３に並列にバイパス用容量１８を接続すること
も可能である。また、ベース電源１４の正端子を共通端
子とした場合も、ダイオード２または４にバイパス用容
量１８を並列接続することにより、微小信号を通過させ
ることができる。
合部の順方向直流バイアス電圧は阻止された状態で、Ａ
Ｃ信号成分に対してのみ低いインピーダンスをもたせ、
全体としてスイッチのオン抵抗が低い値になるようにで
きる１゜ なお、上記実施例の他に、帰還用抵抗１９を入力端子１
５とベース電源１４の負端子間に接続するとともに、ダ
イオード３に並列にバイパス用容量１８を接続すること
も可能である。また、ベース電源１４の正端子を共通端
子とした場合も、ダイオード２または４にバイパス用容
量１８を並列接続することにより、微小信号を通過させ
ることができる。
したがって、入力端子１６に入力される小信号から大信
号までの広範囲の信号をスイッチ１３のオンオフによっ
て各トランジスタ５〜８のベース電流供給を制御して、
出力端子１６に伝送されるのを切替えることができる。
号までの広範囲の信号をスイッチ１３のオンオフによっ
て各トランジスタ５〜８のベース電流供給を制御して、
出力端子１６に伝送されるのを切替えることができる。
発明の詳細
Claims (1)
- （１） コレクタに第１のダイオードのカソードが接
続された第１のｎｐｎ ）ランジスタのエミッタと、コ
レクタに第２のダイオードのアノードが接続 ３され
た第１のｐｎｐ ）ランジスタのエミッタとを接続し、
コレクタに第３のダイオードのカソードが接続された第
２のｎｐｎ ）ランジスタのエミッタと、コレクタに第
４のダイオードのアノードが接続された第２のｐｎｐ）
ランジスタのエミッタとを接続し、前記第１及び第２の
ｎｐｎ ）う、ンジスタのベースを抵抗を介してスイッ
チ手段に接続し、前記第１及び第２のＩ）ｎｐ）ランジ
スタのベースを抵抗及びベース電源を介して前記スイッ
チ手段に接続し、前記第１のダイオードのアノード及び
前記第４のダイオードのカソードの共通接続点を第１の
端子とし１、前記第２のダイオードのカソード及び前記
第３のダイオードの共通接続点を第２の端子とし、前記
第２の端子と前記電源との間に帰還用抵抗を接続し、前
記第２または第３のダイオードに並列にバイパス用容量
を接続してなるマルチプレクサ−０に））第２の端子が
、出力用端子である特許請求の範囲第１項記載のマルチ
プレクサ−０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016421A JPS59141832A (ja) | 1983-02-02 | 1983-02-02 | マルチプレクサ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016421A JPS59141832A (ja) | 1983-02-02 | 1983-02-02 | マルチプレクサ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59141832A true JPS59141832A (ja) | 1984-08-14 |
Family
ID=11915768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016421A Pending JPS59141832A (ja) | 1983-02-02 | 1983-02-02 | マルチプレクサ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141832A (ja) |
-
1983
- 1983-02-02 JP JP58016421A patent/JPS59141832A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015212A (en) | Amplifier with FET having gate leakage current limitation | |
| US4053796A (en) | Rectifying circuit | |
| JPS644375B2 (ja) | ||
| US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
| US4463319A (en) | Operational amplifier circuit | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH0514582Y2 (ja) | ||
| JPS6327460Y2 (ja) | ||
| US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| CA2371066A1 (en) | Overvoltage protection | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4403200A (en) | Output stage for operational amplifier | |
| JPS59141832A (ja) | マルチプレクサ− | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0542850B2 (ja) | ||
| KR20010017641A (ko) | 저 전압용 발룬 회로 | |
| JP2674518B2 (ja) | 切換回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JP3558868B2 (ja) | 増幅回路 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPH0139014Y2 (ja) |