JPS59145559A - 半導体スタツク - Google Patents
半導体スタツクInfo
- Publication number
- JPS59145559A JPS59145559A JP58018920A JP1892083A JPS59145559A JP S59145559 A JPS59145559 A JP S59145559A JP 58018920 A JP58018920 A JP 58018920A JP 1892083 A JP1892083 A JP 1892083A JP S59145559 A JPS59145559 A JP S59145559A
- Authority
- JP
- Japan
- Prior art keywords
- gto element
- connector
- gto
- semiconductor stack
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の利用分野〕
本発明は半導体スタックに係シ、特に、沸騰性冷媒中に
浸漬するに好適なＧ ’Ｉ’ ０素子を有する半導体ス
タックの構造に関する。
浸漬するに好適なＧ ’Ｉ’ ０素子を有する半導体ス
タックの構造に関する。
ＧＴＯ素子を使用しだＶＶＶＦインバータ、チョッパを
試作したが、スナバ回路の配線長による制約から素子ケ
蒸発器で圧接した所謂素子処置方式を採用した。しかし
、今後は無保守化を図るべく、ＣＩＴＯｋ有する半導体
スタックを公知のフロンチョッパと同じく沸騰性冷媒ヲ
満たしたタンク内に浸♂（する冷却方式全採用して行く
趨勢にある。
試作したが、スナバ回路の配線長による制約から素子ケ
蒸発器で圧接した所謂素子処置方式を採用した。しかし
、今後は無保守化を図るべく、ＣＩＴＯｋ有する半導体
スタックを公知のフロンチョッパと同じく沸騰性冷媒ヲ
満たしたタンク内に浸♂（する冷却方式全採用して行く
趨勢にある。
第１図は、ＧＴＯ素子を用いた一般的な電力変換器の回
路の一部である、（３Ｔ Ｕ素子１のアノードとカソー
ド間にスナバ回路２とダイオード３とが並列に接続され
ている。スナバ回路２はスナバダイオード４とスナバコ
ンデンサ５とが直列接続され、更にスナバダイオード４
に抵抗６が並列接続されたものから成っている、また、
ＯＴＯ素子１のゲートとカソード間はゲートドライブ回
路７に１〆続され、また、１ｉｉＴ￥１己ゲートとカソ
ード間には抵抗８，９及びコンデンサ１０が接続されて
いる。
路の一部である、（３Ｔ Ｕ素子１のアノードとカソー
ド間にスナバ回路２とダイオード３とが並列に接続され
ている。スナバ回路２はスナバダイオード４とスナバコ
ンデンサ５とが直列接続され、更にスナバダイオード４
に抵抗６が並列接続されたものから成っている、また、
ＯＴＯ素子１のゲートとカソード間はゲートドライブ回
路７に１〆続され、また、１ｉｉＴ￥１己ゲートとカソ
ード間には抵抗８，９及びコンデンサ１０が接続されて
いる。
このような（Ｊ ’Ｔ’ ０素子１金用いた電力変換回
路では、Ｇ’Ｊ”０素子１を含む主回路、スナバ回路２
及び（Ｉ、に間の各配線インダクタンス金極力小さくし
てＧ Ｔ Ｏ素子１のゲート、カソード間のインピーダ
ンスを小さくすることが必要である。この理由の１つと
して、ＧＴＯ素子１内部のグリッド、カソード間障壁電
圧よりも前記グリッド、カソード間インピーダンスにか
かる電圧を當に小さくしないと、ＧＴＵ素子１の性質と
して誤点弧を起こすためである、 従って、電力変換回路を構成するＧ Ｔ Ｏ素子？谷む
半導体素子のスタックを、沸騰性冷媒中に浸漬する構造
全開発するに当たっては、上記配線インダクタンスヲ体
力小さくして動作〒安定させることと、装置４小形化す
ることが要請される。
路では、Ｇ’Ｊ”０素子１を含む主回路、スナバ回路２
及び（Ｉ、に間の各配線インダクタンス金極力小さくし
てＧ Ｔ Ｏ素子１のゲート、カソード間のインピーダ
ンスを小さくすることが必要である。この理由の１つと
して、ＧＴＯ素子１内部のグリッド、カソード間障壁電
圧よりも前記グリッド、カソード間インピーダンスにか
かる電圧を當に小さくしないと、ＧＴＵ素子１の性質と
して誤点弧を起こすためである、 従って、電力変換回路を構成するＧ Ｔ Ｏ素子？谷む
半導体素子のスタックを、沸騰性冷媒中に浸漬する構造
全開発するに当たっては、上記配線インダクタンスヲ体
力小さくして動作〒安定させることと、装置４小形化す
ることが要請される。
本発明の目的は、配線インダクタンスを低減し、且つ、
コンパクトな構造を有する沸騰性冷媒中に浸漬する＋１
′イ造の半導体スタックケ提供することにあろう 〔発明の概要〕 本発明（は、電力変換型金構成するＧＴＯ素子、ダイオ
ード等の半導体素子金、複数のヒートシンク間にサンド
イッチ状に＃ｉｌ’７結固定し、これを沸騰性冷媒を満
たずタンク内に設置し、更に、ＧＴＯ素子のゲート、カ
ソード間に接続するコンデンサ及び抵抗をＧＴＯ素子の
カソード側のコネクタに取付けると共に、ＧＴＯ素子の
アノード側コネクタにスナバダイオードをｆ（ソ付ける
ことにより、上記目的を達成する。
コンパクトな構造を有する沸騰性冷媒中に浸漬する＋１
′イ造の半導体スタックケ提供することにあろう 〔発明の概要〕 本発明（は、電力変換型金構成するＧＴＯ素子、ダイオ
ード等の半導体素子金、複数のヒートシンク間にサンド
イッチ状に＃ｉｌ’７結固定し、これを沸騰性冷媒を満
たずタンク内に設置し、更に、ＧＴＯ素子のゲート、カ
ソード間に接続するコンデンサ及び抵抗をＧＴＯ素子の
カソード側のコネクタに取付けると共に、ＧＴＯ素子の
アノード側コネクタにスナバダイオードをｆ（ソ付ける
ことにより、上記目的を達成する。
以下本発明の一実施例を従来例と同部品は同符号を用い
て図面に従って説、明する、第２図は本発明の半導体ス
タックの一実施例を示した一部断面正面図である。ダイ
オード３、コネクタ１１．冷却フィン１２、ＧＴＵ素子
１、冷却フィン（ヒートシンク）１２、コネクタ１３、
絶縁碍子１４、スベーザ１５．１６がサンドイッチ状に
配列され、スベーザ１６の中央部をヘサ、電気伝導を良
好とするボール１７を介してブラケット１８が押圧する
ことにより、前記各部品を圧着している。ブラケット１
８の外周端部は図示されない反対側のブラケットとスタ
ットボルト１９、このスタットボルト１９に！ｌ；ｊ４
合するナツト２０により締結されており、ナツト２０を
適当に締付けることにより前記押圧力を出している。な
お、スタットホルト１９は絶（ｔψチューブ２１でネ■
われでおり、また、ブラケット１９とナツト２０との間
にはゆるみをｌ力＜爪輪２２が４１１１人されている。
て図面に従って説、明する、第２図は本発明の半導体ス
タックの一実施例を示した一部断面正面図である。ダイ
オード３、コネクタ１１．冷却フィン１２、ＧＴＵ素子
１、冷却フィン（ヒートシンク）１２、コネクタ１３、
絶縁碍子１４、スベーザ１５．１６がサンドイッチ状に
配列され、スベーザ１６の中央部をヘサ、電気伝導を良
好とするボール１７を介してブラケット１８が押圧する
ことにより、前記各部品を圧着している。ブラケット１
８の外周端部は図示されない反対側のブラケットとスタ
ットボルト１９、このスタットボルト１９に！ｌ；ｊ４
合するナツト２０により締結されており、ナツト２０を
適当に締付けることにより前記押圧力を出している。な
お、スタットホルト１９は絶（ｔψチューブ２１でネ■
われでおり、また、ブラケット１９とナツト２０との間
にはゆるみをｌ力＜爪輪２２が４１１１人されている。
第３図は第２図の右側面図であり、第２図で示した半導
体スタックは’ｔ・１・閉容器２３内に収容されており
、このシｒ−ｆ閉容器２３内には沸）拵件冷媒２４が満
たされている。また、スナバダイオード４ｔま（Ｊ ｉ
’ ０ ：ｉ（子１のアノード１［（Ｇコネクタ１３の
外側端子ｆｌｓに取付けである。なお、符号２５はＧ
’ｒ” ｏ素子１のカソード側コネクタであり、このコ
ネクタにコネクタ２６が電気的に接続されている。
体スタックは’ｔ・１・閉容器２３内に収容されており
、このシｒ−ｆ閉容器２３内には沸）拵件冷媒２４が満
たされている。また、スナバダイオード４ｔま（Ｊ ｉ
’ ０ ：ｉ（子１のアノード１［（Ｇコネクタ１３の
外側端子ｆｌｓに取付けである。なお、符号２５はＧ
’ｒ” ｏ素子１のカソード側コネクタであり、このコ
ネクタにコネクタ２６が電気的に接続されている。
第４図は第１図及び第２図に示した半導体スタックを冷
媒に満たされた密閉容器内に収納して構成された電力変
換ユニットの説明図である。半導体スタックが、密閉容
器２３の端部に設けられた主ブッシング２７と補助ブッ
シング２８とに接続されている。
媒に満たされた密閉容器内に収納して構成された電力変
換ユニットの説明図である。半導体スタックが、密閉容
器２３の端部に設けられた主ブッシング２７と補助ブッ
シング２８とに接続されている。
第５図は上記コネクタ２６に接続される（） Ｔ Ｏ素
子１のグリッド、カソード間抵抗、コンデンサ（以下Ｇ
−に間Ｃ几と称す）を示したものである、金属ケース２
９内にコンデンサ１０と抵抗８，９がモールド樹脂３０
中に埋設収納されており、各部品のリード線はコネクタ
２６に接続されている、このよりな（’！’ｊ造となっ
ているだめ、（）−に間Ｃ）もは沸騰性冷媒２４に耐え
られると共に、絶縁性のあるモールド樹脂３０でモール
ドされているため、絶縁も十分になされている。金属ケ
ース２９は必ずし７も必要壬はないが、図の如く必要に
応じて取付脚を持つ金属ケース２９により更に保愚して
取付けることもできる。また、ＧＴＯ素子１のグリッド
、カソード間には数ボルト程度しかかからず、コンデン
サ１０、抵抗８，９間は僅かの絶縁で十分であるため、
これら個々にモールドすることも可能であるし。組合わ
せあるいは１括モールド（図示の如く）も可能である。
子１のグリッド、カソード間抵抗、コンデンサ（以下Ｇ
−に間Ｃ几と称す）を示したものである、金属ケース２
９内にコンデンサ１０と抵抗８，９がモールド樹脂３０
中に埋設収納されており、各部品のリード線はコネクタ
２６に接続されている、このよりな（’！’ｊ造となっ
ているだめ、（）−に間Ｃ）もは沸騰性冷媒２４に耐え
られると共に、絶縁性のあるモールド樹脂３０でモール
ドされているため、絶縁も十分になされている。金属ケ
ース２９は必ずし７も必要壬はないが、図の如く必要に
応じて取付脚を持つ金属ケース２９により更に保愚して
取付けることもできる。また、ＧＴＯ素子１のグリッド
、カソード間には数ボルト程度しかかからず、コンデン
サ１０、抵抗８，９間は僅かの絶縁で十分であるため、
これら個々にモールドすることも可能であるし。組合わ
せあるいは１括モールド（図示の如く）も可能である。
なお、第５図の如＜Ｇ−に間ＣＲをまとめられるのは、
これらコンデンサと抵抗が同電位であるためであシ、こ
のようにまとめることは第２図に示した半導体スタック
のコンパクト化に寄与する。従って、第１図及び第２図
に示した本実施例の半導体スタックでは、第５図に示し
た構造のＧ−に間ＣＲをＧＴＯ素子１のカソード側コネ
クタ２５に取付ける構造となる。
これらコンデンサと抵抗が同電位であるためであシ、こ
のようにまとめることは第２図に示した半導体スタック
のコンパクト化に寄与する。従って、第１図及び第２図
に示した本実施例の半導体スタックでは、第５図に示し
た構造のＧ−に間ＣＲをＧＴＯ素子１のカソード側コネ
クタ２５に取付ける構造となる。
ところで、第２図及び第３図で示した本実施例の半導体
スタックの回路構成は第１図に示したものと同一であり
、スナバダイオード４を含むスナバ回路は、特に配線イ
ンダクタンスが小さいことが要求される。既ち、スナバ
コンデンサ５がＧＴＯ素子１のオフ時に主回路の配線イ
ンダクタンスに蓄えられていた電磁エネルギにょシミ源
電圧以上に過充電（以下ピーク電圧と称す）されて行く
が、前記ＧＴＯ素子１のオフの瞬間に、スナバ回路の配
線インダクタンスが寄与して、これに蓄えられている電
磁エネルギにより急峻な電圧（以下スパイク電圧と称す
）が生じる。この電圧が素子の許容値（ピーク電圧よυ
かなり低い）を越えると素子が破壊される。また、前述
のピーク電圧も素子の耐圧を越えると素子破壊を招くこ
とになる。このような理由でスナバ回路の配線インダク
タンスを小さくすることは非常に重要なことである。
スタックの回路構成は第１図に示したものと同一であり
、スナバダイオード４を含むスナバ回路は、特に配線イ
ンダクタンスが小さいことが要求される。既ち、スナバ
コンデンサ５がＧＴＯ素子１のオフ時に主回路の配線イ
ンダクタンスに蓄えられていた電磁エネルギにょシミ源
電圧以上に過充電（以下ピーク電圧と称す）されて行く
が、前記ＧＴＯ素子１のオフの瞬間に、スナバ回路の配
線インダクタンスが寄与して、これに蓄えられている電
磁エネルギにより急峻な電圧（以下スパイク電圧と称す
）が生じる。この電圧が素子の許容値（ピーク電圧よυ
かなり低い）を越えると素子が破壊される。また、前述
のピーク電圧も素子の耐圧を越えると素子破壊を招くこ
とになる。このような理由でスナバ回路の配線インダク
タンスを小さくすることは非常に重要なことである。
このため、本実施例では、装置のコンパクト化を図るこ
とも考慮して第４図に示す如く、主回路を構成するＧＴ
Ｏ素子１を、密閉容器２３の端部に取付けられている主
ブッシング２７のできるだけ近くに絶縁性を損なわない
限度で配置すると共に、スナバ回路を形成するスナバダ
イオード４を第６図に示すようにＧＴＯ素子１のアノー
ド側コネクタ１３に取付けることにより、上記のスナバ
回路の配線長を短くして配線インダクタンスを極力小さ
くする構造としている。なお、コネクタ１３に取付けら
れだスナバダイオード４０カン−ド側は第４図の補助ブ
ッシング２８に接続される。
とも考慮して第４図に示す如く、主回路を構成するＧＴ
Ｏ素子１を、密閉容器２３の端部に取付けられている主
ブッシング２７のできるだけ近くに絶縁性を損なわない
限度で配置すると共に、スナバ回路を形成するスナバダ
イオード４を第６図に示すようにＧＴＯ素子１のアノー
ド側コネクタ１３に取付けることにより、上記のスナバ
回路の配線長を短くして配線インダクタンスを極力小さ
くする構造としている。なお、コネクタ１３に取付けら
れだスナバダイオード４０カン−ド側は第４図の補助ブ
ッシング２８に接続される。
ところで、スナバダイオード４は冷媒２４に浸されてお
シ、熱的に問題がないため、第７図及び第８図に示す如
く、コネクター３の外周部を延長した外側及び内側に取
付けても同様の効果がある。
シ、熱的に問題がないため、第７図及び第８図に示す如
く、コネクター３の外周部を延長した外側及び内側に取
付けても同様の効果がある。
本実施例によれは Ｇ ＴＯ素子１のＧ −Ｋ間Ｃ几を
第５図に示す如くコンパクトにまとめ、とれを第３図に
示す如＜ Ｇ Ｔ Ｏ素子１のカソード側コネクタ２５
に取付けることにより、ＧＴＯ素子工のゲート、カソー
ド間インビ ダンスを小さくしているため、ＧＴＯ素子
１の誤点弧を防止することができると共に、半導体スタ
ックをコンパクトとするととができる。まだ、スナバダ
イオード４を第６図乃至第８図に示す如＜ ＧＴＯ素子
１のアノード側コネクター３に取付けることにょシ、半
導体スタックの主回路及びスナバ回路の配線インダクタ
ンスを極力小さくすることができるため、回路内に生じ
るピーク電圧あるいはスパイク電圧を抑制して素子の破
壊を防止し、安定な動作を行なうことができると共に、
同様に装置をコンパクトとすることができる。
第５図に示す如くコンパクトにまとめ、とれを第３図に
示す如＜ Ｇ Ｔ Ｏ素子１のカソード側コネクタ２５
に取付けることにより、ＧＴＯ素子工のゲート、カソー
ド間インビ ダンスを小さくしているため、ＧＴＯ素子
１の誤点弧を防止することができると共に、半導体スタ
ックをコンパクトとするととができる。まだ、スナバダ
イオード４を第６図乃至第８図に示す如＜ ＧＴＯ素子
１のアノード側コネクター３に取付けることにょシ、半
導体スタックの主回路及びスナバ回路の配線インダクタ
ンスを極力小さくすることができるため、回路内に生じ
るピーク電圧あるいはスパイク電圧を抑制して素子の破
壊を防止し、安定な動作を行なうことができると共に、
同様に装置をコンパクトとすることができる。
以上記述した如く本発明の半導体スタックによれれば、
ＧＴＯ素子１のゲート、カソード間に接続するコンデン
サ及び抵抗をＧ Ｔ Ｏ素子のカソード側コネクタに、
スナバ回路を構成するスナバダイオードをＧＴＯ素子１
のアノード側コネクタに取付けて、これらＱ （） Ｔ
Ｏ素子１を含む半導体スタックに近接配置し、該半導
体スタックを沸騰性冷媒を満たした密閉容器内に収納す
る構成とすることにより、配線インダクタンスを低減し
、・且つ、コンパクトな構造とする効果がある。
ＧＴＯ素子１のゲート、カソード間に接続するコンデン
サ及び抵抗をＧ Ｔ Ｏ素子のカソード側コネクタに、
スナバ回路を構成するスナバダイオードをＧＴＯ素子１
のアノード側コネクタに取付けて、これらＱ （） Ｔ
Ｏ素子１を含む半導体スタックに近接配置し、該半導
体スタックを沸騰性冷媒を満たした密閉容器内に収納す
る構成とすることにより、配線インダクタンスを低減し
、・且つ、コンパクトな構造とする効果がある。
第１図はＧＴＯ素子を使用した一般的な電力変換器の一
部を示した回路図、第２図は本発明の半導体スタックの
一実施例を示した一部断面正面図、第３図は第２図の右
側面図、第４図は第２図に示した本実施例の半導体スタ
ックを密閉容器に入れた電力変換ユニットの構造を示す
説明図、第５図は本実施例で用いるＧ−に間ＣＲ部の断
面図、第６図は第３図の■−■矢視図、第７図及び第８
図はスナバダイオードの他の取付構造例を示す説明図で
ある。 １・・・ＧＴＯ素子、３・・・ダイオード、４・・・ス
ナバダイオード、訃・・スナバコンデンサ、８，９・・
・抵抗、１０・・・コンデンサ、１２・・・冷却フィン
、１３゜２５・・・コネクタ ２３・・・密閉容器、２
４・・・沸騰性第１０ 端２口 昭４ 区 第５岡 第ム圀 惑ｒ７に
部を示した回路図、第２図は本発明の半導体スタックの
一実施例を示した一部断面正面図、第３図は第２図の右
側面図、第４図は第２図に示した本実施例の半導体スタ
ックを密閉容器に入れた電力変換ユニットの構造を示す
説明図、第５図は本実施例で用いるＧ−に間ＣＲ部の断
面図、第６図は第３図の■−■矢視図、第７図及び第８
図はスナバダイオードの他の取付構造例を示す説明図で
ある。 １・・・ＧＴＯ素子、３・・・ダイオード、４・・・ス
ナバダイオード、訃・・スナバコンデンサ、８，９・・
・抵抗、１０・・・コンデンサ、１２・・・冷却フィン
、１３゜２５・・・コネクタ ２３・・・密閉容器、２
４・・・沸騰性第１０ 端２口 昭４ 区 第５岡 第ム圀 惑ｒ７に
Claims (1)
- 【特許請求の範囲】 １、電力変換器を構成するＧＴＯ（ゲート・ターン・オ
フ）素子、ダイオード、前記ＧＴＯ素子のアノード側及
びカソード側コネクタ等をサンドインチ状に複数のヒー
トシンクと共に一組の締付装置によシ締付け、この締付
けたものを冷媒を満たした密閉容器に収納して成るもの
において、ＧＴＯ素子のゲート・カソード間に接続する
コンデンサ及び抵抗を前記ＧＴＯ素子のカソード側コネ
クタに取付けたことを特徴とする半導体スタック。 ２、ＧＴＯ素子のスナバ回路を構成するスナバダイオー
ド１ＧＴＯ素子のアノード側コネクタに取着
付けたことを特徴とする特許請求の範囲第１項記載の半
導体スタック。 ３．０ＴＯ素子を、密閉容器の外側に突設されるブッシ
ングに最近接となるように配列したことを特徴とする特
許請求の範囲第１項記載の半導体スタック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018920A JPS59145559A (ja) | 1983-02-09 | 1983-02-09 | 半導体スタツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018920A JPS59145559A (ja) | 1983-02-09 | 1983-02-09 | 半導体スタツク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59145559A true JPS59145559A (ja) | 1984-08-21 |
Family
ID=11985044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018920A Pending JPS59145559A (ja) | 1983-02-09 | 1983-02-09 | 半導体スタツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145559A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589349A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | Ｇｔｏスタツク |
| JPS58112358A (ja) * | 1981-12-25 | 1983-07-04 | Toshiba Corp | 半導体スタツク装置 |
-
1983
- 1983-02-09 JP JP58018920A patent/JPS59145559A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589349A (ja) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | Ｇｔｏスタツク |
| JPS58112358A (ja) * | 1981-12-25 | 1983-07-04 | Toshiba Corp | 半導体スタツク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7848104B2 (en) | Power module | |
| US6704201B2 (en) | Power feed and heat dissipating device for power semiconductor devices | |
| JP5127929B2 (ja) | パワー半導体素子モジュール | |
| US7772709B2 (en) | Resin sealed semiconductor device and manufacturing method therefor | |
| US9572291B2 (en) | Semiconductor device and method for manufacturing same | |
| US6215679B1 (en) | Alternator power converter | |
| US6369411B2 (en) | Semiconductor device for controlling high-power electricity with improved heat dissipation | |
| US20030151128A1 (en) | Semiconductor device | |
| JP7691208B2 (ja) | パワーモジュール及びその製造方法、コンバータ、並びに電子機器 | |
| JPS589349A (ja) | Ｇｔｏスタツク | |
| KR102786035B1 (ko) | 차량, 및 차량용 전력 변환 장치 | |
| JP2000164800A (ja) | 半導体モジュール | |
| CN207367957U (zh) | 电气器件以及电气装置 | |
| US5063434A (en) | Plastic molded type power semiconductor device | |
| US5493472A (en) | Capacitor module with epoxy housing and terminal mounting inserts | |
| JP3529675B2 (ja) | 半導体装置及びインバータ装置 | |
| US20060175630A1 (en) | Electronic power module comprising a rubber seal and corresponding production method | |
| WO2015162712A1 (ja) | 半導体モジュールおよびそれを用いた電力変換器 | |
| JP2993286B2 (ja) | 半導体装置 | |
| JPS59145559A (ja) | 半導体スタツク | |
| JP2004088022A (ja) | 大電力用半導体装置 | |
| JP3632218B2 (ja) | 密閉型充電器 | |
| JP2003298009A (ja) | パワーモジュール及びそれを用いた電力変換装置 | |
| JP2508525Y2 (ja) | 圧接形コンデンサ | |
| JP4287134B2 (ja) | モジュールハウジング及び電力半導体モジュール |