JPS59149392A - 液晶駆動制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は液晶の表示駆動回路に関する。

現在、液晶の表示駆動方式として、スタティック駆動、
１／２デユーテイ１／２バイアス駆動、１／３デユーテ
イ１／２バイアス駆動、１／３デユーティ１／３バイア
ス駆動等数多くの駆動方式が考えられているが、ある１
つの駆動方式を有する回路はその駆動方式にのみ固定さ
れ、他の駆動方式の液晶を使用する塙合には別回路、通
常は別のＩＣを使用しな゛けわばならない、４本発明の
目的は前記複数の駆動方式のうち２以上の駆動方式の切
替えが可能な回路を提供するものである。

かかる目的のために本発明による回路は、複数の液晶駆
動方式の機能を有する駆動制御回路と、この回路の駆動
機能を選択する選択制御回路とを選択するだめの選択信
号が供給される駆動方式選択端子と、液晶のセグメント
電極へのデータが供給される複数のセグメントデータ入
力端子と、駆動方式選択端子へ供給される選択信号の状
態に応じて定められた数のセグメントデータをセグメン
ト電極に時分割に供給するか、又は選択信号の第１の状
態に応じて１つのセグメントデータをセグメント電極に
供給し且つ選択信号の第２の状態に応じて複数のセグメ
ントデータをセグメント電極に時分割的に供給する第１
の回路手段と、セグメント電極に供給されたセグメント
データに応じた状態が表示されるように選択信号に応じ
て液晶の共通電極にコモン信号データを発生する第２の
回路手段とを有する。

第１１シ［は、本発明のブロック図であシ、表示情報記
憶回路１１０、表示駆動制御回路１２０、そ、−し７て
表示駆動方式選択制御回路１３０よ多構成される。表示
情報記憶回路１１０で蓄えられた情報は表示駆動制御回
路１２０に送られ、ここに於いて液晶を表示するに必要
な波形変調を加えられて液晶に送られる。表示駆動制御
回路１２０にて変調する騨７合に、表示駆、■１１方選
択制御回路１３０にて任意株数の駆動力式の中から１つ
の駆動方式を選択する為の制御信号が常時送られておシ
、これによって、必要な波形変調１が回路１２０にて成
される様に回路が構成されている。

第２図は、第１図の具体的々一実施例である。

第２図において、１及び２はＤ型フリップフロップ回路
（以下り、ＦＦという）、３はバイナリ−フリップフロ
ップ回路（以下ｎ　、　Ｆ　Ｆという）であシ、この１
〜３及び１５〜１７等の論理ゲート回路によシ表示駆動
に必要な時分割信号及び波形変調用の変調信号を作る表
示駆動方式選択制御回路１３０を構成している。

７〜９は表示情報記憶回路１１０を構成する論理回路で
あシ、本例ではＮＯＲゲートを使用したラッチ回路とし
て構成されておシ、データ１．データ２およびデータ３
の各々の情報を２５６Ｈｚ侶号でサンプリングし７て記
憶している。

１０〜１２はクロックドインバータでアシ、それぞれ論
理ゲート１５〜１７のゲート回路出力がＨ”レベルの時
、クロックドインバータ１０〜１２の出力は入力信号の
反転信号を生じ、”Ｌ”レベルの時ハイインピーダンス
となる様に構成した回路である。１３は、インバータ１
０〜１２によって制御されたデータ１〜データ３の情報
を表示駆動に必要な変調された信号を作る為におかれた
ＥＸ〜ＯＲ回路である。１４はＥＸ　ＯＲ回路１３の出
力信号を表示駆動に必要な信号レベルに変換するレベル
交換回路及び表示駆動回路であり、との出力が液晶のセ
グメント電極に供給される。また、４〜６は液晶駆動用
コモン信号を作る為に必要なレベル変換回路及びコモン
駆動回路よ多構成され、表示駆動方式選択制御回路１３
０の出力信号を合成してコモン信号を作成している。以
上によシ、表示駆動制御回路１２０を構成する。

本例では、表示駆動方式選択制御回路１３０を制御する
信号として、外部から端子ｐ１．ｐ２に１Ｈ″レベルま
たはＬ”レベルを与える事によってスタティック駆動、
１／２デユーテイ１／２バイアス駆動、そして１／３デ
ユーテイ１／２バイアス駆動の３方式を選択可能にした
回路を示しである。

第３図は第２図の回路をスタティック＃動力式として選
択した場合のタイムチャート、第４図は１／２チユ一テ
イ１／２バイアス駆動方式を選択した場合のタイムチャ
ート、第５図は１／３デユ一テイ１／２バイアス駆動方
式を選択した揚台のタイムチャートでアシ、それぞれＳ
ＥＧ出力が１１”レベルのＥＩｕＣＯＭ出力がＬ”レベ
ル、ＳＥＧ出力が”Ｌ”レベルの時は００Ｍ出力がＨ”
レベルの時に液晶が点灯状態となる事を前提として示し
である。

以下、第２図と第３図乃至第５図とを参照して、端子Ｐ
１．Ｐ２与える信号レベルによって、第２図の回路がど
のような駆動方式に選択されるかを肝門する。

Ｄ、Ｆ：Ｆ”ｌ、２はそれらのクロック端子に供給され
る″ダロックに同期して前段のり、ＦＦの出力をとり込
むものであるが、Ｄ、ＦＦｌの入力データａは端子ＰＩ
　、Ｐｌに与えられる信号、ネーよびり、Ｊ’；’Ｐ１
および２の出力信号す、ｃによって定まる。端子Ｐ１お
よびＰｌに印加される信号が共に”Ｌ”レベル又はＰｌ
が”Ｌ”でＰｌがＨＨのとき、ＮＡＩ＼Ｄゲート１９の
出力はＨ”、インバータ２ｏの出力はＬ”であるから、
ＡＮＤＮＯゲートの出力（すなわち、ＮＯＲゲ、−）　
２．２の一方の入力）幻信号すにかかわらずＬ”レベル
となる。よって、Ｄ・ＦＦ１の入力データであを信号ａ
はＬ）、Ｆ’Ｆ２の出力信号Ｃによって定寸る。今、信
号ａ、ｂおよびＣのレベルが第３図の左端のレベルとし
て示すように”Ｌ″、“Ｌ″　ｎＨ”であるとすると、
クロックの供ｐ（］）・ＦＦＩ、２はクロックの王立り
で動作する）により、Ｄ、ＦＦｌ、２の双方にＬ”レベ
ルがセットされる。これによって、Ｄ−ＦＦ２はＬ”レ
ベルの出力信号ＣをＮＯＲゲート２２の他方の入力に供
給する。ＮＯＲゲート２２の一方の入力は”Ｌ″レベル
あったから、この出力、つまシ信号ａはＨ”レベルに反
転する。次のクロックの供給により、Ｄ、Ｆ□Ｆ１，２
はそれぞれ＋ＨＩｌ、ｎＬｊ′にセットされるが、信号
Ｃは変化しないので信号ａも反転しない。さらに次のク
ロックによって、Ｄ、ＦＦ１，２ｆ・コ、共に”）Ｉ″
がセットされる。よって、信号Ｃは″Ｆ１″レベルとな
り信号ａは”１ノ″レベルに反転する。、以下、クロッ
クの供給と共にＤ・ＦＦ１，２は信号ａ　ｇ　ｂに応じ
た状態にセットされ、かつ信号ａは信号Ｃを反転した状
態となる。よって、端子Ｐ１．Ｐｚに共に″Ｌ″ルベル
、又はＰｌにＬ”、Ｐ２に”　Ｆｉ　”レベルを印加す
れは、信号ａ、ｂおよびＣの波形は第３図（ロ）、（ハ
）およびに）のようになる。Ｂ、ｆ”Ｆ’３は信号Ｃを
１／２分周したものであるから、信号ｄの波形は第３図
（ホ）のようになる。

コモン信号発生回路４は信号ａおよびｄ１回路５は信号
すおよびｄを合成してコモン信号ＣＭＯ１，２をそれぞ
れ発生する。回路６は、信号Ｃのインバータ２３により
反転された信号と端子、ＰＩに供給□されたレベルとを
受けるＮＡＮ　Ｄ回路２４の出力信号を信号ｄと合成し
てコモン信号Ｃ０Ｍ３を発生する。コモン係号発生回路
４，５および６は同じ変換特性をもち、二つの入力信号
レベルに応じた信号を発生する。すなわち、信号ｄと信
号ａ、ｂ又はＮＡＮＤゲート２４の出力との組み合わせ
には、（”Ｈ″、′Ｈ″）、（”Ｌ”、”Ｈ″）、（”
Ｈ”。

”Ｌ″）および（”Ｌ″、”Ｌ”）があるが、これらの
−杏ｎ−′を発生する。端子Ｐ１のレベルはＬ″である
から、ＮＡＮＩＪゲート２４の出力は、インバータ２３
の出力にかかわらず、Ｈ”レベルである。よりて、コモ
ン信号発生回路６は第３図（へ）で示したようなコモン
信号Ｃ０Ｍ３を発生する。

端子Ｐ１およびＰ２のレベルが共にＬ”、又は前者が′
Ｌ”で後者がＨ”のときは、ＮＯＲゲー）１５．１６の
一方の入力は共にＨ”レベルとなってそれらの出力は共
に″Ｌ″Ｌ″ルである。

ＮＡＮＤゲート１７の一方の入力はＬ”レベルでおるか
ら、ＮＡＮＤゲート１７の他方の入力、つまυ信号Ｃの
レベルにかかわらず、この出力は、”１４”レベルとな
る。つまシ、クロックドインバーター０および１１はハ
イインピーダンス状態で、インバ−タ１２は活性化状態
である。よって、ラッチ回路９の出力のみインバーター
２で反転されてＥＸ−ＯＲゲート１３の一方の入力へ供
給される。

ＥＸ−ＯＲ回路１３の他方の入力には信号ｄが供給され
ているので、ラッチ回路９の出力がＩ、　Ｉルベルのと
きは第３図（ト）で示す８ＥＧ（その１）信号が、逆に
゛°Ｈ″レベルのときは第３図（ホ）で示す５ＥＧ（そ
の２）信号が回路１４を介してＢＥＧ電極に供給される
。前述のように、ＳＥＧ信号がＨ″でＣＯＭ信号がＬ″
′、又はこれらの逆のとき液晶は点灯とすがら、５ＥＧ
（その１）信号が供給されれば点灯し、５ＥＧ（その２
）信号が供給されれば消灯状態となる。かかる駆動状態
は取しも直さずスタティク駆動方式を示している。

このように、端子Ｐ１．Ｐ２の双方にＬ、　ＩＩレベル
の信号を供給するか又は、端子Ｐｌに”Ｌ″ルベルＰ２
にＨ”レベルを供給すれば、すなわち、端子Ｐ１に゛Ｌ
″Ｌ″ルを印加すれば、スタティック駆動方式となる。

次に、端子Ｐ１に”１１″レベル、端子Ｐ２に”Ｌ＃レ
ベルの信号を供給すると、ＮＯＲゲート２２の一方の入
力は、前述したと同じように、′Ｌ　ｎレベルとなる。

よって、４３号ａ、ｂおよびＣの波−は、第３図と同じ
になル、２５６　ｋＨｚのクロック係号に対して第４図
（ロ）、（ハ）およびに）で示される。

Ｂ　、　ＦＦ３の出力信号ｄは第４図（ホ）のよう２憾
２なる。

端子Ｐ１がＨｐｒレベルであるがら、ＮＡＮＤゲート２
４の出力はインバータ２３の出力を反転したものとなシ
、結局信号Ｃがコモン係号発生回路すへ供給されること
になる。回路４，５および６は、前述した変換特性を有
するから、回路４および６から発生されるコモン信号Ｃ
０Ｍ１．Ｃ０Ｍ３は第４図（へ）および（ト）のように
なる。

端子Ｐ１　、Ｐ２１ｃ″′Ｈ”、Ｌ”　　レベルの信号
を印加することによって、ＮＯＲゲート１５．１６およ
びＮＡＮＤゲート１７の各々の一方の入力には”Ｌ″。

Ｈ＃および″Ｈ″レベルが供給される。よって、ゲート
１５は信号ａを反転した出力を、ゲート１６は”Ｌ　）
＋レベルの出力を、そしてゲート１７は信号Ｃを反転し
た出力をそれぞれクロックドインバータ１０．１１およ
び１２へ供給する。したがって、インバータ１１はハイ
インピーダンス状態となり、インバータ１０および１２
はラッチ回路７および９の出力を反転して出力する。第
４図（ロ）およびに）から明らかなように、信号ａとＣ
とは位相が１８０゜ずれている。よって、インバータ１
０および１２は交互にハイインピーダンス状態となる。

インバータ１０および１２の出力は４虐されている。よ
って、ＥＸ−ＯＲゲート１３の一方の入力には、ラッチ
回路７および９の出力を反転した信号が交゛互に供給さ
れることになる。

ラッチ回路７および９が共にＩ、　″レベルの信号を保
持しているとすれば、ＥＸ−ＯＲ回路１３の一方の入力
にはＨ”レベルの信号が供給され、結局、第４図（イ）
で示す８ＥＧ（その１）信号がＳＥＧ電極に供給される
。逆に、ラッチ回路７゜９が共にＨ”レベルの信号を保
持していれば、第４図（１力で示す５ＥＧ（その２）信
号が８ＥＧ電極に供給される。ラッチ回路７が″′Ｈ″
レベルの信号を、ラッチ回路９が″′Ｌ″レベルの信号
をそれぞれ保持しているとすれば、第４図←）の８ＥＧ
（その３）信号が８ＥＧ［極に供給される。したがって
、前述の液晶点灯条件によｊ９．５ＥＧ（その１）信号
（第４図（ト））に対しては、Ｃ０Ｍ１およびＣ０Ｍ３
電極と８ＥＧ電極との交差部分が交互に点灯し、５ＥＧ
（その２）信号（第４図明）に対しては液晶の点灯状態
ｕｎられす、そして、８ＥＧ（その３）信号（第４図に
））に対してはＣ０Ｍ３電椿と８ＥＧ電極との交差部分
が時間間隔をもって点灯する。すなわち、かかる駆動方
式は÷デユーティ７バイアス駆動方式を示すものである
。

このように、端子Ｐ１にＨ”レベルを、Ｐｚデー−ティ
去バイアス駆動方式と々る。

端子Ｐｌ、Ｐ２の双方に″Ｈ＃レベル信号が供給される
と、ＡＮＤゲート２１の一方の入力は″Ｈ＃レベルとな
るから、ＮＯＲゲート２２の二つの入力には信号すおよ
びＣが供給され、信号ａはこれらのレベルによって決定
される。信号ａ、ｂおよびＣが第５図の左端のレベルで
示すように、ＩＩＬ″′。

”Ｌ”、°°Ｈ”であるとすれば、クロックの供給によ
υ、Ｄ、ＦＦ１，２には１Ｌ′″がセットされる。よっ
て、信号すおよびＣは共に”Ｌ”レベルとなる。

これらがＬ　７ルベルであるから、信号ａは９Ｈ″に反
転する。次のクロックで、Ｄ、ＦＦ１，２は′Ｈ″＠　
Ｌ　＃＃レベルとなり、信号すおよびＣはＨ″、”Ｌ″
ルベルなる。よって信号ａはＬ”レベルに反転する。さ
らに次のクロックによＪ　Ｄ、ＦＦｌ　、２はＬ”、″
Ｈｊｊレベル状態になシ、信号すおよびＣはＬ”　＠　
Ｈ＄７レベルとなる。よって、信号ａはＬ”レベルのま
まである。このように、クロックが供給されるたびに、
信号ａ、ｂおよびＣのＨｐｐしよって、信号ａ、ｂおよ
びＣは第５図（ロ）、（ハ）およびに）に示すようすＪ
波形となる。Ｂ　、　ＦＦ３の出力信号ｄは第５図（へ
）のようになる。

前述したコモン信号発生回路４，５および６の信号合成
特性によシ、第５図（へ）、（ト）および（ト）にで示
すようなコモン信号ＣＯＭＩ、２　および３が得られる
。

端子ＰＩ、Ｐ２が共に６Ｈ″レベルであるから、ゲー）
１５，１６および１７の各一方の入力は、それぞれＬ　
ｎ、′Ｌ”および″′Ｈ″レベルとなシ、それらは信号
ａ、ｂおよびＣを反転した信号をそれぞれ出力する。信
号ａ、ｂおよびＣは順番にＨ”レベル状態に移行し、か
つ１つの信号が”Ｈ”レベルならば残シの２つ信号は必
ずＬ”レベルであるから、クロックドインバータ１０，
１１および１２は順々にハイインピーダンス状態となる
。よって、ラッチ回路７，８および９がすべて”Ｌ”レ
ベルを保持している々らば、第５図（す）の８ＥＧ（そ
の１）信号が、すべて”Ｈ＃レベルならば第５図に）の
８ＥＧ（その２）信号が、ラッチ回路７がＨ”レベルで
ラッチ回路８，９が共にＬ”レベルならば第５図ＱＯの
５ＥＧ（その３）信号が、ラッチ回路７，９が共にＬ”
レベルでラッチ回路８が″Ｈ″レベルならば第５図（イ
）の５ＥＧ（その４）信号が、それぞれ８ＥＧ電梗に供
給される。

コモン信号Ｃ０Ｍ１，２および３は第５図（へ）、（ト
）および（イ）に示す波形であるから、前述の液晶条件
によシ、８ＥＧ（その１）信号ではＣＯＭＩ　、　ｃｏ
Ｍ２およびＣ０Ｍ３電極とＳＥＧ電極との交差部分が順
番に点灯し、８ＥＧ（その２）信号ではすべて消灯状態
とカシ、５ＥＧ（その３）信号ではＣ０Ｍ２およ・びＣ
０Ｍ３ｔ＆とＳ　Ｅ　Ｇ［極との交差部分が順番に点灯
しかつＣ０Ｍ１電極上は消灯状態となシ、そして５ＥＧ
（その４）信号ては、Ｃ０Ｍ１およびＣ０Ｍ３電極と５
ＥＧｌｉｊ極との交差部分がＣ０Ｍ２電極上の消灯状態
を間に入れて点灯する。すなわち、１／３デ工−テイ１
／３バイアス駆動方式となる。

このように、端子Ｐ１．Ｐ２の双方に６Ｈ”レベル信号
を供給するととにより、、１／３デユ一テイ１／３バイ
アス駆動方式となる。

以上のように、端子Ｐ１．Ｐｔに供給する信号レベルの
組み合せによシ第２図の回路は３種類の駆動方式を実現
できる。第１表は、端子Ｐｓ、Ｐ２への信号レベルに対
する駆動方式を示すものでおる。

伺、第２図は３つのコモン電極と１つの８ＥＧ電極との
場合について示したが、必要に応じてこれらの数は増減
されるものである。また、論理回路構成は第２図に限定
されない。

回路を変更する事なく所望の液晶表示駆動方式が選択出
来ることは、駆動方式の異なる液晶を使用する場合に、
表示駆動回路の組み込まれているＩＣ等を供給する例に
とってもユーザー側にとっても、工数、費用、利用のし
やすさ等において多大な効果を有する。

【図面の簡単な説明】

第１図は本発明を示すブロック図である。 １１０・・・・・・表示情報記憶回路、１２０・・・・
・・表示駆動制御回路、１３０・・・・・・表示駆動方
式選択制御回路。 第２図は本発明の一集雄側を示す回路図である。 １．２・・・・・・Ｄ型フリクプフＵツブ回路、３・・
・・・・バイナリ−フリップフロップ回路、４〜６・・
・・・・液晶駆動用コモン信号作成回路、７〜９・・・
・・・表示情報記憶回路、１０〜１２・・・・・・クロ
ックドインバータ、１３・・・・・・ＥＸ−ＯＲ回路、
１４・・・・・・液晶駆動用セグメント信号作成回路、
１５〜１７・・・・・・クロックドインバータ制御用信
号発生回路、 第３図は第２図に於いてスタティック駆動方式を選択し
た場合のタイムチャート、第４図は第２図に於いて１／
２デユ一テイ１／２バイアス廉動方式を選択した場合の
タイムチャート、第、５図は第２図に於いて１／３デユ
一テイ１／２バイアス駆動方式を選択した場合のタイム
チャートである。

Claims (1)

【特許請求の範囲】
1. 複数の液晶駆動方式を有する表示駆動制御回路と、前１
   Ｐｖｔ数の駆動方式の中から１つの方式を選択するＨＡ
   　′ＵＪ方式選択制御回路とを有することを特徴とする
   液晶駆動制御回路。