JPS5914955B2 - 時分割多重パルス符号変調通信システム - Google Patents

Description

【発明の詳細な説明】 本発明は、パルス符号変調（ＰＣＭ）を用いた時分割多
重（ＴＤＭ）通信システムに関する。

更に詳しくは、本発明は、ＴＤＭＰＣＭシステムの種々
の使用者端末（Ｕｓｅｒｔｅｒｍｉｎａｌ）の間で情報
を交換するための新規な方法と装置に関する。ＴＤＭ電
話システムは、多くの会話が単一の通信路を分割する時
分割に基づいて動作する。会話は、周期的に循環する短
い間隔について通信路に割り当てられる。会話の標本値
は、パルス符号変調技術を用いて対応する２進語に符号
化される。これらの２進語は、割り当てられたタイムス
ロツトの間通信路を伝送され、そして受信端末において
元の会話に復号化される。ＴＤＭ交換システムは、通常
、その中の交換網とこれに組み合わされた使用者通信端
末との間に接続された２本の出路（０ＵｔＣ０１Ｉ１ｇ
ｐａｔｈ）及び２本の入路（ＩｎｃＯｍｉｎｇｐａｔｈ
）を有する。２つの使用者端末の間の会話は、１つのタ
イムスロツトに割り当てられ、入路及び出路を介して伝
送される。

入路及び出路の双方は、一方から他方へ向かう会話の各
々を逆向きの会話から分離したまま維持するために使用
される。交換網は２つの使用者端末の入路と出路を決定
し、一方の入路上の信号は他方の出発に転送される。使
用者端末は、交換システム内の相互接続メモリの制御に
より可能化される、このメモリは、１つのタイムスロツ
トフレーム内のタイムスロツトの各々に対応する語位置
を含んでいる。各位置のメモリ語は、接続すべき２つの
端末のアドレスだけでなく、相互接続を達成するために
可能化する必要がある伝送路の同定をも含んでいる。上
述のシステムの容量を拡大するときは、更に付加的な入
路と出路の対が必要であり、そしてこれらの付加的な伝
送路の対に組み合わされた使用者端末を可能化して変換
するためにスペース及び時間交換が必要である。

また、これに対応してメモリの容量を拡大する必要があ
る。更に、メモリ語それ自体の長さを拡大することも必
要になる。メモリ語の各々は、データメモリを可能化し
てタイムスロツト間の標本値を転送するためのタイムス
ロツト情報と、必要に応じてスペーススイツチを可能化
して種々の入路と出路を相互に接続するためのスペース
スイツチ情報とを含まなければならない。従つて、メモ
リ容量のコストは、通常、使用者端末の個数の増加に対
して比例せずに増大する。時分割交換システムの一例は
、１９７１年４月６日に発行された米国特許第３５７３
３８１号の１ＴｉｍｅＬｉｖｉｓｉ０ｎＳｕｉｔｃｈｉ
ｎｇＳｙｓｔｅｍｔ１に記載されている。

このシステムは、マルチチャネル時間多重路の間で伝送
するときに種々のタイムチャネルの間でデータを置換す
る複数個のスペース交換及びデータ記憶装置を有する。
このシステムは全く融通性があつて高トラヒツク能力を
有するが、交換網の動作を制御し且つ伝送されるデータ
を記憶するために相当な量のメモリを必要とする。時分
割交換システムのもう一つの例は、１９７２年９月２昭
に発行された米国特許第３６９４５８０号１ＴｉｍｅＤ
ｉｖｉｓｉ０ｎＳｕｉｔｃｈｉｎｇＳｙｓｔｅｍ１Ｗに
記載されている。

このシステムは、種々のタイムスロツト及び時分割母線
の間でパルス符号変調語の個々の情報ビツトを交換する
。この特許の第４Ａ図及び第４Ｂ図は、２つのシフトレ
ジスタとこれらのシフトレジスタの間に接続されたゲー
トマトリツクスとを含むパルスシフタを示している。ゲ
ートマトリツクスは、各フレーム内の情報ビツトの新し
い順序を選択するようにメモリによつて制御される。こ
のシステムは比較的融通性があり、高いトラヒツク能力
を有している。しかしながら、パルスシフタを制御する
ために相当な量のメモリが必要である。従来のＴＤＭＰ
ＣＭ交換システムは、一般に大量のメモリを必要とし、
高いトラヒツク処理能力を有する。

わずか数百の電話と比較的低いトラヒツクしか必要とし
ない場合には、公知のＰＣＭＴＤＭシステムは、パルス
振幅変調（ＰＡＭ）やデルタ変調システム等の他の形式
のＴＤＭシステムの代わりに実用されるにはあまりに高
価である。他方、電話システムは、時代の経過とともに
拡大する傾向がある。ＰＡＭやデルタ変調システムは、
周知の欠点を有するにもかかわらず、価格土の利点から
小規模のシステムに利用されている。しかしながら、こ
れらは、価格上の利点が重要でなく、あるいは全くない
大規模のシステムには利用されていない。現在、構内交
換設備（ＰＢＸ）の使用者は、今必要とするものよりは
はるかに大きく極めて高価なＴＤＭＰＣＭシステムを初
めに設置するか、あるいはこれよりははるかに安価であ
るが拡大するのに費用がかかり又は拡大できないシステ
ムを設置するかの選択に直面している。

時には、使用者の現在の要求には合致するが将来の要求
には経済的に合致し得ないあまり高価でないシステムが
選択される。しかしながら、システムが一定の大きさを
越えると、拡大分の価格は急速に増大することになる。
しかるに、２いずれは古くなつたシステムを新しく大き
なシステムに換えなければならない。もちろん、新しい
システムを購人して設置するときには、古いシステムを
取り外して処分する不便に加えて相当の費用がかかる。
本発明は、上記の事情に鑑みてなされたものであり、そ
の容量を低下させることなくコストを軽減する拡大可能
なＴＤＭＰＣＭシステムであつて、これに付加的な伝送
路を加えることによるコストが、システム自体の大きさ
を増大することに比べて比較的低いシステムを提供する
。

一時の使用者端末には、ネツトワーク回路内の相互接続
メモリが連結されている。このメモリは、タイムスロツ
トと同数の語位置のみを有し、各位置にある語は、１つ
の使用者端末アドレスと１つのネツトワーク回路アドレ
スとを与えるのに充分な長さを有することのみを必要と
する。システムを拡大するときには、付加するネツトワ
ーク回路をネツトワーク母線を介して相互に接続すれば
よく、相互接続メモリの語長を増加する必要は全くない
。ネツトワーク回路では、独特のタイムスロツト交換回
路が、固定したタイムスロツト対を使用する使用者端末
間の会話を制限する順序タイムスロツト交換機能を果た
す。複数個の使用者通信端末は、人伝送路及び出伝送路
を介して１つのネツトワーク回路に接続されている。

そのネツトワーク回路では、タイムスロツトの固定対の
タイムスロツトの間で情報ビツトを交換するためのタイ
ムスロツト交換回路が、上記２本の伝送路の間に直列接
続されている。ｎ個のタイムスロツトに対応するｎ個の
語位置を有するメモリには、使用者端末アドレスがロー
ドされる。タイムスロツトアドレス発生器が、亥峙信号
に応答して周期的にタイムスロツトアドレスを発生する
。このタイムスロツトアドレスにより、メモリは１タイ
ムスロツト当り１つの使用者端末アドレスを出力する。
個々の使用者端末は、所定の端末アドレスに応答して出
伝送路から情報ビツトを受け入れ、人伝送路上に情報ビ
ツトを伝送する。システムを拡大するために、複数個の
ネツトワーク回路がネツトワーク母線を介して相互に接
続される。各ネツトワーク回路は、スペーススイツチを
含んでいる。スペーススイツチは、ネツトワーク母線の
複数の伝送路に接続された複数個の入力端子を有する。
このスペーススイツチは、メモリからの端末アドレス内
の複数個のビツトに応答して、その入力端子の１つに現
われた情報ビツトをその出力端子へ転送する。本発明に
従えば、複数個の使用者端末と、交換網と、所定の使用
者端末の間で情報を転送するために使用者端末と交換網
との間の伝送路の形成を制御する制御回路手段とを有す
るＴＤＭＰＣＭ通信システムが提供される。

入路が使用者端末から交換網へ情報ビツトを搬送し、出
路が交換網から使用者端末へ情報ビツトを搬送する。交
換網は、１つのタイムスロツト期間内にある単一情報ビ
ツトを入路から出路べ転送するための転送手段を含んで
いる。この転送手段は、タイムスロツト期間の固定対内
の情報ビツトの両方向交換を行う交換手段を含み、これ
により上記制御回路手段によつて決定される使用者端末
の間に周期的に情報ビツト伝送路が形成される。更に本
発明に従えば、上記の如きＴＤＭ ＰＣＭ通信システムの操作方法も提供される。

この方法では、まず偶数ｎ個のタイムスロツトアドレス
の順序列を連続的に発生させる。各々のタイムスロツト
アドレスの発生期間中は、入路から情報ビツトを受け入
れる。受け入れた情報ビツトをタイムスロツト期間の固
定対の間で両方向に交換してこれを出路土に伝送する。
２つの使用者端末を、それぞれ１つの固定してタイムス
ロツト対の各々のタイムスロツトが発生している間可能
化する。

可能化した使用者端末の各々は、出路土に伝送された情
報ビツトの１つを受け入れ、そしてこの出路から受け入
れた情報ビツトの有意ビツトに対してＰＣＭ語フオーマ
ツトで有意ビツトのオーダーで１つだけ前進させられた
情報ビツトを入路上に伝送する。この方法により、タイ
ムスロツト期間の固定対の間可能化された使用者端末の
間でｍビツトのＰＣＭ語が１ビツトずつ交換される。１
つの配置では、偶数ｎ個のタイムスロツトの各フレーム
において、各固定対のタイムスロツトが時間にしてｎ／
２−１個のタイムスロツト期間だけ分離される。

１つの使用者端末から伝送される各ビツトは、他の１つ
の使用者端末に受け入れられる前にｎ／２個のタイムス
ロツト期間だけ遅らされる。

もう１つの配置では、各固定対のタイムスロツトが互い
に隣接している。

１つの使用者端末から伝送される各ビツトは、もう１つ
の使用者端末に受け入れられる前に、瞬間のタイムスロ
ツトが偶数であるか奇数であるかに応じてｎ＋１又はｎ
１個のタイムスロツト期間だけ遅らされる。

次に添付図面を参照して、本発明の具体例の構成及び動
作を詳細に説明する。本発明の具体例は機能的な回路プ
ロツクで示されている。

その個々の回路機能は周知であり、そして人手可能な集
積回路又は当業者に周知の他の回路によつて与えられる
。第１図を参照して説明すると、中央処理装置（ＣＰＵ
）２００は、システムアドレス母線２０１、システムデ
ータ母線２０２及び制御母線２０３を介して複合回路網
（ＮｅｔｗＯｒｋｃＯｍｐｌｅｘ）０〜４及びネツトワ
ーク母線多重変換装置１００に接続されている。

システムアドレス母線２０１は、ＣＰＵ２ＯＯからこの
システムの他の部分ヘアドレス語を搬送する。このシス
テムの種々の部分は、それぞれ唯一のアドレスに応答し
て、システムデータ母線２０２を介してＣＰＵ２ＯＯと
の通信を行う。システムデータ母線２０２は、ＣＰＵ２
ＯＯからシステムの他の部分へ命令データ語を搬送する
と共に、システムの種種の部分で生成されたデータをＣ
ＰＵ２ＯＯへ戻す。制御母線２０３は、各々が特定の信
号機能を有する一群の導線である。例えば、この母線内
の数本の導線は、複合回路及びネツトワーク母線多重変
換装置１００における種々の機能の完了をＣＰＵ２ＯＯ
に指示するために使用される。ＣＰＵ２ＯＯは、このシ
ステムに使用するために特別に設計された特殊目的の計
算機か、あるいは適切にプログラムされた一般目的の計
算機であつてよい。複合回路網の各々は、ネツトワーク
回路１０の群と周辺インターフエース装置２１０とを含
んでいる。

第１図では、８個（０〜７）のネツトワーク回路１０が
１つの周辺インターフエース装置（ＰＩＵ）２１０によ
つて動作せしめられる。有効に動作し得る最少のシステ
ムは、１つのＰＩＵ２ｌＯと１つのネツトワーク回路１
０とを有するものである。ネツトワーク回路１０と、例
えば第５図に示すような１又は２以上のサービス回路と
を相互に接続するためにネツトワーク母線１６が設けら
れている。このネツトワーク母線１６は、各ネツトワー
ク回路１０ごとに１つの出力伝送路を形成するものであ
り、この場合には最大１６本の伝送路を与える。１以上
の複合回路網がある場合には、ネツトワーク母線多重変
換装置１００は、２本叉はそれ以上のネツトワーク母線
１６の間でスペース及び遅れ交換を提供するように要求
される。

第６図は、第１図のシステムにおいて使用されるＰＣＭ
フオーマツトを示す。

１つの主フレームはｍ個のフレームから成り、各フレー
ムはｎ個の単一タイムスロツトから成り、各タイムスロ
ツトは前の半分と後の半分とに分かれている。

ネツトワーク母線１６内の各伝送路は、１つの主フレー
ムで２ｎ個のＰＣＭ語を搬送することができる。各ＰＣ
Ｍ語は、各フレーム内の指定された半分のタイムスロツ
ト内にｌ青報ビツトを有する。ネツトワーク回路１０の
全ては、１つのタイムスロツトの前半部分の間はネツト
ワーク母線内の伝送路にそれぞれ情報ビツトを転送し、
１つのタイムスロツトの前後いずれかの部分の間はネツ
トワーク母線から１つの情報ビツトを受け入れることが
できる。基本的なシステムでは、１つのＰＩＵ２ｌＯが
システム刻時信号とフレーム同期信号を発生する。

１以上の複合回路網を有する拡大されたシステムでは、
ネツトワーク母線多重変換装置１００がこれらの信号を
発生し、システム同期母線２０４を介して各複合回路網
にこれらの信号を供給する。

各ＰＩＵ２ｌＯとＣＰＵ２ＯＯとの間の通信は、システ
ムアドレス母線２０１とシステムデータ母線２０２と制
御母線２０３とを介して行われる。各ＰＩＵ２ｌＯは、
ＣＰＵ２ＯＯによつてシステムアドレス母線２０１上に
伝送された所定のアドレスに応答して、ＣＰＵ２ＯＯに
より個々に呼び出される。次に、上記複合回路網は全て
同一であるので、ただ一つの複合回路網についてのみ詳
細に説明する。

ネツトワーク回路１０に対するタイムスロット同期及び
主フレーム同期は、ＰＩＵ２ｌＯから同期母線２１７を
介して行われる。このタイミング機能に加えて、ＰＩＵ
２ｌＯは、ネツトワーク回路１０とＣＰＵ２ＯＯとの間
で信号及び監視情報を転送するために記憶緩衝機能をも
与える。信号情報は、信号導線２１４を介して直列形で
ネツトワーク回路１０へ搬送され、また、信号導線２１
３を介して直列形でネツトワーク回路１０から送られる
。ＰＩＵ２ｌＯとＣＰＵ２ＯＯの間では、信号情報は、
システムデータ母線２０２を介して並列形で交換される
。また、ＰＩＵ２ｌＯは、ネツトワーク回路信号走査機
能をも与える。

各ネツトワーク回路１０は、ＰＩＵ２ｌＯで発生したネ
ツトワークアドレスの制御により循環して呼び出される
。ネツトワークアドレスは、ネツトワークアドレス母線
２１５土をネツトワーク回路１０まで個々に配送される
。ネツトワーク回路１０は、その唯一のネツトワーク回
路アドレスによつて呼び出されると、信号導線２１３を
介してＰＩＵ２ｌＯに信号情報の指示を与えることがで
きる。その場合には、走査機能は、信号情報が信号導線
２１３を介して連続的に伝送されるまで、そのループア
ドレスに停止させられる。複合回路網内の各ネツトワー
ク回路１０は、システムアドレス母線２０１、システム
データ母線２０２及び制御母線２０３を介してＣＰＵ２
ＯＯに接続されている。

各ネツトワーク回路１０はまた、伝送路１２上の入力伝
送設備及び伝送路１３上の出力伝送設備に接続されてい
る。伝送路１２及び１３は、ネツトワーク回路１０と端
末制御緩衝回路（ＴＣＢ）７０との間でＰＣＭ情報ビツ
トを搬送する。各ＴＣＢは、線路１２ａ及び１３ａを介
してＰＣＭ情報ビツトを末端インターフエース装置（Ｔ
ＩＵ）３０１及び３０２又は搬送インターフエース装置
４００へ中継し、あるいはこれらの装置から中継する。
また、各ネツトワーク回路１０から端末制御母線１４を
介して各々のＴＣＢ７Ｏへ端末アドレス及び補助制御信
号が伝送される。ＴＣＢ７Ｏは、端末アドレス及び補助
制御信号を復号化し、母線７１を介してＴＩＵのうちの
選択した１つを可能化する。ＴＩＵ３Ｏｌ及び３０２の
各々は、これに直接又は間接に連結された使用者端末を
有する。この方法で実際に接続し得る使用者端末の最大
数は有効なタイムスロツトの数によつて制限されるが、
使用者端末の総数は、最大期待トラヒツクレベルでサー
ビスの最小受入れ程度によつてのみ制限される。端末イ
ンターフエース装置の各々は、アナログ及びデイジタル
トランクのような特殊型の通信設備と、加入者電話機、
キーテレホン及びデータ端末機のような通信端末装置と
の間にインターフエースを形成するようになつている。

例えば、図示のＴＩＵ３Ｏｌは、加入者電話機５００及
び中央局トランク設備３１３に接続されている。端末イ
ンターフエース装置（ＴＩＵ）３０２及びキーテレホン
３１１は、この具体例における有用な特徴を利用するよ
うに発展している。キーテレホン３１１は、アナログ音
声ループ３０３及び二重デーメループ３０４を介してＴ
ＩＵ３Ｏ２に接続されている。しかしながら、この設備
はここで説明する対象ではなく、これは本出願人と同一
の出願人による特願昭５０−１２３３４９号に詳しく説
明されている。情報を交換するために２つの端末インタ
ーフエース装置が要求される場合には、それらの各々の
端末アドレスは、組み合わされた１又は複数のネツトワ
ーク回路によつて隣接するタイムスロツト期間と同時に
供給される。

従つて、ＴＩＵの各々は、その指定されたタイムスロツ
トの間伝送路１３から情報を抽出し、そしてまた伝送路
１２へ情報を送る。ｎ個のチャネルを有するシステムで
は、ネツトワーク回路は、実際に各タイムスロツト内の
情報をｎ±１個のタイムスロツト期間だけ遅らせる。例
えば、タイムスロツト２の間に受信された情報は、タイ
ムスロツト３の間に伝送路１３へ送られ、タイムスロツ
ト３の間に受信された情報はタイムスロツト２の間に伝
送路１３へ送られる。次にネツトワーク回路について詳
述する。

第２図は、第１図のネツトワーク回路１０のプロツク図
である。このネツトワーク回路は、ＣＰＵ２ＯＯの指令
によりタイムスロツト情報、空間スイツチング及び端末
アドレスの交換を行う。この特別の具体例では、ネツト
ワーク回路１０は２つの部分、即ちネツトワーク制御回
路及びネツトワーク切換回路で示すことができる。制御
回路部分は、タイムスロツトアドレスを発生するための
カウンタ２０と、これらのタイムスロツトアドレスに応
答して端末アドレスを生成するためのメモリ２３及びこ
れに組み合わされた回路とを含んでいる。

端末アドレスは、ネツトワーク回路１０に組み合わされ
た使用者端末の状態の変化に応答して、ＣＰＵ２ＯＯに
よりメモリ２３内に書き込まれる。カウンタ２０は、同
期母線２１７からの、約２ＭＨｚの周波数を有するシス
テム刻時信号及び約８ＫＨｚのサブマルチプル周波数の
主フレーム周期信号によつて駆動される。主フレーム同
期信号は、ネツトワーク回路１０の全てが相互に同期し
ていることを保証するものである。カウンタ２０は、シ
ステム刻時信号をカウントし、その信号から３２個のタ
イムスロツトアドレスを生成する。３２個のタイムスロ
ツトアドレスの発生は、１つのフレームに相当する。

２つの主フレーム同期信号の間の間隔には８つのフレー
ムが発生して、８ビツトＰＣＭ語の伝送を行う。

アドレス整合比較器２１は、このシステム内のネツトワ
ーク回路１０の物理的位置によつて決定される固定ネツ
トワークアドレスに接続されている。この固定アドレス
は、全ての場合固定アドレス導線２０１ａによつて供給
される。カウンタ２０から導線２７を介して供給される
タイムスロツトアドレスは、固定アドレスと結合され、
比較器２１によつてシステムアドレス母線２０１のシス
テムアドレスの一部と比較されて、整合が生じているか
どうかを決定する。システムアドレスの別の一部は比較
器２１の入力回路内で復号化されて、システムアドレス
がネツトワーク回路に受け入れ可能であるかどうかを決
定する。もしシステムアドレスが受け入れ可能であり且
つ整合が生じているならば、比較器２１は、メモリ可能
化論理回路２２に整合信号を供給する。また、論理回路
２２は、システムアドレス母線２０１から１ビツトを受
け入れると共に、制御母線２０３を介してＣＰＵ２ＯＯ
からの読出し及び書込み要求を受け入れる。次にネツト
ワーク回路への書込みについて説明する。

メモリ２３は、ネツトワーク回路１０及びこれに結合し
た使用者端末の動作を制御するために必要な端末アドレ
スを記憶する。このメモリ２３は、端末アドレスを記憶
するための３２個の語位置を備えている。このメモリは
順次に呼び出されるが、これはカウンタ２０から導線２
７を介して供給されるタイムスロツトアドレスによつて
決定される。比較器２１からの整合信号と制御母線２０
３を介して供給されるＣＰＵ２ＯＯからの書込み要求と
が存在するときは、メモリ２３は、可能化論理回路２２
によつて可能化されて、データ母線２０２の状態をタイ
ムスロツトアドレスによつて決定されるメモリ位置に記
憶する。メモリ２３が可能化された直後に、可能化回路
２２は、メモリがロード（１０ａｄ）されたことをＣＰ
Ｕに指示するために、制御母線２０３内の導線に完了（
ｄ皿−１ｔ）信号を送る。これにより、ＣＰＵ２ＯＯは
、タイムスロツトアドレスによつて決定される所定の時
間及びメモリ位置にてデータをネツトワーク回路内へ書
き込めるようになる。また、ネツトワーク回路からの読
出しについて説明すると、ネツトワーク回路内には、Ｃ
ＰＵ２ＯＯ．メモリ２３及び後述のカウンタ３３によつ
て直接読み出すことができる２っのソースがある。メモ
リ２３は導線２９を介して読出し選択回路２４が接続さ
れており、そしてこの回路はカウンタ３３の出力部に接
続されている。論理回路２２は、これがアドレス母線か
ら受け入れる１ビツトの状態に応じて読出しメモリ信号
又は読出し走査信号を発生する。論理回路２２は、この
信号を比較器２１からの整合信号と制御母線２０３を介
してＣＰＵ２ＯＯから供給される読出し要求とが存在す
るときに発生する。読出し選択回路２４は、メモリ２３
からの出力又はカウンタ３３からの出力をシステムデー
タ母線２０２へ転送することにより、論理回路２２が発
生した読出し信号に応答する。書込みの場合と同様に、
可能化論理回路２２は、メモリ２３からの出力データ又
はカウンタ３３からのデータが母線２０１上に現われる
と直ちにＣＰＵへ完了信号を送る。この場合において、
完了信号は、データが母線２０１土に現われたことをＣ
ＰＵへ指示する。次に走査制御について説明する。

ＰＩＵ２ｌＯはネツトワーク回路アドレスを発生するが
、このアドレスは比較器３０によつてネツトワーク回路
１０の固定アドレスと比較される。固定アドレスとネツ
トワーク回路アドレスとが一致する場合には、比較器３
０は導線３５上に可能化信号を送る。この可能化信号が
存在する間は、ＰＩＵ２ｌＯと入路１２及び出路１３に
接続された使用者端末との間で信号情報が搬送される。
デコーダ３１は、カウンタ２０からのタイムスロツトア
ドレスを復号化し、各タィムスロツトアドレスが零にな
つたとき導線３６上にタイムスロツト零信号を生成する
。実際に信号情報が搬送されない場合には、論理ゲート
３２がタイムスロツト零信号を通過させてカウンタ３３
へ送る。カウンタ３３は、端末走査アドレスを発生する
。前述のように、カウンタ３３の出力は読出し選択回路
２４を介してデータ母線２０２へ転送される。次に端末
呼出しについて説明すると、カウンタ３３の出力部及び
メモリ２３の出力部からの導線２９は、端末アドレス選
択回路２５に接続されている。

この選択回路２５は、タイムスロツト零信号が抑止ゲー
ト３４を介して選択回路２５に供給されたとき、カウン
タ３３から走査アドレスを選択するように制御される。
抑止ゲート３４からタイムスロツト零信号が供給されな
い場合には、選択回路２５はメモリ２３から８ビツトの
端末アドレスを選択する。ＰＩＵ２ｌＯから信号情報が
搬送されているときには、ゲート３４は選択回路２５へ
のタイムスロツト零信号を抑止するように順序導線２１
６を介して制御される。従つて、カウンタ３３の出力で
はなく、メモリ２３内のタイムスロツト零アドレス語位
置にある端末アドレスが選択される。選択されたアドレ
スは、アドレス選択回路２５の出力部から端末アドレス
母線２８を介して制御母線出力緩衝回路５０の人力部へ
伝送される。

緩衝回路５０は、端末アドレスを第３図に示す端末制御
緩衝回路（ＴＣＢ）７０へ搬送するための端末アドレス
母線１４ｅを含む端末制御母線１４を駆動する。緩衝回
路５０には、同期導線２１７を介して主フレーム同期信
号及び倍速システム刻時信号が供給される。これらの信
号は緩衝され、そして導線１４ｂ及び１４ｃを介してＴ
ＣＢ７Ｏへ搬送される。試験制御導線１４ｄは、緩衝回
路５０の出力部からＴＣＢ７Ｏへ接続されている。次に
、ネツトワーク回路１０のスイツチング部分について説
明すると、この部分は、伝送路１２及び１３土に現われ
るＰＣＭ信号の全てを搬送し、そして操作する。

出路１３は、緩衝回路４９によつて駆動される。端末イ
ンターフエース装置（ＴＩＵ）の各々は、端末アドレス
母線１４ｅ上に現われる相互に排他的な３ビツトの端末
アドレスに応答する。特定のタイムスロツトの間アドレ
スされたＴＩＵは、出路１３から情報を受け入れて入路
１２に情報を出力する。試験路１４ｄ上に試験制御信号
が存在する場合には、ＴＩＵは単にデータを出路１３か
ら入路１２へ転送するだけである。これにより、通話路
が連続していることをネツトワーク回路１０によつて確
認できる。また、ＴＩＵ内の符号を可能化してＰＣＭ情
報を周知の方法で復号化したり符号化したりするために
、主フレーム同期信号及び対称的な倍速刻時信号がそれ
ぞれ導線１４ｂ及び１４ｃを介して全てのＴＩＵに供給
される。しかしながら、入路１２上に伝送された信号は
、出路１３から受け入れられた信号に対して１フレーム
だけ前進させられる。ＴＩＵから入路１２土に伝送され
た信号は、シフトレジスタ４０の初めの段階に直列に受
け入れられる。この信号は、シフトレジスタ４０におい
て導線２１７０−つを介してレジスタ４０に供給される
システム刻時信号によつて直列にシフトされる。シフト
レジスタ４０は、シフトレジスタの最後の段階の全時間
遅れがシステムのフレーム長よりも１タイムスロツト期
間だけ長くなるように配置されている。１フレーム長は
３２タイムスロツト期間であるので、シフトレジスタ４
０のｎ番目の段階の時間遅れは３３タイムスロット期間
である。

シフトレジスタ４０のｎ−１番目の段階にぉける情報ビ
ツトとｎ＋１番目の段階の情報ビツトは、時間遅れ選択
回路４１に供給される。時間遅れ選択回路４１は、タイ
ムスロツトアドレスが偶数であるか奇数であるかに応じ
て３１（ｎ−１）個又は３３（ｎ＋１）個のタイムスロ
ツト期間の遅れを選択するために、カウンタ２０からの
タィムスロツトアドレスの最小有意ビツトによりシステ
ム刻時速度で制御される。これにより、固定したタイム
スロツト対の間における情報ビツトの両方向交換は、例
えば次の簡略化した表に示すように遂行される。偶数の
タイムスロツトアドレスに歩調を合わせている（Ｆａｌ
ｌｌｎｇｉｎ）情報ビツトは、奇数のタイムスロツトア
ドレスに合致するように３３個のタイムスロツト期間だ
け遅らされ、また、奇数のタイムスロツトアドレスに歩
調を合わせている情報ビツトは、偶数のタイムスロツト
アドレスに合致するように３１個のタイムスロツト期間
だけ遅らされる。

従つて、タイムスロツト２と３が連続的に交換され、タ
イムスロツト４と５が連続的に交換され、以下同様であ
る。例えばタイムスロツト２の端末はタイムスロツト３
の端末からタイムスロツト情報を受け入れ、タイムスロ
ツト３の端末はタイムスロツト２の端末からタイムスロ
ツト情報を受け入れる。実際の使用者端末は、メモリ２
３からの端末アドレスによつて決定され、そして前述の
ように呼び出される。タイムスロツト遅れ選択回路４１
の出力部は、ネツトワーク母線１６内の１６本の通信路
のうちの１本に接続されている。

このネツトワーク路は、他のネツトワーク回路に結合さ
れた端末を相互に接続している。１６本のネツトワーク
路の全ては、各ネツトワーク回路内のスペーススイツチ
４３に入つている。

このスペーススイツチ４３は、メモリ２３の出力部から
直接供給される４つのデータ語ビツトによつて制御され
る。ネツトワーク母線１６は監視信号情報を搬送しない
ので、アドレス選択回路２５によるアドレス選択機能の
ような機能は不要である。従つて、スペーススィッチ４
３は、ネツトワーク母線１６内の１本の通信路を選択し
て、タイムスロツト内にある情報を半タイムスロツト選
択回路５１へ供給する。これは、後述のようにネツトワ
ーク結合多重変換装置１００の動作に必要なものである
。タイムスロツト存在情報は選択回路５１の出力部に現
われ、そして通常／試験選択回路４４の入力部に供給さ
れる。この選択回路４４は導線２９土の２ビツトに応答
して、タイムスロツト存在情報か又は試験情報のいずれ
かを選択ゲート４５へ送る。前述のように、端末インタ
ーフエース装置が線路１４ｄからの試験信号の制御によ
つて試験される場合には、端末インターフエース装置は
単に出路１３から入路１２へ試験情報を送るだけである
。通常／試験選択回路４４は、ＴＩＵのＰＣＭ音声路が
連続していることを確認するために受け入れる適当なタ
イムスロツト情報と共に発生した試験情報を使用する。
選択ゲート４５は、選択回路４４からのタイムスロツト
存在情報又は出力信号導線２１４からのシステム信号情
報を受け入れる。タイムスロツト零信号がデコーダ３１
によつて復号化され且つ可能化信号か比較器３０によつ
て生成される場合にのみ、選択ゲート４５はその出力部
にシステム信号情報を生成する。その他の全ての場合に
は、通常／試験選択回路４４の出力は選択ゲート４５を
通過し、緩衝回路４９を介して出路１３へ送られる。前
述の説明では、信号回路及び信号機能については、種々
の端末インターフエース装置の間で通常のタイムスロツ
ト存在情報が転送されるのを示すために必要な場合に限
つて説明した。そこで、次にこの信号機能をより詳細に
説明する。ＰＩＵ２ｌＯから端末インターフエース装置
（ＴＩＵ）へ信号を送るために、システムデータ母線２
０２からメモリ２３へ所望の端末アドレスが。

−ドされる（タィムスロツトが零の間はメモリアドレス
は零になる）。ＰＩＵ２ｌＯは、システムデータ母線２
０２を介してＣＰＵ２ＯＯからの信号のデータ成分を受
け入れて記憶する。その後、ＰＩＵ２ｌＯ内で発生し順
序導線２１６を介して論理ゲート３４に供給される制御
信号により、論理ゲート３４は、タイムスロツト零信号
がアドレス選択回路２５へ到達しないようにする。従つ
て、タイムスロツトが零の間は、端末アドレスはメモリ
２３のアドレス位置零にあるデータから生成される。各
タイムスロツトが零のとき、選択ゲート４５は、タイム
スロツト零信号によりバツフア４９に信号データを供給
する。この信号データは、その全てが転送されるまで、
信号導線２１４及び出路１３を介してＰＩＵ２ｌＯから
アドレスされたＴＩＵへ順次供給される。ＴＩＵからＣ
ＰＵ２ＯＯへ信号を送るためには、ＴＩＵはまず最初に
、信号を伝送するようにＰＩＵ２ｌＯに通知しなければ
ならず、その後ＰＩＵ２ｌＯは、出信号がルーチンを介
してＴＩＵへ可能化の指示を送らなければならない。

呼び出されたＴＩＵは、入路１２上のタイムスロツト零
信号に１ビツトを挿入することにより通知を与える。こ
の１ビツトがシフトレジスタ４０内の。−１段階に現わ
れると、それは導線４６を介して論理ゲート３，２に転
送される。論理ゲート３２はこれに応答して、零タイム
スロツト信号がカウンタ３３を通過しないように抑止す
る。従つて、走査機能は中断され、そして各々のタイム
スロツト零の後に同じＴＩＵが連続的に呼び出されるが
、他のＴＩＵは呼び出されない。呼び出されたＴＩＵは
、ＰＩＵ２ｌＯによつて別の作用が行われるまで各タイ
ムスロツト零のときに１ビツトを送り続ける。ＰＩＵ２
ｌＯは、循環する一例のネツトワークアドレスを連続的
に発生する。ネツトワークアドレスとネツトワーク回路
固定アドレスとが整合すると、比較器３０は、導線３５
を介して論理ゲート３２及びゲート付バツフア（Ｇａｔ
ｅｄｂａｆｆｅｒ）３７へ可能化信号を送る。

この可能化信号が送られると、ゲート付２ゞツフア３７
は、シフトレジスタ４０の第２の最終段階から入信号導
線２１３上ヘタイムスロツト零情報を通過させる。従つ
て、１ビツトがＰＩＵ２ｌＯに受け入れられ、これが循
環する一列のネツトワークアドレスを停止させ、そして
次に続く信号列の期間中瞬間的にネツトワークアドレス
を維持する。また、比較器３０からの可能化信号により
、選択ゲート４５は、タィムスロツト零の間信号導線２
１４を介してＰＩＵ２ｌＯからの信号データを受け入れ
る。ＰＩＵ２ｌＯＯ叙信号導線２１４、ゲート４５及び
バツフア４９を介して出路１３上へ所定の連続データビ
ツトを送ることにより、呼び出された端末を可能化する
。これに応答して、ＴＩＵは、入路１２、シフトレジス
タ４０、バツフア３７及び出信号導線２１４を介してＰ
ＩＵ２ｌＯへ連続的な信号データを送る。ＰＩＵ２ｌＯ
は、引き続く数のタイムスロツト零に渡つて信号データ
を受け入れて記憶するので、要求があると直ちにＣＰＵ
２ＯＯによつて呼び出すことができる。データが記憶さ
れると、ＰＩＵ２ｌＯ及びネツトワーク回路は、別の信
号人力又は出力列が開始されるまで、信号機能のための
通常の走査に戻る。次に端末インターフエース装置及び
端末制御緩衝回路について詳述する。

第３図は、第１図に示された端末制御緩衝回路（ＴＣＢ
）７０及びＴＩＵ３Ｏｌの一つを詳細に示すプロツク図
である。

ネツトワーク回路１０の各々には、ＴＣＢ７Ｏが一つず
つ結合されている。ＴＣＢ７Ｏは、約１５０個のＴＩＵ
３ＯｌにＰＣＭ信号緩衝機能、復号化機能及びタイミン
グ機能を与える。ＴＣＢ７Ｏは、ＰＣＭ信号の中継器と
して働くＰＣＭ信号バツフア７２を含んでいる。バツフ
ア７２とネツトワーク回路１０の間では、第１図及び第
２図に示すように、それぞれ出ＰＣＭ路１３及び入ＰＣ
Ｍ路１２を介して出ＰＣＭ信号及び人ＰＣＭ信号が伝送
される。出ＰＣＭ信号及び入ＰＣＭ信号は、それぞれ各
伝送路１３ａ及び１２ａを介してバツフア７２とＴＩＵ
３Ｏｌ内の符号変換器（ＣＯｄｅｃ）３２０及び監視制
御回路３３０との間で伝送される。また、ＴＣＢ７Ｏは
、同期再生器７５及び端末アドレス復号化回路７７をも
含んでいる。端末アドレス復号化回路７７は、端末制御
母線１４内の端末アドレス母線１４ｅを介してネツトワ
ーク回路１０から端末アドレスを受け入れ、そして各端
末アドレスの内容によつて決定される適当なＴＩＵ３Ｏ
ｌへ制御母線７１内の単一の導線を介して可能化信号を
送る。指示されていないタイムスロツトが生じたときに
は、端末アドレスの内容は、可能化信号を送らないこと
を指示する。同期再生器７５は、ネツトワーク回路から
端末制御母線１４内の導線１４ｂ及び１４ｃを介して、
それぞれ主フレーム同期信号及びシステム刻時２倍信号
を受け入れる。この同期再生器７５には、比較的簡単な
回路によつて正確なタイミング信号の再生を可能にする
ために、システム刻時信号ではなくシステム刻時２倍信
号が供給される。この信号により、同期再生器７５は、
システム刻時信号、タイムスロツト零指示信号、位相１
主フレーム同期信号及び位相２主フレーム同期信号を生
成し、これらの信号を制御母線７１内の各導線を介して
ＴＩＵ３Ｏｌに供給する。第６図に示すように、位相２
は、位相１を１フレーム期間だけ前進させることによつ
て置換される。同期再生器７５からの信号は、符号変換
器３２０及び監視制御回路３３０へ供給される。ただし
、位相２主フレーム同期信号は符号変換器３２０のみに
供給される。第３図では、ＴＩＵ３Ｏｌは、加入者ルー
プ５０１を介して電話機５００に接続されたライン回路
３４０を含んでいる。しかしながら、他のＴＩＵ３Ｏｌ
では、例えば２線又は４線式アナログトランク設備と接
続するためにライン回路８４０の変形が要求される。ラ
イス回路３４０は、出アナログ音声導線１３ｂ及び入ア
ナログ音声導線１２ｂを介して符号変換器３２０に接続
されている。このライン回路３４０には、局リンギング
（２０Ｈｚ）、局バツテリ一及び接地の各導線３３４，
３３５及び３３６が接続されている。動作の際には、母
線７１上に可能化信号が現われる毎に、この母線に接続
された符号変換器がＰＣＭ情報信号ビツトを受け入れて
、ＰＣＭ情報信号ビットを伝送する。伝送されるＰＣＭ
情報信号ビツトの各々の有意のオーダーは、位相２主フ
レーム同期信号によつて決定される。受信されるＰＣＭ
情報信号ビツトの各々の有意のオーダーは、位相１主フ
レーム同期信号によつて決定される。これは、２つのＴ
ＩＵの間でタイムスロツト存在情報を伝送するときに固
有の遅れを補償する。符号変換器３２０では、アナログ
音声帯域信号が、電話機５００から加入者ループ５旧、
ライン回路３４０及び入導線１２ｂを介して受け入れら
れる。このアナログ信号は、伝送路１２ａに伝送するた
めにＰＣＭ語に符号化される。ＰＣＭ情報信号ビツトは
、出路１３ａから受け入れられてＰＣＭ語に組み立てら
れる。このＰＣＭ語は、音声帯域信号に変換され、ライ
ン回路３４０及び加入者ループ５０１を介して電話機に
伝送される。ライン回路３４０は、周知の回路素子を使
用して実現できる。ライン回路３４０と監視制御回路３
３０との間の通信は、制御導線３３２を介してなされる
。ライン回路３４０は、監視制御回路３３０に加入者ル
ープ５０１の状態を示す信号を与えるものであり、必要
に応じて電話機５００に監視信号（例えば２０Ｈｚのリ
ンギング）を印加するために監視制御回路３３０によつ
て制御され得る。監視制御回路３３０は、タイムスロツ
ト零指示信号が供給されている間は可能化信号に応答し
て、既に第１図と第２図に関して説明したように連続的
な信号ビツトを伝送路１２ａを介して送信したり、伝能
路１３ａを介して受信したりする。

タイムスロツト零指示の間は、符号変換器３２０は情報
ビツトを受信したり伝送したりするのを抑止される。Ｔ
ＣＢ７Ｏはまた、連続性試験回路７３をも含んでぃる。

この回路は、試験導線１４ｄ上の所定の信号状態に応答
して、バツフア７２が情報ビツトを出路１３から入路１
２へ転送するようにせしめる。これにより、第２図に示
された通常／試験選択回路４４が連続性のチエツクを行
つて、伝送路１２及び１３と第２図に示されたネツトワ
ーク回路の動作を確認する。代表的なシステムでは、Ｔ
ＣＢ７Ｏは、考慮すべきトラヒックに応じて１５０個の
ＴＩＵ３Ｏｌ及び／又は３０２に作用する。

第１図では、７番目のＴＣＢ７Ｏが、周知の端末インタ
ーフエース搬送設備３１４とのインターフエースを形成
している搬送インターフエース装置４００に接続されて
いる。搬送設備３１４は、単に本発明の交換システムの
融通性を示すために図示されたものである。この特徴に
ついては、搬送インターフエース装置４００が単にＰＣ
Ｍ語のリフレーミング（Ｒｅｆｒａｍｉｎｇ）を行つて
交換システムと搬送設備とが両立し得るようにするもの
であると述べるにとどめる。次に、ネツトワーク母線多
重変換装置１００について説明すると、これは第４図に
詳細に図示されている。

もしシステムが１５個以上のネツトワーク回路１０を必
要とするほど十分に大きいならば、更にネツトワーク母
線を付加することが必要である。これは、第１図にネツ
トワーク母線ＮＢｌ乃至ＮＢ４として図示されている。
これらのネツトワーク母線を相互に接続する情報路を形
成するためにネツトワーク母線多重変換装置が備えられ
ている。更に、多重変換装置１００から基本的な全ての
複合回路網のタイミング機能を行うことが実用的である
ことがわかつた。従つて、多重変換装置がシステムに付
加された場合には、各ＰＩＵ２ｌＯ内のタイミング源は
システム同期源１１０に従属させられる。システム同期
源１１０は、システム同期母線２０４内の適当な導線上
にシステム刻時、システム刻時２倍、主フレーム同期及
びローカル刻時抑止等の各信号を生成する。各ネツトワ
ーク母線内の通信路の各々は、一群のビツト引伸し回路
１１４の中の一つに個別に接続されている。ビツト引伸
し回路の各々は、１つのタイムスロツトの前半部分では
情報ビツトを受け入れ、そしてタイムスロツト全体に渡
つてその情報ビツトを出力するように、システム刻時２
倍信号によつて制御される。各ビツト引伸し回路の出力
端子は、スペース切換回路１１６に接続されている。

この回路１１６は、任意の１本のネツトワーク母線内の
任意の１つの情報路から他のネツトワーク母線内の４つ
の情報路のうち任意の１つヘタイムスロツト存在情報を
転送することができる。例えば、ＮＢＯ内の１つの情報
路は、ＮＢｌ乃至ＮＢ４の各々の指定された４つの情報
路のうちの任意の一つに切り換えることができる。ある
いは、ネツトワーク間の母線のトラヒツク要求に応じて
別の配置を用いることもできる。スペース切換回路１１
６の出力端子は、それぞれ一群の後半タイムスロツト選
択回路１１８の一つに接続されている。

選択回路１１８は、各タイムスロツトの後半部分の間タ
イムスロツト存在情報をスペーススイツチ１１６の出力
部からネツトワーク母線へ転送するように、システム同
期源１１０からのシステム刻時２倍信号によつて制御さ
れる。他のネツトワーク母線に結合された使用者端末か
ら情報を受け入れるために、第２図のスペーススイツチ
４３が、要求されたタイムスロツトの間ネツトワーク母
線内の要求された情報路を選択して、タイムスロツト存
在情報をその情報路から半タイムスロツト選択回路５１
の入力部へ送る。選択回路５１は、導線２９の一つを介
して送られる信号によつて制御され、タィムスロツトの
後半部分に存在する情報をバツフア４９まで転送する。
スペーススイツチ１１６は、多重変換制御装置１１２が
生成するデータ語によつて制御される。

この多重変換器制御装置は、母線２０１，２０２及び２
０３を介してＣＰＵにより書き込まれるメモリに対する
呼出しを制御するためにタィムスロツトアドレスを発生
するという点において、ネツトワーク回路１０の制御部
分と同様である。次に、電話システムにおいては、監視
信号、発信音、呼出音等が要求されるのが典型的である
。ＰＣＭ電話システムにおいては、これらの信号は、代
表的なアナログ電話システムと同様に、アナログ信号を
生成するための一群の信号発生器によつて生成すること
ができる。アナログ信号は、必要に応じて１又は２以上
のＰＣＭエンコーダに供給され、その後適当な時期にシ
ステム内の適当な場所に挿入され得る。第１図のシステ
ムにおいて、ネツトワーク回路１０のいずれかを種々の
機能回路に置き換えることができる。

ある機能回路は、ネツトワーク母線上に現われるタイム
スロツト存在情報信号を処理したり、又は情報信号をネ
ツトワーク母線土に伝送することができる。このような
回路の一つが、第５図に示された監視信号源である。こ
の監視信号源は監視信号ＰＣＭ語の固定記憶装置（ＲＯ
Ｍ）６２を含み、ＲＯＭ６２は、同期導線２１７を介し
て供給される主フレーム同期信号及びシステム刻時信号
に応答するＲＯＭ制御装置６３によつて制御される。シ
ステムに使用するために必要な発信音や話中音等の監視
信号の全ては、ＰＣＭフオーマツトでＲＯＭ６２内に記
憶される。ＲＯＭ６２は、ＰＣＭ語母線６４土にＰＣＭ
監視音信号の全てを１ビツトずつ生成するように制御さ
れる。ＰＣＭ監視音信号の各々は、母線６４内の指定さ
れた導線土に現われる。各情報ビツトは、１フレームの
全期間即ちｎ個のタイムスロツト期間に渡つて存在する
。第２図のネツトワーク回路内のメモリ２３及びこれに
組み合わされた回路要素２０〜２４と同様の監視信号制
御装置６５は、ＲＯＭ６２からのＰＣＭ語を処理して方
向付けるためのアドレスをアドレス母線６６上に生成す
る。監視信号スペーススイツチ６７は、導線２１７の一
つから供給されるシステム刻時２倍信号によつて決定さ
れるタイムスロツトの前半部分の間のみ制御装置６５か
ら供給されるアドレスに応答して、ＰＣＭ語母線６４か
ら供給されるＰＣＭ語のビツトを選択することにより、
タイムスロット存在情報信号ビツトを生成する。選択さ
れた情報信号ビツトの各々は、ネツトワーク母線内の所
定の情報路土に伝送される。かくして、第５図の監視信
号源は、第６図に示されたシステムＰＣＭ語フオーマツ
トと両立し得る監視音信号を生成する。ＴＤＭＰＣＭ電
話交換システムとしての動作の際には、簡単な電話呼が
事象の発送順序（ＲＯｕｔｉｎｇｓｅｑｙ３ｎｃｅＯｆ
ｅｖｅｎｉｓ）に従う。

ＴＩＵは、これに組み合わされたネツトワーク回路１０
によつてタイムスロツト（ＴＳ）１０１Ｉでアドレスさ
れ即ち走査される。電話機が応答（０ｆｆ−ＨＯＯｋ）
すると、これに連結したＴＩＵがＴＳＯＯｌ内のＦＷｌ
ｌビツトを送り、これによつて特定のＴＩＵが走査され
た瞬間にネツトワーク回路からの走査を停止する。周辺
信号装置２１０Ｇζネツトワーク回路による走査の停止
に応答して、次のＴＳｌＯｌ内の１１１ビツトをＴＩＵ
に送る。引き続くＴＳｌｌＯ［ｔ−Ｃ−ＴＩＵは、使用
者電話の応答状態信号を連続的に周辺信号装置へ送る。
この信号の送信が終了すると、周辺信号装置は他の端末
の走査を再び始め、制御母線２０３内の一体線を介して
ＣＰＵへ入力中断信号を送る。通話可能状態になると、
ＣｐＵは中断信号に応答してＰＩＵ２ｌＯ及びこれに連
結したネツトワーク回路からの信号データ及び端末アド
レスを受け入れる。次に、ＣＰＵは次のように動作する
。即ち、（ａ）ネツトワーク回路メモリ２３のタイムス
ロツトアドレス位置に、ＴＩＵアドレス及び監視音信号
回路ネツトワーク路アドレスを含む端末アドレスをロー
ドし、（ｂ）監視信号制御装置６５の同じタイムスロツ
トアドレス位置に発信音ＰＣＭ語のアドレスをロードす
る。その後、タイムスロツトが再び生じている間監視信
号スペーススイツチ６７は、ＲＯＭからのＰＣＭ発信音
信号をネツトワーク母線内の１つの伝送路に送る。ＴＩ
Ｕはネツトワーク回路メモリの制御によりタイムスロツ
トの各々の再生中可能化される。ネツトワーク回路メモ
リに制御されるスペーススイツチは、適当なネツトワー
ク路をネツトワーク回路から出路へ延長し、そしてＴＩ
ＵがＰＣＭ発信音信号を受信して電話機へアナログ発信
音を伝送する。発信音を受けると、電話機は、使用者が
通常の方法で所望の電話番号をダイヤルすることにより
動作する。

ダイヤル信号は、引き続くＴＳｌＯｌで伝送される。ダ
イヤルパルスの場合には、各ダイヤルパルスは、その伝
送のために一連の引き続くＴＳ８Ｏｌｌを必要とする。
最終的にＣＰＵはダイヤル情報の全てを受け入れ、ダイ
ヤルした加入者がネツトワーク回路に接続されたことを
確認し、そしてＴＳ８Ｏｌの間メモリに呼び出される加
入者の７ドレスをロードする。ＣＰＵの指示により、Ｐ
ＩＯはタイムスロツト零の間被呼加入者の二↓Ｖ神Ｘ；
′．′；：讐。゜？ニ工―監視嵜信号回路から呼び出し
ている加入者へ送られる。

被呼加入者が応答すると、ＴＩＵはリンギングの供給を
止め、そしてタイムスロツト１Ｖ０［ｔの間応答状態信
号が周辺信号装置へ伝送され、この装置がＣＰＵへ中断
信号を送る。通話可能状態になると、Ｃｐｕはこの情報
を受けてこれに応答し、．（ｉ）監視音信号回路からの
呼出音を断ち、そして（！絡端末に連結されたネツトワ
ーク回路メモリに端末アドレス及び両加入者のネツトワ
ーク路アドレスをロードする。ネツトワーク回路メモリ
は、この惰報を隣接するタイムスロツト語位置にロード
され、これによりシステムが通話路を形成する。本シス
テムの構成及び動作方法は、種々の特性を加えることが
できるという融通性を提供するものである。例えば、ネ
ツトワーク回路の１つを所要の特性回路に置き換えるこ
とによつて、監視音源ｉミユージツク・オン・ホールド
特性乃至会議特性を備えることができる。あるいは、こ
れらの特性は、ネツトワーク回路に入路及び出路を介し
て接続された回路によつて備えることもできる。このよ
うな回路の一つは、本出願人と同一の出願人による特願
昭５１−４４５１８号に記載されている。本システムは
、タイムスロツトの固定対の中のタイムスロツトの間で
清報ビツトを交換するために時間遅れを利用している。

ｎ／２個のタイムスロツト期間の時間遅れが記載され、
また、ｎ±１個のタィムスロツト期間の時間遅れも記載
されている。後者は、ｎ／２の時間遅れと比較して、Ｃ
ＰＵ中のソフトウエアをいくらか簡単にするように考え
られる。従つて、本発明の上記具体例にっいては、ｎ±
１個のタイムスロツト期間の時間遅れを説明した。尚、
本発明のシステムの典型的な作動を補足的に説明すると
、次の通りである。

まず、使用者端末３１１，５００は、それぞれ固有の端
末アドレスが送られてきた時に可能化して、入路１２に
情報ビツトを送り、出路１３から情報ビツトを受け取る
ようになつている。

本発明の第１の態様においては、接続すべき２つの使用
者端末３１１，５００の端末アドレスは、ＣＰＵ２ＯＯ
等によつて、メモリ手段２３の偶数番の位置とこれに続
く奇数番の位置、例えば位置ａ及びｂに記憶される。

タイムスロツトアドレスによつて、メモリ手段２３は、
タイムスロツト期間ａにて呼び出し側の使用者端末３１
１の端末アドレスを出し、それに続いて、タイムスロツ
ト期間ｂにて呼び出される側の使用者端末の端末アドレ
スを出す。呼び出し側の使用者端末３１１は、その端末
アドレスを受け取ることにより、タイムスロツト期間ａ
に、情報ビツトを入路１２に送り、同様に呼び出された
側の使用端．末５００はタイムスロツト期間ｂに情報ビ
ツトを入路１２に送る。

そして、これらの情報ビツトはこの順序で記憶手段４０
に記憶される。伝送手段４１によつて、偶数のタイムス
ロツトアドレス発生中に受け入れられた情報ビツト（例
えば、上記使用者端末３１１の情報ビツト）がｎ＋１個
のタイムスロツトアドレス期間だけ遅らされて出路１３
に伝送され、奇数のタイムスロツトアドレス発生中に受
け入れられた情報ビツト（例えば、上記使用端末５００
の情報ビツト）がｎ−１個のタイムスロツトアドレス期
間だけ遅らされて出路１３に伝送される。

ここで、ｎは１フレーム中のタイムスロツトの数に等し
い偶数である。これによつて、タイムスロツト期間ａに
入路１２に送入された呼び出し側の使用者端末３１１の
情報ビツトが次のフレームのタイムスロツト期間ｂに出
路１３に送出されることになり、同様にタイムスロツト
期間ｂに入路１２に送人された呼び出された側の使用者
端末５００の情報ビツトが次のフレームのタイムスロツ
ト期間ａに出路１３に送出されることになる。これを具
体的に説明すると次の通りである。

仮に、ｎ−３２とする。偶数番の位置とこれに続く奇数
番の位置、例えば、位置２及び位置３にて、それぞれの
情報ビツトがメモリ手段２３に記憶されるとする。タイ
ムスロツト期間２にて入路１２に送人された呼び出し側
の使用者端末３１１の情報ビツトは、３３（−３２＋１
）のタイムスロツト期間だけ遅らされ、次のフレームの
タイムスロツト期間３（−２＋３３−３２）にて出路１
３に送出される。タイムスロツト期間３にて入路１２に
送入された呼び出された側の使用者端末５００の情報ビ
ツトは、３１（−３２−１）のタイムスロツト期間だけ
遅らされ、次のフレームのタイムスロツト期間２（−３
＋３１−３２）にて出路１３に送出される。呼び出され
た側の使用者端末５００はタイムスロツト期間ｂ（３）
に出路１３に送出された情報ビツト、即ち呼び出し側の
使用者端末３１１の情報ビツトを受け人れ、呼び出し側
の使用者端末３１１はタイムスロツト期間ａ（２）に出
路１３に送出された情報ビツト、即ち呼び出された側の
使用者端末５００の情報ビツトを受け人れ、これによつ
て、２つの使用者端末３１１，５００間にて情報ビツト
が交換されることになる。

本発明の第２の態様においては、接続すべき２つの使用
者端末３１１，５００の端末アドレスは、ＣＰＵ２ＯＯ
等によつて、メモリ手段２３のｎ／２−１の位置間隔だ
け分離されている記憶位置、位置ｃ及び位置ｄにそれぞ
れ記憶される。

ここで、ｎは、上記した態様の場合と同様に、１フレー
ム中のタイムスロツトの数に等しい偶数である。タイム
スロツトァドレスによつて、メモリ手段２３は、タイム
スロツト期間ｃにて呼び出し側の使用者端末３１１の端
末アドレスを出し、タイムスロツト期間ｄにて呼び出さ
れる側の使用者端末５００の端末アドレスを出す。ここ
で、タイムスロツト期間Ｃ及びタイムスロツト期間ｄは
、ｎ／２−１タイムスロツト期間だけ分離されているタ
ィムスロツト期間である。呼び出し側の使用者端末３１
１の情報ビツトはタイムスロツト期間ｃに入路１２に送
られ、呼び出された側の使用者端末５００の情報ビツト
はタイムスロツト期間ｃに入路１２に送られ、そして記
憶手段４０に記憶される。しかる後、これらの情報ビツ
トが記憶手段４０から出路１３に、ｎ／２タイムスロツ
ト期間だけ遅らされて送られる。この態様においては、
全ての情報ビツトを同一の時間、即ちｎ／２タイムスロ
ツト期間だけ遅らすので、選択的に遅延せしめる機能を
有する伝送路４１は必要ではない。これによつて、タイ
ムスロツト期間ｃに入路１２に送入された呼び出し側の
使用者端末３１１の情報ビツトが同じフレームのタイム
スロツト期間ｄに出路１３に送出されることになり、タ
イムスロツト期間ｄに入路１２に送入された呼び出され
た側の使用者端末５００の情報ビツトが次のフレームの
タイムスロツト期間ｃに出路１３に送出されることにな
る。これを具体的に説明すると次の通りである。

仮に、ｎ＝３２とする。ｎ／２−１＝１５の位置間隔だ
け離れている記憶位置、位置４及び位置２０にて、それ
ぞれの情報ビツトがメモリ手段２３に記憶されるとする
。タイムスロツト期間４にて入路１２に送入された呼び
出し側の使用者端末３１１の情報ビツトは、１６（−３
２／２）タイムスロツト期間だけ遅らされ、同じフレー
ムのタイムスロツト期間２０（−４＋１６）にて出路１
３に送出される。タイムスロツト期間２０にて入路１２
に送入された呼び出された側の使用者端末５００の情報
ビツトは、１６タイムスロツト期間だけ遅らされて、次
のフレームのタイムスロツト期間４（−２０＋１６−３
２）にて出路１３に送出される。呼び出された側の使用
者端末５００はタイムスロツト期間ｄ（２０）に出路１
３に送出された情報ビツト、即ち呼び出し側の使用者端
末３１１の情報ビツトを受け人れ、呼び出し側の使用者
端末３１１はタイムスロツト期間ｃ（４）に出路１３に
送出された情報ビツト、即ち呼び出された側の使用者端
末５００の情報ビツトを受け人れ、これによつて、２つ
の使用者端末３１１，５００間にて情報ビツトが交換さ
れることになる。

本発明の上記第２の態様は、第１の態様に比して、伝送
手段４１を必要としないという点で優れている。

前記した如く、本発明の第１の態様においては、偶数番
目であるか奇数番目であるかに応じて、遅延時間を選択
するための伝送手段４１を用いる必要がある。これに対
して、本発明の第２の態様においては、遅延時間は全て
同じであるので、伝送手段４１の如き手段を用いる必要
がない。他方、本発明の第１の態様は、本発明の第２の
態様に比して、上記した如く、使用するソフトウエアを
簡易にできるという点で優れている。これは、例えば、
本発明の第２の態様においては、２つの使用者端末を接
続する際に、メモリ手段２３のｎ／２−１だけ分離され
ている記憶位置の対のうちどの対が使用可能であるかサ
ーチする必要があるのに対し、本発明の第１の態様にお
いては、隣接する記憶位置のうちどの対が使用可能であ
るかサーチすればよいことなどによる。

【図面の簡単な説明】

第１図は、本発明に従うＴＤＭＰＣＭ交換システムのプ
ロツク図。 第２図は、第１図の一部の詳細なプロツク図。第３図は
、第１図の一部の詳細なプロツク図。第４図は、第１図
の一部の詳細なプロツク図。第５図は、第１図の一部の
詳細なプロツク図。第６図は、第１図のシステムに適用
し得るＰＣＭフオーマツトを示す。１０・・・・・・交
換網、１２，１２ａ・・・・・・入路、１３，１３ａ・
・・−・出路、７０・・・・・・端末制御緩衝回路（Ｔ
ＣＢ）、１００・・・・・・多重変速装置、２００・・
・・・・中央処理装置（ＣＰＵ）、２１０・・・・・・
周辺インターフエース装置（ＰＩＵ）、３０１，３０２
・・・・・・端末インターフエース装置（ＴＩＵ）。

Claims (1)

1. 【特許請求の範囲】 １ 入路１２、１２ａ及び出路１３、１３ａを介して複
   数個の使用者端末３１１、５００に接続された交換網１
   ０と、該使用者端末の間で各々ｍ情報ビットを有するＰ
   ＣＭ語の交換を制御するための中央処理装置（ＣＰＵ）
   ２００とを具備するＴＤＭ ＰＣＭ通信システムであつ
   て、１フレームを構成する偶数ｎのタイムスロットアド
   レスの順序を発生するための手段２０と、該ｎ個のタイ
   ムスロットアドレス可能語位置を有するメモリ手段２３
   であつて、該ＣＰＵからの端末アドレスを記憶し、そし
   てタイムスロットアドレスの各々の発生に応答して該使
   用者端末へ端末アドレスを伝送するためのメモリ手段２
   ３とを具備するＴＤＭＰＣＭ通信システムにおいて：該
   タイムスロットアドレスの各々の発生期間中に該入路か
   ら情報ビットを受け入れる記憶手段４０と；偶数のタイ
   ムスロットアドレスの発生中に受け入れた情報ビットを
   ｎ＋１個のタイムスロットアドレス期間だけ遅らせて伝
   送し且つ奇数のタイムスロットアドレスの発生中に受け
   入れられた情報ビットをｎ−１個のタイムスロットアド
   レス期間だけ遅らせて伝送するための伝送手段４１とを
   具備し、該使用者端末の各々に関連して、それ自身の端
   末アドレスの各々が伝送されるのに応答する手段３２０
   であつて、該出路１３ａから情報ビットを受け入れ、該
   入路１２ａ上に情報ビットを伝送するための手段３２０
   を具備し、これによつて、ｍビットＰＣＭ語が、偶数の
   タイムスロットアドレスに対応する語位置にある端末ア
   ドレスが伝送される該使用者端末の一つと、該偶数のタ
   イムスロットアドレスのすぐ後の該奇数のタイムスロッ
   トアドレスに対応した隣りの語位置にある端末アドレス
   が伝送される該使用者端末の他の一つとの間で、１ビッ
   トずつ交換されることを特徴とするＴＤＭ ＰＣＭ通信
   システム。 ２ 該記憶手段が、該入路に接続された入力端子と、該
   通信システムにおいてｎ＋１個のタイムスロット期間の
   遅れ及びｎ−１個のタイムスロット期間の遅れを生ぜし
   めるための段階に夫々接続された第１及び第２の出力端
   子とを有するシフトレジスタ４０を含み、そして該伝送
   手段が、瞬間のタイムスロットアドレスが偶数であるか
   奇数であるかに応答して該第１又は第２の出力端子から
   伝送する情報ビットを選択するための選択回路４１を含
   んでいる特許請求の範囲第１項記載のＴＤＭＰＣＭ通信
   システム。 ３ 入路１２、１２ａ及び出路１３、１３ａを介して複
   数個の使用者端末３１１、５００に接続された交換網１
   ０と、該使用者端末の間で各々ｍ情報ビットを有するＰ
   ＣＭ語の交換を制御するための中央処理装置（ＣＰＵ）
   ２００とを具備するＴＤＭ ＰＣＭ通信システムであつ
   て、１フレームを構成する偶数ｎのタイムスロットアド
   レスの順序を発生するための手段２０と、該ｎ個のタイ
   ムスロツトアドレス可能語位置を有するメモリ手段２３
   であつて、該ＣＰＵからの端末アドレスを記憶し、そし
   てタイムスロットアドレスの各々の発生に応答して該使
   用者端末へ端末アドレスを伝送するためのメモリ手段２
   ３とを具備するＴＤＭＰＣＭ通信システムにおいて：該
   タイムスロットアドレスの各々の発生期間中に該入路か
   ら情報ビットを受け入れ、受け入れた情報ビットをｎ／
   ２個のタイムスロットアドレス期間だけ遅らせて伝送す
   るための記憶手段４０とを具備し、該使用者端末の各々
   に関連して、それ自身の端末アドレスの各々が伝送され
   るのに応答する手段３２０であつて、該出路１３ａから
   情報ビットを受け入れ、該入路１２ａ上に情報ビットを
   伝送するための手段３２０を具備し、これによつて、ｍ
   ビットＰＣＭ語が、それぞれがｎ／２−１タイムスロッ
   ト期間だけ分離されている２つのタイムスロット期間で
   それぞれ可能化される該使用者端末の間で１ビットずつ
   交換されることを特徴とするＴＤＭ ＰＣＭ通信システ
   ム。